JPS60233697A - 音声出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は音声メモリに予めブロック格納しである音声コ
ードを簡易に指定して読出しをする音声出力装置に関す
る。

（２）従来技術と問題点 従来の音声出力装置は所定の英数字などを符号化して予
め大容量の記憶装置に格納しておく。使用する符号化ビ
ット数と記憶装置容量との関係で記憶装置は隙間なくコ
ード信号が格納されている。

したがってそのような記憶装置を読出すとき、アＦレス
指定は極めて複雑となった。即ち音声コードの符号は長
短色々あるため、記憶装置においてアドレス何番地から
何番地までに何の信号が格納されているかについて、対
照表を準備し、読出し指令のあったとき該対照表により
アドレスを知りレジスタをセントして、当該アドレスの
記憶装置を読出すような複雑な動作を必要とした。した
がって高速に読出し出力を得ることは難しいという欠点
があった。

（３）発明の目的 本発明の目的は前述の欠点を改善し、音声メモリをに予
めブロック格納しである音声コードを簡易に指定して読
出し、出力を得ることのできる音声出力装置を提供する
ことにある。

（４）発明の構成 前述の目的を達成するための本発明の構成は、出力すべ
き音声を符号化し所定符号量の末尾にストップコードを
格納したブロックを複数個設けた音声メモリを具備し、
音声メモリのブロック別の先頭アドレスを指示するよう
に印加した人力信号のアドレス展開装置と、ブロックの
所定範囲は連続読出しするようにアドレスを変更するア
ドレス変更装置と、音声メモリを読出した信号を音声に
変換する装置とで構成されることである。

（５）発明の実施例 図面は本発明の一実施例の構成を示すブロック図で、１
はコード変換回路、２はアドレスレジスタ、３はアドレ
ス＋１回路、４は音声メモリ、５はストップコード検出
回路、６はＤ／Ａ変換回路、７は４ビツトインタフ工−
ス信号入力端子、８はイネーブル信号入力端子を示す。

音声メモリ４は図示するように＃０〜＃１５のブロック
１６個に細分化され、各ブロックには１６種類の内戚る
１つの音声出力用コードが格納されている。各ブロック
内は等容量に分割され、各先頭アドレスから音声出力用
コードが格納されている。各コードにめ、所定コードの
末尾にはストップコードを付加格納しておく。

今４ビットインタフェース信号７はコード変換回路ｌに
おいて音声メモリ４の各ブロックの先頭アドレスの何れ
かと一致するアドレスデータに変換される。音声メモリ
４の各ブロックの先頭アドレスを例えば、 ０００ ０００ ＯＯＯ ０００ のように選定すると、コード変換回路１とアドレスレジ
スタ２の内容が極めて簡易となる。音声メモリ４のアド
レスを指定するデータはイネーブル信号８の到来と共に
アドレスレジスタ２にセントされ、次いで音声メモリ４
のアドレス指定されたブロックの第１行を続出す。スト
ップコード検出回路５は検出した通常のデータ信号をＤ
／Ａ変換回路６とアドレス＋１回路３へ送出する。その
ため第１行アドレスの続出しが終了すると、アドレス＋
１回路３によりアドレスが更新され、そのアドレスの読
出しが始まる。音声メモリ４から順次読出しされたデー
タ信号はＤ／Ａ変換回路６において順次にアナログ信号
に変換され、図示しないスピーカから放声される。音声
メモリ４から続出しされたデータが前述のストップコー
ドであることを検出回路５で検出したとき、当該信号は
Ｄ／Ａ変換回路６へ送出せず、またアドレス＋１回路３
を動作指せずに音声メモリ４の続出しを中断させる。し
たがって４ビツトのインタフェース信号７のアドレス指
定は簡易に行うことができる。またストップコード検出
回路３の検出信号をアドレスレジスタ２に対する２回以
降のイネーブル信号として使用すると、自動的に次々に
所定のブロックを読出すことが可能となる。Ｄ／Ａ変換
回路６はスピーカの直前に設けてその所までディジタル
信号を伝送して行くこともできる。

音声メモリのブロック数を１６より多くするとき、入力
インタフェース信号７は５ビツト以上必要となるが、そ
れでも細かなアドレスを個別指定する必要はない。また
ストップコードとなる特定のコードは全“０”の信号が
所定時間以上続いたときその信号とすれば、メモリへの
書込みも容易となる。

（６）発明の効果 このようにして本発明によると、予め音声メモリのブロ
ック単位に音声コード信号を書込んでおき、それを簡易
にアドレス指定し、且つ次々に新しく指定替えされるか
ら、音声メモリに格納されるから格納コードのない場所
があっても、動作が遅くならない。したがって装置が簡
潔・安価となり、１チツプ音声出力装置を得ることもで
きる。

【図面の簡単な説明】 図面は本発明の実施例の構成を示すブロック図である。 １−・コード変換回路 ２−・−アドレスレジスタ ３−アドレス＋１回路 ４−音声メモリ ５−ストップコード検出回路 ６−Ｄ　／　Ａ変換回路 ７−４ビツトインタフ工−ス信号入力端子８−イネーブ
ル信号入力端子 特許出願人　富士通株式会社 代理人　弁理士　鈴木栄祐

Claims (1)

【特許請求の範囲】
1. 出力すべき音声を符号化し所定符号量の末尾にストップ
   コードを格納したブロックを複数個設けた音声メモリを
   具備し、音声メモリのブロック別の先頭アドレスを指示
   するように印加した入力信号のアドレス展開装置と、ブ
   ロックの所定範囲は連続読出しするようにアドレスを変
   更するアドレス変更装置と、音声メモリを続出した信号
   を音声に変換する装置とで構成されることを特徴とする
   音声出力装置。