JPS60232979A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置に係り、特に記録又は表示の為
のデータの中で所望のデータにマスキングして、−記録
又は表示させない様にする機能を備朗細書の浄書（内容
に変更ない えるプリンタ又は表示器に適用するに好適なデータ処理
装置に関する。

従来から、データ処理機械に於いては、その処理データ
を記録又は表示する等の機能を受け持つデータ出力装置
を備えるのが一般的であるが、データを一定の７オーム
で記録又は表示する場合、特に所望の部分だけを隠した
い、即ちｉスキングしたいという要求の生じる事はしげ
しげある事である。

今、データ出力装置として、プリンタを例にとって説明
する忙、インパクト方式のラインプリンタの場合、マル
チコピーが簡単に作成出来る訳であるが、このマルチコ
ピーの際に、カーボンの適宜位置設定に依って、所望の
データに関してのみマスキングしてマスクドマルチコピ
ーを得る事は極めて簡単に実現出来る事であシ、広く用
いられている。

辷れに対して、ノンインパクト・プリンタの場合、マル
チコピーを行う事は容易ではなく、従って、上に述べた
様に１プリンタ側、＠にプリンクに適用される記録紙側
に適宜処理を加えてマスキングを行う事はほとんど不可
能に近い。

この様な、ノンインパクトプリンタとして、レーザ・ビ
ームプリンタがあるが、以下とのレーザ・ビームプリン
タを例にとって説明を行う。

第１図は、かかるレーザビームプリンタの基本的な構成
を模式的に示した概略構成図である。

レーザ発振器１よシ発振されたレーザビームは、反射ミ
ラー２を介しで賛調器３の入力開口に導かれる。反射鏡
２は、装置のスペースを小さくすべく光路を屈曲させる
ために挿入されるもので、必要なければ、除去されるも
のである。

変調器３には、公知の音響光学効果を利用した音響光学
変調素子又は、電気光学効果を利用した電気光学素子が
用いられる。

変調器３において、レーザビームは、変調器３への入力
信号に従って、強弱の変調を受ける。

また、レーザ発振器が、半導体レーザの場合、あるいは
、ガスレーザ等においても電流変調が可能な型あるいは
、変調素子・を発振光路中に組み込んだ型の内部変調型
のレーザを使用するにあたっては、変調器３は省略され
直接ビームエキスパンダー４に導かれる。

変調器３からのレーザビームはビームエキスパンダーに
より平行光のままビーム径が拡大される。さらに、ビー
ム径が拡大されたレーザビームは鏡面を１個ないし複数
個有する多面体回転鏡５に入射される。多面体回転鏡５
け高精度の軸受（例えば、空気軸受）に支えられた軸に
取ル付けられ、定速回転（例えばヒステリシスシンクロ
ナスモータ、ＤＣサーボモータ）のモータ６により駆動
される多面体回転鏡５により、水平に掃引されるレーザ
ビーム１２はｆ−θ特性を有する結像レンズ７により、
感光ドラム８上にスポットとして結像される。一般の結
像レンズでは、光線の入射角θの時、清面上での結像す
る位置ｒについて、 ｒ＝ｆ−ｔａｎθ□（１）（ｆ：結像レンズの焦点距離
）なる関係があり、本実施例のように、一定の多面体回
転鏡５により、反射されるレーザビーム１２は結像レン
ズ７への入射角が、時間と共に一次関数的に変化する。

従って、像面たる感光ドラム８上での結像されたスポッ
ト位置の移動速度は、非直線的に変化し一定ではない。

すなわち、入射角が大きくなる点で移動速度が増加する
。従って、一定時間間隔で、レーザビームをＯＮにして
、スポット列を感光ドラム８上に描くと、それらの間隔
は両端が、中央部に比較して広くなる。この現象を避け
るため、結像レンズ７は、 ｒ＝ｆ・θ　（２） なる特性を有するべく設計される。

この様な結像レンズ７をｆ−θレンズと称する。

さらに、平行光を結像レンズでスポット状に結像させる
場合、そのスポット最小径ｄｍｉｎは、但しｆ；結像レ
ンズの焦点距離 λ；用いられる光の波長 Ａ；結像レンズの入射開口又は入射ビ ーム径が小さければ入射ビーム の拡り ε；ビーム形状に依存する定数 で与えられ、ｆ、λが一定の場合Ａを大きくすればより
小さいスポット径ｄｍｉｎが得られる。

先に述べたビームエキスパンダー４は、この効果を与え
るために用いられる。従って、必要なｄｍｉｎがレーザ
発振器のビーム径によって得られる場合にはビームエキ
スパンダー４は省略される。

ビーム検出器１８は、小さな入射スリットと、応答時間
の速い光電変換素子（例えばＰＩＮダイオード）から成
る。ビーム検出器１８は、掃引されるレーザビーム１２
の位置を検出し、この検出信号をもって、感光ドラム上
に所望の光情報を与えるための変調器３への入力信号の
スタートのタイミングを決定する。これにより、多面体
回転鏡５の各反射面の分割精度の誤差および、回転ムラ
忙よる、水平方向の信号の同期ずれを、大巾に軽減でき
、質の良い画倫が得られると共に、多面体回転鏡５及び
駆動モーター６に要求される精度の許容範囲が大きくな
り、より安価に製作できるものである。

上記の如く、偏向、変調されたレーザビーム１２は、感
光ドラム８に照射され、電子写真処理プロセスにより顕
便化された後、普通紙忙転写、定着されハードコピーと
して出力される。

次に印刷部２０について第２図を参照しつつ説明する。

本実施例に適用される電子写真プロセスの１例として本
出願人の特公昭４２−２３９１０号公報に記載の如く、
導電性支持体、光導電性層及び絶縁層を基本構成体とす
る感光板８の絶縁層表面を、第１のコロナ帯電器９によ
りあらかじめ正又は負忙一様に帯電し、光導電性層と絶
縁層の界面若しくは、光導電性層内部に前記帯電極性と
逆極性の電荷を捕獲せしめ、次に前記被帯電絶縁層表面
に前記レーザー光１２を照射す１　ると同時に、交流コ
ロナ放電器１０による交流コロナ放電を当て、前記レー
ザー光１２の明暗のパターンに従って生ずる表面電位の
差によるパターンを、前記絶縁層表面上に形成し、前記
絶縁層表面全面を一様に露光し、コントラストの高い静
電惜を前記絶縁層表面上に形成し、更には前記静電像を
荷電着色粒子を主体とする現像剤にて現像装置１３によ
シ現倫して可視化した後、紙等の転写材１１に前記可視
曹を内部若しくは外部電界を利用して転写し、次に赤外
線ランプ、熱板等による定着手段１５によって転写便を
定着して電子写真プリント像を得、一方転写が行われた
後、前記絶縁層表面をクリーニング装置１６によシフリ
ーニングして残存する荷電粒子を除去し、前記感光板８
を繰り返し使用するものである。

以上、述べた如き構成を有するプリンタに於いては、１
頁分の記録データをページバッファと呼ばれる記憶装置
に貯えておいて、同一内容のマルチコピーを作成する場
合は、ページバッファの情報を繰抄返Ｉて記録すれば良
いので、その記録速度の速さから見ても、マルチコピー
に関してＦｉ特に問題は力い。しかし、インパクト・プ
リンタの様に、所望のデータ忙のみマスキングが施され
たマルチコピー、即ちマスクドマルチコピーを得ようと
する場合には問題がある。

即ち、上述したレーザビームプリンタは、頁プリンタと
しての性格が極めて強く、従ってマルチコピーを作成す
る場合、第１枚目の内容と第２枚目以降の内容忙微かで
も違いがある場合には、各員に記録するデータを別個に
揃えて編集しなければならない。この為に、バッフアメ
そり一又は保存用のメモリの容量が増大し、データ転送
にかかる時間的なロスの為に、記録のスループットを悪
くする結果となる。具体的には、オフラインプリンタの
場合は、磁気テープ等のデータファイルから第１枚目用
の記録データと第２枚目以降の為の記録データを別個に
２度、ページバッファに取り込んで、データ記録を行う
必要がある訳で、記録データの微か表部分のマスキング
の為であるＫもかかわらず、極めて無駄が多く効富的で
ない。まして、自由にマスキングを行ったり、マスキン
グを外したしする等の機能を実現する為には、装置の複
雑化と原価上昇はまぬがれない。

斯る問題点け、レーザ・ビームプリンタに限らず、あら
ゆるノンインパクトプリンタやデータ出力装置等におい
て生じ得る問題であり、何らかの解決策が必要とされて
いた。

従って本発明の目的は上記した従来技術の欠点を無くし
、同じくりかえしの記録又は表示において必要時にのみ
１つのデータ群の中から所望のデータに容易にマスキン
グを施す事を可能ならしめた新規のデータ処理装置を提
供するにある。

更に詳細には、不発明は記録又は表示用データを記憶し
たメモリ（１１４）、上記メモリのデータに基づいて、
同じ記録又は表示を〈シ返す手段（１１３）を有し、同
じくり返しの記録又は表示において必要時にのみ記録又
は表示用データの一部をマスクする手段（１１０，１３
５゜１３３［第３図Ｊ、１３７−１，１３７−２「第１
７図」）を有すデータ処理装置を提供するものである。

。 以下、図面に従って本発明のデータ処理装置を更に詳細
に説明する。

第３図は、本発明の一実施例に係るデータ処理装置の回
路構成図を示すもので、特にマスクスキャン方式に依シ
、画像或いは文字記号信号を出力して、第１図示レーザ
ビームプリンタの変調器３に対して変調制御信号を与え
る回路を示すものである。

第１図示レーザ・ビームプリンタに於いては、レーザ・
ビーム１２が感光体上に照射した事によシ形成されたス
ポットが感光ドラム８上を繰り返して掃引されながら、
順次副走査（ドラム８の回転に依って得られる）を受け
、各走査位置に対応した変調を受ける事に依り、所望の
文字又は記号の記録が行なわれる。斯る記録の為の信号
は、各文字又は記号又はフオームに対応するコード信号
で与えられるものであゆ、このコード信号はパターン発
生器に印加して、例えば１２０つ×７コラムの８４のド
ツトより成る１つのパターンに変換する。従って、感光
体上において形成したパターンを転写した転写紙ｌｌ上
においては、第４図ＡＢに示した如く記録が施され、１
つのコード信号は１つのパターン２４．３４〜３７と対
応する事となる。

従って、１行にｎ個のパターン２４を配置するものとす
ると、レーザビームが感光体上を１回スキャンするのに
ｎ回コード信号の読出しを行なわなければならず、１ラ
インの記録を完了するにけ１２ｎ回のコード信号の読み
出しを行なわなければならない事となる。

第３図は本発明による情報処理装置を示すものであり、
１１４，１１５で示すのけ、例えば、Ａ４サイズの記録
紙１頁分（１頁は１３２行より成り、１行け２７２のパ
ターンで構成されているものとする）の情報（この場合
はコード信号）を格納するページバッファメモリ（以後
ＰＢＦと呼ぶ）である。

ｊのＰＢＦ　１１４ａ主としてデータコード信号の記憶
に用いるメモリであり、ＰＢＦ１１５け主として前記デ
ータと重ねて記録する為のフオームコード信号の記録及
び前記データコード信号において記録を行いたくない個
所をマスクする為のマスクコード信号の記憶に用いるも
のである。

例えば第３図において、ＰＢＦ１１４において１−１４
−１で示した区域のデータの記録を行いたくない時は、
ＰＢＰ１１５において前記区域１１４−１に対応する区
域１１５−１にマスクコード信号（例えば１１１１１１
１　ｔ　”　）を格納しておくものである。前記区域１
１４−１が複数のパターン区域を含む時は、前記区域１
１５−１において前記複数のパターン区域に対応する夫
々の個所にマスクコード信号を挿入しておく。このＰＢ
Ｆ１１４，１１５は必要なアクセスタイムを満足するラ
ンダムアクセスメモ＋）　（１１，ＡＭ　）であれば伺
でも良いが、本実施例においてけ、半導体メモリを使用
しているものである。

ここで更に説明するならば、データ情報（データコード
信号）とは、第５図（１）に示す如く、出力すべきデー
タ、例えばコンピュータからの出力データを指し、フォ
ーマット情報（これもデータコード信号の一種である）
とけ同図（２）に示す如く、わく組、項目等より構成さ
れる書式の類を指すものであり、従来のラインプリンタ
等では予め印刷されていた書式に相当するものである。

斯るＰＢＦ１１４，１１５け夫々アドレス装置１１６．
１１７を有しており、斯るアドレス装置の指示したＰＢ
Ｆ’ｌ１４．１１５の番地へ、入力＠　Ｌ　Ｉｓ　、　
Ｌ　ｉｘからの情報を格納し、又は出力線ＬＯ１１ＬＯ
２へ該ＰＢＦ１１４．１１５の内容を導出するものであ
る。

斯るアドレス装置１１６．１１７は同時に駆動する事も
出来るし、又夫々別個に駆動する事も出来るものである
。本実施例においては、ＰＢＦ１１４，１１５への格納
け１頁分の情報を単位として行い、読出しとけ１行を単
位として行なうものである。前述の如く、前記入力ｍＬ
ｊｔ＋Ｌ輸には夫々記憶すべき１頁分の情報が順次導出
されるものであるが、斯る！報は本出願人の出ＭｆＣ係
る前述の米国特許第４０５９８３３号で述べている如＜
、ｉつの磁気テープから読み出した情報の内、データに
関する情報は入力線ＬｉＩＫ導出Ｌ７、フオームに関す
る情報は入力線Ｌｓ−２に導入する如く構成する事が出
来る。

又、他の方法としては、本件出願人が出願した米国特許
第４０８１６０４号に述べている如く、データに関する
情報は第１の磁気テープから読み出して入力＃Ｌｆｔに
導出し、７オームに関する情報は第２の磁気テープから
読み出して入力線Ｌｉ＊に導出しでも良いものである。

出力ＩＪＬｏｔＫ導出された信号は信号線Ｌｉ上に出力
線ＬＯ２に導出された信号は信号線Ｌ２上に導かれ、夫
々第１のメモリ１０１と第２のメモリ１０２に印加され
る。

斯る第１と第２のメモリは夫々１行相当分の情報（２７
２パターンに相当する２７２の；−ド信号）を記憶する
容量を有するメモリより成り、夫々１つのコード信号（
この実施例では８ビツトより成る）の各ピット出力を出
力線Ｔ１−１〜Ｔ１−８、及びＴ２−１−Ｔ２−８へ並
列に導出するものである。

１０３．１０４で示すのは、信号線Ｌｌ、Ｌ、より送ら
れてきた情報の前記第１Ｉモリ、第２メモリへの格納を
指示し、又該第１メモリ、第２メモリからコード信号を
順次読み出すのを指示するアドレス回路である。

即ち、信号線１３０からの信号が印加される事によシ、
この信号をアドレス装置１１６．１１７に与えると共に
、アドレス回路１０３，１０４に与えて、夫々Ｐ、ＢＰ
１１４．１１５よ９１行分のコード信号を同時ＶＣＩＩ
Ｉｉメモリ１０１．第２メモリ１０２に読み込む事を指
示し、信号線１３１からの信号が印加される毎に、第１
メモリ１０１．第２メモリ１０２よシ１つのコード信号
（８ピツトよし成る）の読み出しを指示するものである
。

前記４８号＠１３０への信号は、端子１２９に印加され
た垂直同期信号を制御回路１１３を介してそのｔま印加
するものであり、斯る垂直同期信号は１２０つから成る
１行の記録が完了する度に導出される信号であり、本図
示の部分で水平同期信号を１２回計数する度に、端子１
２９に印加されるものである。

前−１ｃ！信号線１３１への信号は制御ｉ路１０９より
導出されるものであるが、この信号はこの制御回路１０
９に含まれているクロック発生器１０９−１（１クロツ
クが第４図における１ドツトに対応する）からのクロッ
クを、制御回路１０９に含まれている計数器１０９−２
で７つ（１つのパターンのコラムの数）数える度に導出
されるものである。又、仁の制御回路１０９からは予め
定めた記鎌区域Ｄ（第４図）Ｋ相当する期間（実施例で
は１行に２７２パターン配置し、１つのパターンが７プ
ラムよ構成るものであるので、２７２Ｘ７コラムに相当
する期間、換言するならば１コラムが１りμツクに相当
しているので２７２ｘ７クロツク相当期間）のみ高レベ
ルでその他の期間は低レベルの制御信号が信号線１３２
上に導出されており、斯る期間のみアンドゲート１３３
の一端に高レベル信号を印加しでいるものである。

１０５．１０６で示すのはロウアドレス指示器であり、
ある行において現在走査しているロウを指示するもので
ある。

このロウアドレス指示器１０５．１０６は制御回路１０
９の端子１１８に印加される水平同期信号（ビームの一
水平走査毎に導出される基準信号であり、第１図におけ
るビーム検出器１８の出力信号より成る）が制御回路１
０９を介して信号線１１９により印加されているもので
あ抄、斯る同期信号を１行を構成するロウの数だけ計数
する計数器よ構成るものである。

即ち、実施例の場合は１行が１２０つより成るものであ
るので、このロウアドレス計数器け１−１２迄を計数し
てその計数出力を４ビツトの信号として出力線５１−１
〜８１−４．８２−１〜５２−４に並列に出力するもの
であり、１２迄計数したら１に復帰する如く構成されて
いるものである。１０７けパターン発生器であり、例え
ば第６図（１）　（２１Ｋ示す如くデータの表示に必要
なる多数のパターンを記憶し２ており、出力線Ｔ１−１
〜Ｔ１−８で入力したコード信号に対応するパターンで
、且つ出力線５１−１〜８４−４で入力したロウに相当
するビット信号が出力線Ｍ１−１〜Ｍ１−７に並列に導
出されるものである。

例えば出力線Ｔ１−１〜Ｔ１−８より第６図（１）に示
す如きパターン″Ａ’を指示するコード信号が印加され
、出力線５１−１〜５１−４より７番目のロウである事
を指示する信号が印加されたとすると、出力ａＭｌ−１
〜Ｍ１−７にはｏｌｏｔｏｏｏ（但し、第６図において
、黒い部分を１で示し、白い部分は０で示すものとす↑ る）の信号が導出されるものである。

１０８け１０７と同様のパターン発生器であるが、主と
して第６回（３）　（４）（５）（６）　（７）（８）
に示す如くフオームの表示に必要なる多数のパターンを
記憶しており、出力線Ｔ２−１〜Ｔ２−８で入力したコ
ード信号に対応するパターンで、且つ出力線５２−１〜
５２−４で入力したロウに相当するビット信号が出力線
Ｍ２−１〜Ｍ２−７に並列に導出されるものである。

例えば出力線Ｔ２−１〜Ｔ２−８に第６図（５）に示す
如きパターンを指示するコード信号が印加され、出力線
５２−１〜５２−４に１番目のロウである事を指示する
信号が印加されたとすると、出力線Ｍ２−１〜Ｍ２−７
には、１１１１１１１の信号が導出されるものである。

但し、パターン発生器１０８には、出力線Ｔ２−１〜Ｔ
２−８より、前記マスクコード信号が印加される場合が
有るものであるが、このパターン発生器１０８け、斯る
マスクコード信号（１１１１１１１１）が入力された時
は、出力線Ｍ２−１〜Ｍ２−７の全てには常にＯ（無情
報のパターン信号）が導出される如く構成されている。

斯るマスクコードはパターン発生器１０８でパターンの
発生に用いていないコード信号であれば良く、特に前述
の如きコード信号”１１１１１１１１”に限定されるも
のではない。

１１１け出力線Ｍ１−１〜Ｍ　１−７より並列に印加さ
れたビット信号を直列な信号に変排して１ビツトづつ読
み出す為の並直列変換器であるところのシフトレジスタ
であり、制御回路１０９に、内蔵したクロック発生器１
０９−１（発振周波数５ＭＨｚ）からのクロック信号を
信号線１２２により端子１２０に印加することにより出
力線Ｍ１−１側のビット信号より順次出力線１２３上に
ビット信号を読み出すものである。従って、上記例に従
えば、１つのクロックが入ると出力線】２３に０″を、
更に１つのクロックを印加すると′１”を、史にクロッ
クを印加すると、０″を・・・・・・と首う具合に順次
読み出すものである。

１１２も前記シフトレジスタ１１１と同様の構成より成
るシフトレジスタであり、信号線１２２からの端子１２
１へのクロック信号の印加により、出力線Ｍ２−１側の
ビット信号より順次出力線１２４上にビット信号を読み
出すものである。

１・００で示すのは前記出力線１２３，１２４をその入
力とするオア回路であり、斯るオア回路１００（相加手
段）で相加されたビット信号は出力線１２５に導出され
た後、第１図の変調器３に変調信号として印加され、レ
ーザビームの変調を行うものである。

尚、前記シフトレジスタ１１１．１１２における１２６
．１２７は夫々イネーブル端子であり、斯るイネーブル
端子１２６，１２７に信号線１２８より高レベルの信号
が印加されている時は、出力線Ｍ１−１〜Ｍｌ−７，Ｍ
２−１〜Ｍ２−７に導出されているビット信号をシフト
レジスタ１１１，１１２に取シ込み、低レベル信号が印
加されている時は出力線Ｍ１−１〜Ｍ１−７．Ｍ２−１
〜Ｍ２−７に導出されているビット信号をシフトレジス
タ１１１．１１２に取り込まないものである。

１１０で示すのけマスクコードを判別する制御回路であ
妙、第２メモリ１０２より読み出されたコード信号がマ
スクコード信号（例えば１１１１１１１１）である時は
判知、１回路１１０でマスクコード信号である事を判別
して信号線１３４上に高レベル信号を導出１２、マスク
コード信号でない事を判別した時は低レベル信号を導出
するものである。

斯る信号線１３４けナントゲート１３５の１つの入力端
子に印加し、このナントゲート１３５の他の入力端子に
は、信号線１３６によ）制御回路１１３よりマスク制御
信号を印加する。

即ち、制御回路１１３の一部にスイッチ（フリップフロ
ップでも良い）、の如き制御信号発生器１３７を設けて
おき（この制御信号発生器１３７がマスキングを指示す
る第１の態様（スイッチＯＮの状ｌｌ１）の時は信号線
１３６に高レベル信号を導出し、マスキングを指示しな
い第２の態様（スイッチＯＦＦの状廖）の時は信号線１
３６に低レベル信号が導出される如く構成ｔ２ておく。

前記スイッチ１３７を例えば第１７図に示す如くフリッ
プフロップ１３７−１で構成しておき、信号線１３６を
そのセット出力側に接続しておき、斯るフリップフロッ
プ１３７−１のセット入力にはカウンタ１３７−２の出
力を印加しておくならば、予め定めた所定枚数毎に所定
枚数のマスクした記録を得る事が出来るものである。

即ち、前記カウンタ１３７−２は１３２個の垂直同期信
号毎に（１枚の記録が完了する度に）１個得られるパル
ス信号を入力する５進カウンタ（同一の記録を５枚とる
場合）であり、計数１の出力は前記フリップ７０ツブ１
３７−１のセット人力８ｉに、計数３の出力は前記フリ
ップフロップ１３７−１のリセット人力Ｅｌ、１ＩＩｃ
印加する。

さすれば、５枚１組の記録の内、最初の２枚は全ての情
報が記録され、続く３枚は所要個所がマスクされた記録
を得る事が出来るものである。

この様に構成しておくならば、判別回路１１０がマスク
コード信号を判別した状態において信号線１３６が高レ
ベルにあれば、信号線１２８は低レベルとなって、出力
線Ｍ１−１〜Ｍ１〜７、Ｍ２−１〜Ｍ２−７からシフト
レジスタ１１１．１１２へのビット信号の取り込みが禁
止される。

又、これとは逆に信号線１３６が低レベルであれ、ば、
判別回路１１０がマスクコード信号を判別１〜ても、信
号１１１２ｇは高レベルに保たれるので、出力線Ｍ１−
１〜Ｍｌ−７，Ｍ２−１〜Ｍ２−７からシフトレジスタ
１１１，１１２へのビット信号の取込みは正常に行なわ
れる。

今、転写紙１１上に第４図Ｂに示す如く、記録を施した
いとすると、ＰＢＦ１１４．１１５に第４Ｃ，第４Ｄ４
Ｃ示す如くコード信号を格納しておきこれらを同時に読
み出せば良い。即ち、第４図Ｃに示す如く、ＰＢＦ１１
４１７）番地ｎ＋１〜ｎ＋２７３、及び番地ｎ＋５４４
には、情報がない状態を示すコード信号”ｏｏｏｏｏ。

００”を格納［７ておき、番地ｎ＋２７４には第４Ｂ図
において３０で示すＡ”を示すコード信号”０００００
００１″を格納しておき、番地ｎ＋２７５には第４Ｂ図
において３１を示すＢ″を示すコード信号″０００００
０１０″を格納しておき、番地ｎ　＋２７６には第４Ｂ
図において３２で示す′Ｃ”を示すコード信号”０００
０００１１″を格納しておき、番地ｎ＋５４３には第４
８図において３３で示すと１ｘ”を示すコード信号”０
００００１００”を格納しておく。

一方、第４図りに示す如（ＰＢＦ１１５の番地ｎ＋１に
は第４図Ｂの３４で示す如きパターン（第６図（８））
を示すコード信号１″１００００１１Ｏ″を格納してお
き、番地ｎ＋２〜ｎ＋２７１には第４図Ｂの３５で示す
如きパターン（第６図（６））を示すコード信号″１０
０００１００’を格納しておき、番地ｎ＋２７２には第
４図Ｂの３８で示す如きパターン（第６図（７））を示
すコード信号１００００１０１を格納しておき、番地ｎ
＋２７３には第４図Ｂの３６で示すパターン（第６図（
３））を示すコード信号”ｉｏｏ。

０００１”を格納しておき、番地ｎ＋５４４には第４図
Ｂの３７で示すパターン（第６図（４））を示すコード
信号″１０００００１０”を格納しておき、その他の番
地にはマスクコード信号′″１１１１１１１１″を格納
しておく。

この様にしてＰＢＰ１１４．１１５に情報が格納−され
ている状態で、信号線１３０に指令信号で導出されると
、ＰＢＰ１１４，１１５の対応する番地に属する１行分
の情報（番地ｎ＋１〜ｎ＋２７２）が夫々第１のメモリ
１０１．第２のメモリ１０２に格納される。今、制御信
号発生器１３７をマスキングを指示しない第２の態様と
して、信号＃１３６上にローレベルの信号が導出された
状態で、信号線１３１に読み出し信号を印加するならば
、第１メモリ１０１と第２メモリ１０２の情報が同時に
読み出されて対応する情報が同時にパターン発生器１０
７，１０８に印加される。

前記信号線１３６は低レベルに保たれているので、判別
回路１１０の出力には関係なく、イネープ／ＩＪ子は高
レベルの信号が印加されている。

従って、パターン発生器１０７．１０８の出力は夫々同
時にシフトレジスタ１１１．１１２１Ｃ読み込まれ、該
シフトレジスタ１１１，１１２より同時に読み出された
後オア回路１００で相加される。

この様にして第１メモリ１０１、第２メモリ１０２から
の１行相当の情報が１２回くり返されたならば、ＰＢＦ
１１４．１１５より次の１行の情報を第１メモリ１０１
、第２メモリ１０２に読み込み前述と同様の働きでオア
ゲート１００より順次相加した出力信号を得るものであ
る。

このｎ＋１行目においては、第２メモリ１０２にはマス
クコード信号が含まれているものであるが、前述の如く
信号線１３６で低レベルに保たれているので、このマス
クコード信号は何の機能も果さず、パターン発生器１０
８において情報が無いパターン信号（即ち、全ての出力
が’Ｏ”）Ｋ変換されるのみである。

従って、記録紙１１上において＃′ｉ第４第４忙Ｂす如
き記録を得る事が出来る。

さて次に第４図Ｂのデータ（ＡＢＣ・・・・・・Ｘ）の
記録をマスクする場合について述べるならば、斯る場合
、制御信号発生器１３７を第１の態様とし、て信号１１
３６に高レベルに保っておく。

斯る状態で前述と同様にしてＰＢＦ　１１４．１１５よ
り第ｎ行目の情報を第１メモリ１０１、第２メモリ１０
２に読み込んで、これをパターン変換してオア回路１０
０より導出した後、第ｎ＋１行目の情報を第１メモリ１
０１、第２メモリ１０２に読み込んで該行の２番目のパ
ターンを読み出す場合について詳記する。

第ｎ＋１行目の第２番目の情報は第１メモリにおいては
０００００００１″であり、第２メモリ１０２において
はマスクコード信号であゐ処の１１１１１１１１″であ
る。斯るコード信号は夫々パターン発生器１０７．１０
８に印加され、パターン発生器１０７からはデータ人の
パターン信号が導出され、パターン発生器１０８からは
、情報が無い状態を示す全″Ｏ″のパターン信号が導出
されるものである。

一方、第２メモリ１０２より導出されたコード信号は判
別回路１１０にも印加されるものであるが、この判別回
路１１０はマスクコード信号である事を判別して信号線
１３４に高レベル信号を導出する。

従ってナントゲート１３５の出力は低レベルとなり、信
号線１２８は低レベルとなる。

前述の如く、パターン発生器１０７の出力線Ｍ１−１〜
Ｍ１−７にはパターン人に関するビット出力が、又パタ
ーン発生器１０８の出力線Ｍ２−１−Ｍ２−７には全″
Ｏ′のビット出力が導出されている訳であるが、イネー
ブル端子１２６．１２７に低レベル信号が印加されてい
゛るので、シフトレジスタ１１１．１１２１−［報の取
υ込みを行なわない。

従って、シフトレジスタ１１１．１１２の中には斯る状
態では何ら情報は格納されていない事となる。

斯る状態で、端子１２０．１２１に７発のクロックパル
スが印加されても出力線１２３．１２４には夫々７個の
″０″信号が導出されるのである。換言するならば、パ
ターン発生器１０７から導出されたデータ″′Ａ″に関
する情報はマスクされた事になり出力されない。

この様にしてｎ＋１行に属する情報の読み出しを、１２
回繰返すと第ｎ＋１行の記録が完了するものであるが、
斯る記録の完了時においては、第４図Ｂのパターン３０
．３１．３２．３３はマスクされ直線の組合せから成る
フオームのみが記録されるものである。

更に斯るマスクについて分り易く説明するならば、ＰＢ
Ｆ１１４に第５図（１）の如き１負分のデータが記憶さ
れ、ＰＢＦ１１５Ｉ／ｃ第５図（２）ノ如き１頁分の情
報が記憶されているとすると、第１メモリ１０１、第２
メモリ１０２及びパターン発生器１０７，１０８、及び
シフトレジスタ１１１．１１２を同時に駆動すると、記
鎌紙１１上には第８図に示す如く画情報が重ね合せられ
１つの記録情報を得る事が出来る。

ここで、第１０図において矢印Ｐで示すデータにマスキ
ングして第９図に示す如き記録を行いたい場合、第１０
図（２）において矢印Ｔで示す如く、第１θ図（１）の
矢印ＰＫ位置したデータに対事に依り、第９図に示す様
なマスクドコピーを得られる。前記特殊コード（マスク
コード信号）が第２メモリ１０２から出力されるとへ判
別回路（マスク・コードデコーダ）　１１（１：依って
検出され、該判別回路１１０からは１１”出力がなされ
る。前記判別回路１１０からのマスクコード検出信号は
、制御回路１１３からのマスキング指令に従って、信号
線１３２上のタイミング・パルスと同期を取られた上で
、第１．第２シフトレジスタ１１１．１１．２のイネー
ブル端子１２６．１２’７に与えられ、第１パターン・
ゼネレータ１０７及び第２パターン・ゼネレータ１０８
からそれぞれ対応するシフトレジスタ１１１．１１２に
対する）くターン情報の入力（ロード）が禁止される。

従って、マスクコードと同じタイミングで第１メモリ１
０１から読み出されたデータは、シフト・レジスタ１１
１には読み込まれず、従って該データの記録は行なわれ
ない。又、第２メモリ１０１から出力されたマスク・コ
ードも第２パターン・ゼネレータ１０８に与えられるが
、このマスク・コードに対応するパターン信号も、同時
に規制される為、結局オア・ゲート１００からは何らの
記録信号も出力されない。尚、マスキングを行うか行な
わないかの指示は、制御回路１１３からの指示に依るも
ので、マスク・コードが検出されても、コントロール回
路１１３からの信号線１３６°によるマスキング指令が
なければマスキングは行なわれない。ちなみにこのマス
キング指令は、パネルスイッチ１３７、或いは磁気テー
プ又ｕホスト・コンピュータ等からのマスキング指示に
依って出力されるものである。例えばマスキングの施さ
れていないコピーを２部、マスクドコピーを１部という
具合に、モート０の異なる記録を得たい場合でも、前記
マスキング指令を制御する事に依り極めて簡単に２種類
のコピーを得る事が出来るものである。

第３図示回路が、以上述べた如き動作を行うＫついての
、タイムチャートは第７図に示されるものであるが、以
下第７図示タイムチャートにつやて簡単に説明する。

第７図（１）はシステムの全てのタイミングを決定する
タイミングクロックであ抄、クロック発生器１０９−３
から得られるクロック信号である。

同図（２）はアドレス回路１０３及びアドレス回路１０
４が第１メモリ１０１及び第２メモリ１０２の各アドレ
スを決定するタイミングを示し、同図（３）は同図（２
）のタイミングに従い、アドレス回路１０３が実際に第
１メモリ１０１のアドレスを決定する時間を示し、斜線
はＩＣの遅延による不確定領域を示している。同図（７
）は同様にアドレス回路１０４が実際に第２メモリのア
ドレスを決定する時間を示す。同図（４）はアドレス回
路１０３により指定された第１メモリ１０１のアドレス
からデータが読み出される時間を示し、同図（８）は同
じくけアドレス回路１０４により指定された第２メモリ
１０２のアドレスからデータが読み出される時間を示す
。同図（５）は、第１メモリ１０１から読み出された情
報及び第１０ウアドレス指示器１０５の指示に従ってパ
ターン・ジェネレータ１０７からパターン情報が出力さ
れる時間を、同図（９）は同じく、第２パターンジエネ
レータ１０８からパターン情報が出力される時間を示す
。同図（６）は、パターンジェネレータ１０７から出力
されたパターン情報を、シフトレジスタ１１１に入力（
ロート）するタイミングを（但しシフトレジスタとして
シンクロナスロード型を用いた場合）、同図（１１）は
同じくシフトレジスタ１１２へのパターン情報入力（ロ
ード）のタイミングを、同図（１０）は判別回路１１０
から出力を得る時間をそれぞれ示すものである。今、制
御器１１３がマスクされた情報の出力を要求し、且つ第
７図（１０）の０点で、判別回路１１０の出力か−・イ
レベル（即ちマスクコードがデコードされた）Ｋなった
場合を考えるとする。その場合、同図（６）及び（１１
）に示す如く、の点以前忙は、シフトレジスタ１１１．
シフトレジスタ１１２へのパターン情報の入力を行い、
０点においてはシフトレジスタ１１１、シフトレジスタ
１１２へのパターン情報の入力を行なわない。然してマ
スクすべき情報の出力を禁する事ができる。

尚、マスキングの為の特殊コードとして、あきコード（
文字或いはパターンのコード体系に用いてないコード）
の中から適宜選択しておけハ、特殊コードをパターンゼ
ネレータ１０７゜１０８に入力した時に、７３（ブラン
ク）のコードと同じく特殊な扱いが可能であり、従って
、マスキング指令が出されない時、パターン・ゼネレー
タ１０Ｂから、特殊コードに対応するパターンが出力さ
れて不本意な記録がなされる事を防止出来るものである
。

以上、述べた如き構成に依れば、カーボンコピー等を取
る事の不可能なノンインパクト・プリンタに於いて、マ
ルチコピー、特にマスクドマルチコピーを、極めて簡単
な構成において得る事を可能ならＬ＝めた新規のデータ
処理装置を得る事が出来るもので、その有用性極めて大
なるものである。

第３図に示した上記実施例に於すてけ、第１のパターン
ゼネレータから出力されるデータの一部消去を行う為に
、シフトレジスタの入力制御を行う如きｆｆ！成を例示
したが、第１１図に示す如く、第１．ｖｊｚのパターン
・ゼネレータ１０７゜１０８からのパターン信号の導出
を制御しても良いものである。

即ち、ＩＣより成るパターン発生器１０７．１０８はチ
ップセレクト端子１３９．１４０を有してお妙、このセ
レクト端子１３９，１４０を高レベルに保った時は出力
線Ｔ１−１〜Ｔ１−８、Ｔ２−１〜Ｔ２−８上のコード
信号を取り込んで出力線Ｍ１−１〜Ｍｌ−７、Ｍ２−１
〜Ｍ２−７にパターン信号を導出し、低レベルに保つと
出力線Ｔ１−１〜Ｔ１−８、Ｔ２−１〜Ｔ２−８上のコ
ード信号の取り込みを行かってもパターン信号を導出し
ないで全ての出力線から１”の出力を行うものである。

従って、ナンド回路１３５の出力を信号線１３８に印加
しておくならば、信号線１３６に低レベル信号が導出さ
れている時はパターン発生器１０７．１０８は正常に動
作してその出力線にパターン信号を導出する。

一方、信号線１３６に高レベルが導出されている状態に
おいて、判別回路１１Ｏがマスクコードを検出しない状
態においては前記同様パターン発生器１０７，１０８は
正常に動作するが、判別回路１１０がマスクコードを検
出した時はパターン発生器１０７，１．０８はパターン
信号の導出は行なわず、全″０″の信号が出力線−Ｍｌ
−１〜Ｍ１−７、Ｍ２−１〜Ｍ２−７に導出される。

これにより情報はマスクされた事となり、第３図の装置
と同様に機能させる事が出来るものである。尚、第３図
と同一の番号を付した部材は同一の部材より成り、同一
の機能を果し、不図示の部分は第３図と同様の構成より
成るものである。

上記実施例においては、マスクコ−）’　（Ｆｉ　Ｍ　
Ｋ対応するデータをマスクして記録しな一場合に′）い
てのみ説明したが、本発明を用いるならば、マスクコー
ド信号によりデータをマスクし、このマスクした個所に
データをマスクした事を示す他の記録、例えば第１３図
においてＡ、Ｂ。

Ｃで示した如きパターンを記録する事も出来るものであ
る。第１２図はこの様にマスクした個所に他の種類の記
録を施す装置を示すものであり、１１図で示した装置に
若干の修正を行う事により構成する事が出来るものであ
る。

即ち、腑２メモリ１０２の出力をコード変換器’　１４
２に印加し、仁のコード変換器１４２の出力をパターン
発生器１０８に印加する如く構成しておき、且つ、セレ
クト端子１４０には不図示の回路よ沙常時高レベル信号
を印加しておくものである。

このコード変換器１４２け信号線１３８が高レベルの時
は変換機能が働らかず、第２メモリ１０２の出力がその
ままのコード信号で、パターン発生器１０８に印加され
、信号線１３８が低レベルの時はマスクコード信号（例
えば１１１１１１１１”）が他の特定コード信号（例え
Ｆ′ｉ″１０１１１１１１”）に変換される如く構成さ
れているものである。

第１２図においてけ、出力線Ｔ２−２をアンドゲート１
４４の１つの入力とし、該アンドゲート１４４の他の入
力にチントゲート１３５の出力を印加し、このアンドゲ
ート１４４の出力を前記出力線Ｔ２−２の代夛としてパ
ターン発生器１０８に印加して構成している。

従って、パターン発生器１０８に変換されたコード信号
”１０１１１１１１”が印加された時、第１３図人又け
Ｂ又けＣに例示する如き特定のパターン信号が発生する
如くしておくならば、マスクコード信号が判別回路１１
０で検出され、且つ信号線１３６が高レベルの時のみ、
第１メモリ１０１から読み出されたデータの記録が行な
われず、その代りに第１３図に示した如き特殊パターン
が記録されるものである。

斯る装ｆにおいては、信号線１３８が高レベルである限
カコード変換器１４２け何ら動作しない−ものである。

尚、第１２図において第１１図七同−の番号を付した部
材は第１１図と同様の部材より成り、同様の機能を果す
ものであり、又不図示の部分は第１１図と同様の構成よ
り成るものである。

又、１２図に示した装置と同様の機能を果す他の装置と
しては、更に第３図に示した装置を若干修正して第１４
図に示す如き装置を例示する事が出来る。不図示の部分
は第３図と同様の構成より成るものとする。

斯る装置においては出力線Ｔ２−１〜Ｔ２−８の一部に
前述の如きコード変換器１４２を挿入し２、月つ、信号
線１２８をこのコード変換器１４２を構成するアンドゲ
ート１４４の一端に入力すると共に、イネーブル端子１
２７には常時高レベル信号を印加するものである。

この様にして構成した装置においても第１２図で示した
装置と同様の効果を得る事が出来るものである。

第１２図で示［７た装置に更に第１５図に示す如くスイ
ッチ１４５を設け、接片１４５−１を接点１４５−２．
１４５−３の間で自由如切換えられる如く構成しておき
、この接点１４５−３に信号ｌ１１ｉＩ１４６によ抄常
時高レベル信号を印加しておくならば、マスクコード信
号によりデータを消すか、若しくけデータを消して第１
３図に示した如き他の特定パターンを記録するかを選択
出来るものである。

即ち、接片１４５−１と接点１４５−２を接続し７てお
くならば、第１２図と同じ回路になるので、ナントゲー
ト１３５の出力が低レベルとなった時は、データがマス
クされ、該マスクされた個所に特定パターンの記録され
る。

一方、接片１４５−１を接点１４５−３と接触させると
、コード変換器１４２の機能は常に停止しているのと等
しくなるので、ナントゲート１３５の出力が低レベルで
マスクコード信号がパターン発生器１０８に印加される
事となシ、オア回路１００の出力は全て０″となるもの
である。

全・〈同様にして、第１６図に示す如く第１４図で示し
た信号線１２８の一部に、接片１４７−１、接点１４７
−２，１４７−３を有するスイッチ１４７を設け、接点
１４７−３に常時高レベル信号を与えておくならば、接
片１４７−１と接点１４７−３を接触せし、める事によ
り、データをマスクし、且つ特定パターンの発生は行な
わせないでおく事が出来るものである。

尚、上記各実施例に於いて、第１．第２メモリの役割が
全く逆であっても問題ない。又、第２メモリ系列１１か
りでなく、第１メモリ系列にもマスクコードデコーダを
置く事に依り、第２メモリの内容をマスクする如き構成
も勿論採る事が出来る。又、第１．第２メモリは１ライ
ン分のデータやフォーマット情報用として設けたが、こ
れが１キャラクタ分又は１頁分であっても本発明は適用
可能である。

又、マスキングの為のデータ出力規制は、キャラクタ・
ゼネレータやシフトレジスタの制御のみ々らず、シフト
レジスタの出力を直接制御しても良い。

尚、上記各実施例に於いては、マスキングすへｆｋデー
タの出力を規制する事に依ってマスキングを行ったが、
マスキングすべきデータはそのまま記録の為の出力とし
、同時にマスキングすべきデータに対して、重ねて他の
パターン、例えば全黒となる様なパターンを記録する様
な出力を行なっても同様効果を得る事が出来る。

その為には、第３図示構成の判別回路１１０の出力とコ
ントローラ１１３からのマスキング指令の論理和をオア
・グー）１００に入力し、シフトレジスタ１１１からマ
スキングすべき記録信号が出力されている間、オアバグ
−）１００に全黒記録データを入力する如き構成を採れ
ば容易に実現出来る。

又、上記各実施例に於いては、マスキングの為の特殊コ
ードを、フォーマット情報用のメモリに書き込む如き構
成を採ったが本発明の実施は、必ずしもフォーマット用
メモリを必要とせず、マスキング用の特殊コードの為に
のみメモリを設・けても良い。

斯る構成に依れは、第３図示のパターンジェネレータ１
０８、シフトレジスタ１１２け不要と々す、極めて簡即
な回路構成を採る事が出来る。

又、本発明の実施は記録装置にのみ限定されるものでは
なく、表示装置やデータ伝送装置等、種々の目的に用い
る事が出来るものであって、その有用性極めて大なるも
のである。

【図面の簡単な説明】

第１図は本発明を適用するレーザ・ビーム記録装置を示
す斜視図。 第２図は第１図に示したレーザビーム記録装置の主要部
の側面図、 第３図は本発明に係るデータ処理装置を示す回路ブロッ
ク線図、 第４図Ａ、Ｂけ第３図に示したデータ処理装置を用いて
記録紙上に記録した記録パターンを示す説明図であり、
第４図Ｃ，Ｄは第３図におけるページ、バッファ、メそ
りの内容を示す説明図、 第５図は笥３図におけるページバッファメモリ１１４．
１１５に格納されたデータを示す説明図、 第６図＃′ｉ楕々の情報パターンを示すパターン説明図
、 第７図は第３図に示したデータ処理装置の動作説明に供
するタイミング説明図、 第８図〜第１０図はベージバッファ１１４．１１５内に
格納したデータを示す説明図、 第１１図、第１２図は本発明によるデータ処理装置の他
の実施例を示すブロック線図、第１３図は特殊パターン
を示す説明図、第１４図〜第１６図は本発明によるデー
タ処理装置の他の実施例を示すブロック線図、第１７１
Ａは記録データの所要個所？マスクを指令する回路のブ
ロック線図、 ここで１０１は第１のメモ＋７．１０２け第２のメモリ
、１０３．１０４はアドレス回路、１０５．１０６はロ
ウアドレス指示器、１０７゜１．０８はパターン発生器
、１０９は制御回路、１１０は判別回路、１１１．１１
２はシフトレジスタ、１１４，１１５ｔｉページバツク
アメモリ、１３７け制御信号発生器、１４５，１４７は
スイッチである。 特許出願人　キャノン株式会社 ２４　ｚ４ 第４図Ｃ 吊４図Ｄ δ 手続補正盲動式） ％式％ １、事件の表示 昭和５９年特許願第２４９０７２号 ２、発明の名称 データ処理装置 ３　補正をする渚 事件との関係　特許出願人 住所　東京都大田区下丸子３−３０−２名称　（１００
）キャノン株式会社 代表者　賀　来　龍　三　部 ４、代理人 居所　〒１４６東京都大田区下丸子３−３０−２５、補
正命令の日付（発送日） 昭和６０年４月３０日 ６、補正の対象 明細書及び図面 ７、補正の内容 願書に最初に添付した明細書（第１頁を除く）及び図面
の浄書・別紙のとおり（内容に変更なし）

Claims (1)

【特許請求の範囲】
1. 記録又は表示用データを記憶したメモリ、上記メモリの
   データに基づいて、同じ記録又は表示をくり返す手段を
   有し、同じくり返しの記録又は表示（とおいて必要時に
   のみ記録又は表示用データの一部をマスクする手段を有
   すことを特徴とするデータ処理装置。