JPS60231247A - コンピユ−タ装置 - Google Patents
コンピユ−タ装置Info
- Publication number
- JPS60231247A JPS60231247A JP59086223A JP8622384A JPS60231247A JP S60231247 A JPS60231247 A JP S60231247A JP 59086223 A JP59086223 A JP 59086223A JP 8622384 A JP8622384 A JP 8622384A JP S60231247 A JPS60231247 A JP S60231247A
- Authority
- JP
- Japan
- Prior art keywords
- information
- read
- storage device
- error
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ装置に係り、特に本来の情報処理
に当たり読出し又は書込みがなされたか否かにかかわら
ず記憶装置の全記憶情報の誤り検出と訂正を行なう手段
を設けたコンピュータ装置に関するものである。
に当たり読出し又は書込みがなされたか否かにかかわら
ず記憶装置の全記憶情報の誤り検出と訂正を行なう手段
を設けたコンピュータ装置に関するものである。
現在のコンピュータ装置の記憶装置、例えば読出し又は
書込みを行なうＲＡＭの記憶素子には半導体素材を用い
たＭＯＳメモＩＪ Ｉ Ｃ等が多く用いられているのが
実情である。
書込みを行なうＲＡＭの記憶素子には半導体素材を用い
たＭＯＳメモＩＪ Ｉ Ｃ等が多く用いられているのが
実情である。
こうした記憶素子は空気中に浮遊する塵埃とか紫外線あ
るいはα線等の影響を受け易く、一定量の影響を受ける
と記憶機能の面で障害が起こり、記憶内容つまり情報に
誤りが生じてしまうといった欠点がある。
るいはα線等の影響を受け易く、一定量の影響を受ける
と記憶機能の面で障害が起こり、記憶内容つまり情報に
誤りが生じてしまうといった欠点がある。
そのため、ＭＯＳメモＩＪ Ｉ Ｃ等の半導体記憶素子
は前述したような塵埃とか紫外線あるいはα線等の影響
を避けるため、記憶素子自体を例えばプラスチックとか
セラミック等によるケースで覆って防護しているが、か
かるケースによる防護は塵埃についての防護面では一定
の効果を得ることはできても、前記ケース自体を透過し
てＩ−まう紫外線あるいはα線等に対する防護機能は全
たく果されていない。
は前述したような塵埃とか紫外線あるいはα線等の影響
を避けるため、記憶素子自体を例えばプラスチックとか
セラミック等によるケースで覆って防護しているが、か
かるケースによる防護は塵埃についての防護面では一定
の効果を得ることはできても、前記ケース自体を透過し
てＩ−まう紫外線あるいはα線等に対する防護機能は全
たく果されていない。
まだ、前記ＭＯＳメモリＩＣ等の記憶素子は素子自体が
シリコンあるいはインジウム等によって構成されている
ので、素子自体に少量とはいえ紫外線あるいはα線を保
有する。また前記ケース自体にも少量の紫外線あるいは
α線の放射がみられるので、記憶素子を紫外線あるいは
α線の影響から完全に防護することは不可能である。
シリコンあるいはインジウム等によって構成されている
ので、素子自体に少量とはいえ紫外線あるいはα線を保
有する。また前記ケース自体にも少量の紫外線あるいは
α線の放射がみられるので、記憶素子を紫外線あるいは
α線の影響から完全に防護することは不可能である。
そこで、現在のコンピュータ装置は第２図に示すような
エラーチェック装置、・すなわち、中央処理装置１と読
出し又は書込みを同時に行なう記憶装置２との間Ｋ、例
えばパリティチェック方式等によるエラーチェック装置
３を設け、このエラーチェック装置３で前述したような
原因に基いて起こる記憶情報の誤シを検出すると共に同
時にその誤りを訂正し、よって間接的であるが前記記憶
素子の紫外線あるいはα線等による記憶機能の変化によ
る悪影響を極力少なくしようとしている。
エラーチェック装置、・すなわち、中央処理装置１と読
出し又は書込みを同時に行なう記憶装置２との間Ｋ、例
えばパリティチェック方式等によるエラーチェック装置
３を設け、このエラーチェック装置３で前述したような
原因に基いて起こる記憶情報の誤シを検出すると共に同
時にその誤りを訂正し、よって間接的であるが前記記憶
素子の紫外線あるいはα線等による記憶機能の変化によ
る悪影響を極力少なくしようとしている。
しかし、前記のエラーチェック装置３は中央処理装置１
の指令に基いて所定の読出し又は書込みのために取り出
された情報中に存在する誤り個所を検出し同時に正しい
情報に訂正するものであるが、中央処理装置１の指令が
無く読出し又は書込みに使用されなかった記憶素子の記
憶情報は、前記エラーチェック装置３によるチェックを
受けるチャンスがないため誤りが有っても検出されず、
勿論訂正もされないまま放置されることになる。
の指令に基いて所定の読出し又は書込みのために取り出
された情報中に存在する誤り個所を検出し同時に正しい
情報に訂正するものであるが、中央処理装置１の指令が
無く読出し又は書込みに使用されなかった記憶素子の記
憶情報は、前記エラーチェック装置３によるチェックを
受けるチャンスがないため誤りが有っても検出されず、
勿論訂正もされないまま放置されることになる。
ところで、紫外線あるいはα線によって記憶機能に変化
がみられる記憶素子の記憶情報桑妾尭は、報に変ってし
まうことが知られている。
がみられる記憶素子の記憶情報桑妾尭は、報に変ってし
まうことが知られている。
したがって、前記のような記憶素子に記憶された情報は
なるべく早期に読出し又は書込みの指令を受けてエラー
チェック装置３によってチェックされるべきであるが、
実際のコンピュータ操作ではそうした偶然の読出し又は
書込み指令を受けるのはむしろほとんど皆無と言ってよ
いくらいであるため、本来前記エラーチェック装置３に
よるチェックが必要な記憶素子の記憶情報はほとんど使
用されないまま長時間放置されることになる。
なるべく早期に読出し又は書込みの指令を受けてエラー
チェック装置３によってチェックされるべきであるが、
実際のコンピュータ操作ではそうした偶然の読出し又は
書込み指令を受けるのはむしろほとんど皆無と言ってよ
いくらいであるため、本来前記エラーチェック装置３に
よるチェックが必要な記憶素子の記憶情報はほとんど使
用されないまま長時間放置されることになる。
そのだめ、そうした記憶素子の記憶情報の誤りビット数
は次第に増加し、例えば前記エラーチェック装置３を構
成するパリティチェックのチェックビット数を越えてし
まうことになり、もはや前記エラーチェック装置３では
誤りを検出してそれを訂正することができなくなってし
まうほどである。
は次第に増加し、例えば前記エラーチェック装置３を構
成するパリティチェックのチェックビット数を越えてし
まうことになり、もはや前記エラーチェック装置３では
誤りを検出してそれを訂正することができなくなってし
まうほどである。
以上説明した如く、従来のコンピュータ装置が採用して
いるエラーチェック装置３は現に中央処理装置１の指令
に基いて読出し又は書込みが行なわれている情報につい
てのみの誤り検出と訂Ｗの機能しか備えていないもので
あるから、前述した如く読出し又は書込みに使用されて
ない多くの記憶素子についての記憶情報は全たく何らの
チェックもされないまま長時間放置されることになり、
その結果記憶情報に誤シが多くなってコンピュータ装置
自体の信頼性を著しく損わせてしまう欠点がある。
いるエラーチェック装置３は現に中央処理装置１の指令
に基いて読出し又は書込みが行なわれている情報につい
てのみの誤り検出と訂Ｗの機能しか備えていないもので
あるから、前述した如く読出し又は書込みに使用されて
ない多くの記憶素子についての記憶情報は全たく何らの
チェックもされないまま長時間放置されることになり、
その結果記憶情報に誤シが多くなってコンピュータ装置
自体の信頼性を著しく損わせてしまう欠点がある。
〔間（４点を解決するための手段〕
中央処理装置と、前記中央処理装置の指令に基いて所定
の情報の読出し又は書込みの行なわれる記憶装置と、前
記記憶装置の読出し又は書込み中の情報について誤り検
出と訂正とを行なうエラーチェック装置とを備えだコン
ピュータ装置において、前記中央処理装置の指令に基い
て現に読出し又は書込みが行なわれていない前記記憶装
置の記憶情報を読出し、この読出しだ情報について誤り
検出と訂正とを行なう手段を設ける。
の情報の読出し又は書込みの行なわれる記憶装置と、前
記記憶装置の読出し又は書込み中の情報について誤り検
出と訂正とを行なうエラーチェック装置とを備えだコン
ピュータ装置において、前記中央処理装置の指令に基い
て現に読出し又は書込みが行なわれていない前記記憶装
置の記憶情報を読出し、この読出しだ情報について誤り
検出と訂正とを行なう手段を設ける。
第１図は、本発明に係るコンピュータ装置の１実施例を
説明するためのブロック図である。
説明するためのブロック図である。
同図中、１１は中央処理装置（ＣＰＵ）、１２は前記中
央処理装置１１０指令に基いて予定の情報の読出し又は
書込みを行なう記憶装置（ＲへＭ）、１３はアドレスバ
ス、１４は前記記憶装置１２が読出し又は書込む情報の
誤り検出と訂正とを行なう例えばノ９リテイチェック方
式等によるエラーチェック装置、１５はデータバス、１
６は前記記憶装置１２の情報を読出し又は書込むための
コントロール線である。
央処理装置１１０指令に基いて予定の情報の読出し又は
書込みを行なう記憶装置（ＲへＭ）、１３はアドレスバ
ス、１４は前記記憶装置１２が読出し又は書込む情報の
誤り検出と訂正とを行なう例えばノ９リテイチェック方
式等によるエラーチェック装置、１５はデータバス、１
６は前記記憶装置１２の情報を読出し又は書込むための
コントロール線である。
１７は前記エラーチェック装置１４とバス交換機１８と
メモリートレーサ１９とからなる補償装置であって、こ
の補償装置１７は現に情報処理のための読出し又は書込
みに使用されていない前記記憶装置１２の記憶情報を読
出し、この読出した情報に存在する誤シを検出し同時に
訂正する構成となっている。
メモリートレーサ１９とからなる補償装置であって、こ
の補償装置１７は現に情報処理のための読出し又は書込
みに使用されていない前記記憶装置１２の記憶情報を読
出し、この読出した情報に存在する誤シを検出し同時に
訂正する構成となっている。
ところで、前記バス交換機１８は前記中央処理装置１１
がアドレスバス１３を使用しているか否かを常に監視す
ると共に前記メモリートレーサ１９からアドレスバス１
３の使用がめられた場合に中央処理装置１１による使用
がなされていないことを確認してメモリートレーサ１９
に使用の許可を与え、また逆にメモリートレーサ１９が
アドレスバス１３を使用している途中において中央処理
装置１１からアドレスバス１３の使用要求が出されても
所定時間待たせるといった両機能を備えたものとして構
成されたものである。
がアドレスバス１３を使用しているか否かを常に監視す
ると共に前記メモリートレーサ１９からアドレスバス１
３の使用がめられた場合に中央処理装置１１による使用
がなされていないことを確認してメモリートレーサ１９
に使用の許可を与え、また逆にメモリートレーサ１９が
アドレスバス１３を使用している途中において中央処理
装置１１からアドレスバス１３の使用要求が出されても
所定時間待たせるといった両機能を備えたものとして構
成されたものである。
上記の構成による本発明に係るコンピュータ装置は従来
のコンピュータ装置には存しない補償装置１７を設け、
この補償装置１７で記憶装置１２に記憶されている情報
を総て早期にチェックするようにしたので情報内容の誤
りは皆無となる。
のコンピュータ装置には存しない補償装置１７を設け、
この補償装置１７で記憶装置１２に記憶されている情報
を総て早期にチェックするようにしたので情報内容の誤
りは皆無となる。
すなわち、中央処理装置１１０指令に基いて本来の情報
処理として読出し又は書込みに使用される記憶装置１２
の記憶情報は、本来の情報として読出され又は書込みが
なされる際エラーチェック装置１４によって所定の誤り
検出と訂正のチェックを受け、一方前記中央処理装置１
１から本来の情報処理としての読出し又は書込みの指令
が与えられない記憶装置１２の記憶情報は、メモリート
レーサ１９の指令に基いて読出し又は書込みが行なわれ
る際、補償装置１７としてのエラーチェック装置１４に
よって所定の誤り検出と訂正のチェックを受けることに
なり、そのため前記記憶装置１２に記憶されている記憶
情報の誤りは、本来の情報処理の読出し又は書込みの有
無にかかわらず常に正しい情報内容に訂正されて保持さ
れることになる。
処理として読出し又は書込みに使用される記憶装置１２
の記憶情報は、本来の情報として読出され又は書込みが
なされる際エラーチェック装置１４によって所定の誤り
検出と訂正のチェックを受け、一方前記中央処理装置１
１から本来の情報処理としての読出し又は書込みの指令
が与えられない記憶装置１２の記憶情報は、メモリート
レーサ１９の指令に基いて読出し又は書込みが行なわれ
る際、補償装置１７としてのエラーチェック装置１４に
よって所定の誤り検出と訂正のチェックを受けることに
なり、そのため前記記憶装置１２に記憶されている記憶
情報の誤りは、本来の情報処理の読出し又は書込みの有
無にかかわらず常に正しい情報内容に訂正されて保持さ
れることになる。
以上の如く構成した本発明に係るコンピュータ装置は、
本来の情報処理として読出し又は書込みの行なわれる情
報についての誤り検出と訂正は勿論のこと、本来の情報
処理に読出し又は書込みとして使用されなかった池の記
憶情報についても補償装置１７によって読出し誤り検出
と訂正を行なうものであるから、記憶情報の内容は常に
正しい情報で保持され、従来のコンピュータ装置に比べ
信頼性は著しく高いものとなる。
本来の情報処理として読出し又は書込みの行なわれる情
報についての誤り検出と訂正は勿論のこと、本来の情報
処理に読出し又は書込みとして使用されなかった池の記
憶情報についても補償装置１７によって読出し誤り検出
と訂正を行なうものであるから、記憶情報の内容は常に
正しい情報で保持され、従来のコンピュータ装置に比べ
信頼性は著しく高いものとなる。
・ｔお、前記の実施例では補償装置１７の構成として本
来の情％Ｉ処理の際に使用するエラーチェック装置１４
を共用するものとして説明したが、前記補償装＋ｔ１７
に独自のエラーチェック装置を設けてもよく、こうした
独自のエラーチェック装置を備えた補償伎＠１７とする
ならば、本来の情報処理が行なわれていてもこれと並行
して本来の情報処理の読出し又は書込みに使用されてい
ない記憶装置１２の記憶情報を適宜読出して誤り検出と
訂正が行なえるので、誤り検出と訂正処理が極めてスム
ーズに行なえ、信頼性は一段と高まる。
来の情％Ｉ処理の際に使用するエラーチェック装置１４
を共用するものとして説明したが、前記補償装＋ｔ１７
に独自のエラーチェック装置を設けてもよく、こうした
独自のエラーチェック装置を備えた補償伎＠１７とする
ならば、本来の情報処理が行なわれていてもこれと並行
して本来の情報処理の読出し又は書込みに使用されてい
ない記憶装置１２の記憶情報を適宜読出して誤り検出と
訂正が行なえるので、誤り検出と訂正処理が極めてスム
ーズに行なえ、信頼性は一段と高まる。
従来のコンピュータ装置では特定の記憶素子が一定の時
間使用されないとそれに記憶されている情報には誤りが
起り、全たく意味不明かつ解読不能な情報となってしま
うが、本発明に係るコンピュータ装置は記憶装置におけ
る全記憶素子の記憶情報について補償装置でチェックす
るようにしたので、情報内容の誤沙は皆無となり、極め
て高い信頼性を得ることができる。
間使用されないとそれに記憶されている情報には誤りが
起り、全たく意味不明かつ解読不能な情報となってしま
うが、本発明に係るコンピュータ装置は記憶装置におけ
る全記憶素子の記憶情報について補償装置でチェックす
るようにしたので、情報内容の誤沙は皆無となり、極め
て高い信頼性を得ることができる。
第１図は本発明のコンピュータ装置の１実施例を示すブ
ロック図、第２図は従来のコンピュータ装置のブロック
図である。 １１・・・中央処理装置、１２・・・記憶装置、１３・
・・アドレスバス、１４・・・エラーチェック装置、１
５・・・データバス、１６・・・コントロール線、１７
・・・補償装置、１８・・・バス交換機、１９・・・メ
モリートレーサ。 代 理 人 宇 高 克 己 ゛′−ノ
ロック図、第２図は従来のコンピュータ装置のブロック
図である。 １１・・・中央処理装置、１２・・・記憶装置、１３・
・・アドレスバス、１４・・・エラーチェック装置、１
５・・・データバス、１６・・・コントロール線、１７
・・・補償装置、１８・・・バス交換機、１９・・・メ
モリートレーサ。 代 理 人 宇 高 克 己 ゛′−ノ
Claims (1)
- 中央処理装置と、前記中央処理装置の指令に基いて所定
の情報の読出し又は書込みの行なわれる記憶装置と、前
記記憶装置の読出し又は書込み中の情報について誤り検
出と訂正とを行なうエラーチェック装置とを備えだコン
ピュータ装置において、前記中央処理装置の指令に基い
て現に読出し又は書込みが行なわれていない前記記憶装
置の記憶悄；１４を読出し、この読出した情報について
誤り検出と訂正とを行なう手段を設けたことを特徴とす
るコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086223A JPS60231247A (ja) | 1984-05-01 | 1984-05-01 | コンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086223A JPS60231247A (ja) | 1984-05-01 | 1984-05-01 | コンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60231247A true JPS60231247A (ja) | 1985-11-16 |
Family
ID=13880785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086223A Pending JPS60231247A (ja) | 1984-05-01 | 1984-05-01 | コンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60231247A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55101199A (en) * | 1979-01-22 | 1980-08-01 | Hitachi Ltd | Memory refresh unit |
-
1984
- 1984-05-01 JP JP59086223A patent/JPS60231247A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55101199A (en) * | 1979-01-22 | 1980-08-01 | Hitachi Ltd | Memory refresh unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0986783B1 (en) | Time-distributed ecc scrubbing to correct memory errors | |
| US7913147B2 (en) | Method and apparatus for scrubbing memory | |
| US10198310B1 (en) | Providing error correcting code (ECC) capability for memory | |
| US8627140B2 (en) | Failure management method and computer | |
| EP0837392A1 (en) | A memory device with an error correction function | |
| US9141485B2 (en) | Storage device, control device and data protection method | |
| US20080126905A1 (en) | Memory control device, computer system and data reproducing and recording device | |
| ATE216098T1 (de) | Mehrprozessorsystem brücke mit zugriffskontrollierung | |
| JPS60231247A (ja) | コンピユ−タ装置 | |
| US11429481B1 (en) | Restoring memory data integrity | |
| JPS59231800A (ja) | 主記憶装置への不正書込防止装置 | |
| JPH0283645A (ja) | 情報カード制御装置 | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JPS613258A (ja) | 補助記憶装置のデ−タ保護システム | |
| JPH0212443A (ja) | 二重化処理装置 | |
| JPH0336650A (ja) | メモリ保護方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| CN117724938A (zh) | 存储器的控制方法 | |
| JPS6325380B2 (ja) | ||
| JPH0481953A (ja) | メモリ装置 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPS6261977B2 (ja) | ||
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPS6232826B2 (ja) | ||
| JPS6042506B2 (ja) | 記憶内容のエラ−訂正方式 |