JPS60230225A - プログラマブルコントロ−ラのタイマ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、タイマ機能を有するプログラマブルコント
ローラのタイマ処理方式に関するものである。

〔従来技術〕

従来、この種のプログラマブルコントローラのタイマ処
理方式として第１図に示すものがめった。

図において、１は中央演算処理装置（以下ＣＰＵと呼ぶ
）、２はタイマ処理装置、６はクロックパルス発生回路
、４はカウンタ（以下減算カウンタと呼ぶ）、５は一致
検出回路、６はタイマ起動７リツプ７０ツブ（以下起動
Ｆ／Ｆと呼ぶ）、７はタイムアツプ信号用Ｆ／Ｆ　Ｃ以
下タイムアツプＦＦと呼ぶ）、８は時限値設定データ、
９は時限値計数データである。

次に動作について説明する。ＣＰＵ１は減算カウンタ４
に対し時限値設定データ８により時限値を設定し、起動
Ｆ／Ｆ６をセットする。この設定及びセットにより、タ
イマ処理装置２は次に起動Ｆ／Ｆ６がセット中、及びタ
イムアツプＦ／Ｆ７が非セツト中であることを条件に、
一定周期毎にクロック発生回路３より出力されるパルス
を第１アンド回路１２から減算カウンタ４に与え１カウ
ント減算する。上記減算カウンタ４より出力される計数
データ９は一致検出回路５に入力され零を検出する。こ
こで計数データ９が零であり、かつ起動Ｆ／Ｆ６がセッ
ト中ならば、第２アンド回路１６からタイムアツプＦ／
Ｆ７をセットする。すなわち、ＣＰＵ１はタイマ処理装
置２に対して時限値設定データ８を与えることにより計
数データ９、及びタイムアツプ信号を得る。

従来のプログラマブルコントローラのタイマ処理方式は
以上のように構成されているので、ＣＰＵ４Ｃよるプロ
グラムの処理状態とは非同期にタイムアツプ信号が出力
されるためプログラム内の複数個所でタイムアツプ信号
を使用した処理を実施中［６る時点ではタイムアツプし
ており、またある個所ではタイムアツプしていない事が
生ずる可能性がおるためプログラム相互の関連によって
は演算処理の条件に論理的矛盾が生じ、ＣＰＵが間違っ
た演算結果を出力するという欠点があった。

〔発明の概要〕 この発明は上記のような従来のプログラマブルコントロ
ーラのタイマ処理方式の欠点を除去するためになされた
もので、タイマ処理装置にタイムアツプ制御用Ｆ／Ｆを
設けることによりＣＰＵ１よりタイムアツプ信号の更新
を制御できるようにし、タイムアツプ信号をプログラム
内の複数個所から使用可能としてＣＰＵが矛盾した演算
を行なわないよう未然に防止できるプログラマブルコン
トローラのタイマ処理方式を提供することを目的として
いる。

〔発明の実施例〕

以下、この発明の一実施例を第２図に基づいて説明する
。図中、１〜９は第１図の同一符号と同様の構成要素を
示す。また１０はタイムアツプ制御フリップフロップ回
路（以下タイムアツプ制御Ｆ／Ｆと呼ぶ］、１１はタイ
ムアツプ制御信号である。

次に動作について説明する。まずＣＰＵ１が減算カウン
タ４に対し時限値設定データ８により時限値を設定し、
タイマ処理を開始させるため起動Ｆ／Ｆ６をセットする
。この設定及びセットによりタイマ処理装置２は起動Ｆ
／Ｆ６がセット中、及びタイムアツプＦ／Ｆ７が非セツ
ト中であることを条件に、一定周期毎にクロックパルス
発生回路３より出力されるパルスを第１アンド回路１２
から減算カウンタ４に与え、１カウント減算する。

上記減算カウンタ４より出力される計数データ９は逐次
一致検出回路８に入力され、所定カウントの減算により
零が検出される。この結果、計数データ９が零であり、
かつ起動Ｆ／Ｆ６がセットされている条件の論理和を第
２論理回路１Ｂでとり、条件が成立するとタイムアツプ
Ｆ／Ｆ７をセットする。更に上記タイムアツプＦ／Ｆ７
の出力はタイムアツプ制御Ｆ／Ｆ１０に入力され、ＣＰ
Ｕ１からタイムアツプ制御信号１１が入力すると上記タ
イアップ制御Ｆ／Ｆ１０のＦ／Ｆの値を更新する。

すなわち、ＣＰＵ１はタイマ処理装置２に対してタイム
アツプ制御信号１１を与えることにより、タイムアツプ
信号の更新を制御することが可能となる。

上記実施例では、カウンタ４に減算カウンタを設けたも
のを示したが、カウンタ４に加算カウンタを設けて加算
するようにしてもよく、上記カウンタ以外のタイマでも
、タイムアツプ信号の更新なＣＰＵより制御するもので
あれば同様の効果を奏する。また、タイマに限らずＣＰ
Ｕ側処理動作に影響されず、高速、または高精度のパル
ス列の計数処理において、その目標カウント値に到達し
たか否かの検出が行なわれるタイマ処理装置においても
同様の効果を奏する。

また、実施例においてはハードウェアによる方式であっ
たが、ファームウェアによって同様の処理を行なうもの
であってもよい。

〔発明の効果〕

以上のように、この発明によればタイムアツプ制御ＦＦ
をタイマ処理装置に付加し、タイマのタイムアツプ信号
の更新なＣＰＵから制御できるように構成したので、タ
イマの精度を落とさずにタイムアツプ信号をプログラム
の複数個所で使用することによるＣＰＵの誤演算出力の
発生を未然に防ぐことができ、正確かつ信頼性の非常に
高い優れたプログラマブルコントローラのタイマ処理方
式が得られる効果がめる。

【図面の簡単な説明】

第１図は従来のプログラマブルコントローラのタイマ処
理方式を示すブロック図、第２図はこの発明の一実施例
によるプログラマブルコントローラのタイマ処理方式を
示すブロック図である。 １“・・・中央演算処理装置、２・・・タイマ処理装置
、６・・・クロックパルス発生回路％４・・・カウンタ
、１０・・・タイムアップ制御７リツプフロツプ回路、
１１・・・タイムアツプ制御信号。 ゛なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　三菱電機株式会社 手続補正書（自発） １、事件の表示　特願昭５９−８１５１６４号２、発明
の名称　プログラマブルコントローラのタイマ処理方式 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容

Claims (1)

【特許請求の範囲】
1. 中央演算処理装置と、この中央演算処理装置に接続され
   、該中央演算処理装置から設定された時限値をクロック
   パルス発生回路の出力パルスによってカウンタで計数し
   、タイムアツプ信号を出力するタイマ処理装置とを備え
   たプログラマブルコントローラのタイマ処理方式におい
   て、上記タイマ処理装置にタイムアツプ制御フリップフ
   ロップ回路を設け、上記中央演算処理装置から任意の時
   点に送出されるタイムアツプ制御信号を該タイムアツプ
   制御フリップ７０ツブが受信して上記タイムアツプ信号
   の更新を行なうようにしたことを奥徴とするプログラマ
   ブルコントローラのタイマ処理方式。