JPS60229360A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はロジック共存高耐圧ＩＣＥ係わり、特にショッ
トキ・トランジスタ使用のロジックに好適な半導体装置
に関する。

、〔発明の背景〕 従来のショットキ・トランジスタを用いたＣ　Ｓ　Ｔ　
Ｌ　（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　５ｃｈｏｔ　ｔｋ
Ｙ’ｌ’ｒａｎｓｉｓｔｏｒ　ＬｏｇｉＣ）回路は、均
一な濃度のエピタキシャル層に作られており、高耐圧素
子と共存スル場合にはエピタキシャル層の抵抗率が高く
なるために、ノヨットキ・ダイオードの直列抵抗が増加
し、ロジック回路の動作周波数が低くなるという欠点が
あった。

これらは、 １）金子他４「相補形ショットキ・トランジスタ論理回
路」電子通信学会論文ｄ、Ｃｖｏｔ、Ａ６５−ＣＡ４　
ｐ、１）２１５〜２２１．１９８２に記載されている。

〔発明の目的〕

本発明の目的は、高耐圧素子と共存した場合にロジック
回路の動作周波数が低下することなく、高速動作可能な
半導体装置を提供することにある。

〔発明の概要〕

上記目的を達成するために、本発明の半導体装置におい
ては、一つの半導体基板の一部凹陥部上にエピタキシャ
ル成長′さぜた深い半導体領域を高耐圧部とし、基板の
他部平坦上にエピタキシャル成長さ亡た洩い半導体領域
を低耐圧部とし、その低耐圧部上のンヨソトキ・フラン
グ型ロジックを形成するショットキ・トランジスタ領域
に１表面濃度１０１５〜１０１７ｃｒｎ−”で深さ５μ
ｍ以上のｎ膨拡散層を有してなることを特徴とする。

〔発明の実施例Ｊ 以下、本発明の一実施例について、図を用いて説明する
。

高耐圧素子と低耐圧素子を共存するために、まず本願出
願人によって以前に提案された「半導体装置の製造方法
」（特公昭５８−４３９０３　）を利用して、同一チッ
プ内に１工ピタキシヤル層の厚い部分と薄い部分を作製
する。８１図（ａ）は本発明の一実施例で、断面構造を
示ｊ−たものである。図中、１は、半導体基板、２け、
ｎ９埋込層、３は、エピタキシャル成長層、４は、アイ
ソレーション領域、５け　ｎ＋高濃度不純物幀城、６は
、ｐ１高濃度不純物頂域、７け、ｎｅ高ｍ度不純吻鐵城
、８は、絶縁膜、９け、ｋｌ電極である。第１図（ａ）
左側が高耐圧素子で、右側が低耐圧素子である。

低耐圧部ＶＣは、第１−（ｂ）に示したロジック回路（
Ｃ８ＴＩ、回路：　Ｃｏｍｐｌｅｍｅｎｔａｒｙ　５ｃ
ｈｏｔｔｋｙＴｒａｎｓｉｓｔｏｒ　Ｉ、ｏｇｉＣ回路
の略）が形成されている。

例えば高耐圧素、子に１５０Ｖ耐圧のバイポーラトラン
ジスタを用いる場合には、ｎｐｎトランジスタのコレク
タ層となるエピタキシャル層３Ｖｉ、厚さが３０μｍ以
上、抵抗率が１５Ω副以上と高抵抗率にする必要がある
。そのため、低耐圧部のエピタキシャル層３も高抵抗率
となってし１う。

ショットキ・トランジスタを入力トランジスタに使用し
ているＣ３ＴＬ回路のようなロジック回路でけ、第２図
（ａ）、　（ｂ）に示したように７ヨソトキ・バリヤ・
ダイオード（以Ｆ、ＳＢＤと略す）に直列抵抗ｒ−が存
在するため、この抵抗値によりロジック回路の高速動作
が制限される。第２図において、第１図と同じ符号は同
じ部分を示す。高耐圧トランジスタと共存するために、
１５Ω（７）以上ト高い抵抗率のエピタキシャル層の場
合には、この抵抗ｒ、が大きくなる。ｒ−による′電圧
降下でベース・コレクタ間の電位差が０．７Ｖ位になる
と、ｎｐｎ）ランジスタのベース・コレクタＩ’ａ’［
）ｐｎ接合が順バイアスとなってしまい、トランジスタ
は飽和する。即ち、ＳＢＤでベース・コレクタ間をクラ
ンプして非飽和で動作させることができず、少数キャリ
アの蓄積の影響がでてロジック部は高速動作ができなく
なる。この従来の欠点を本発明では、新たＶＣｎＣｎ散
拡散層加して抵抗変化を図り解決している。

本発明における拡散ノ１Ｉｉｉは、通常間われる拡散層
とは異なり、不純物濃度が、ショットキー接合が形成さ
れる程［Ｃ低くなければならない。

従って、単純な拡散工程では、不純物濃度が高くなり過
ぎて、オーミック接触となってしまう。

そこで、本発明では、イオン打込みの後、深く引伸ばし
拡散を行って、所望のｄｌｔを有する拡散層を得た。

他にも、ポリシリコンを介して間接的に不純物を導入す
ること等圧より形成することができる。

第１図（ａ）では、ショットキ・トランジスタを形成し
ている低耐圧部エピタキシャル層３にｎ形の１０””１
０”ｃｍ−”の表面濃度でｎ１埋込層２のわき上り忙接
する程度の深さの拡散層３１を新たＫｍ人している。こ
の拡散層により、ＳＢＤの直列抵抗ｒ、け大幅に低減で
き、ロジック部の高速動作が可能となる。リング・オシ
レータの測定結果では、この拡散層の導入無しで遅延時
間ｔｌが１０ｎｓ／ｇａｔｅであったものが、この拡散
層を導入することで２．５　ｎｓ／ｇａｔｅと４倍の高
速化が図れた。すなわち、高耐圧素子の特性に影響を与
えずに１　ロジック部の低抵抗化が、このｎ形層３１１
Ｃより初めて可能となった。従来コレクタ直動抵抗を減
少さげるために、１柘４度のコレクタ打ち抜き拡散／ｉ
１５が用いられているが、ＳＢＤの直列抵抗低減に１　
この拡散層５を使用することを考えても高１度のために
ｋｌ−８ｉのショットキ接合はできないので便えない。

このｎ膨拡散層３１は衣面譲度１０　”　ｃｍ−３以下
で、深き５μｍｎ以上を必要とし、不純物ドープにはイ
オン打ち込み法を用いて制御して、形成した。この新た
に追加されたｎ膨拡散層３１の甲にショットキ・トラン
ジスタを形成することで、ＳＢＤ直下の抵抗ｒ３だけで
なく、コレクタ成極直下の抵抗ｒ１　も同時に低抵抗と
することができる。

第３図は、コレクタ電極直下の抵抗ｒ！を更に低抵抗と
するために、従来用いられている高濃度のｎ形コレクタ
打ち抜き拡散層５を併用した例である。これによシＳＢ
Ｄ直列抵抗ｒ−のよシ一層の低抵抗化が図られ、ロジッ
ク部の高速動作が可能となる。

第４−は、第１図のショットキ・トランジスタ部の耐圧
を改良した例である。トランジスタの耐圧Ｂ　Ｖ　ｃ　
ｒ　ｏ　ｉｉ　、良く知られているようにエピタキ７＊
３１を第１図のようにショットキ・トランジスタ部全体
に入れると、ｎ膨拡散層３１を入れない場合に比べてペ
ース幅が短かくなり、ｈＦＰｉが１．５〜４倍以上と尚
くなる。その／ζめ、ＢＶｃｚｏが５Ｖ以下と低くなる
ことがあり、ロジック部の電源心圧使用範囲が制限され
る。これを防ぐために、第４図のようにショットキ・ト
ランジスタのエミッタ部直下には、ｎ形拡故１−３１を
入ノｔないで、ｎ膨拡散層３１はエミッタの周辺部たけ
に入るように限定したものである。これにより、ＳＢＤ
の直列抵抗ｒ４の低減を図っても、ｈｒｘは大きく増加
せず、ＢＶｃｐ＋ｏ耐圧の低下を防ぐことができる。

従って、本構造を用いればＳＢＤの直列抵抗低減ができ
、かつ、ロジック部の耐圧低下も抑えられ、高速動作可
能なＣ３ＴＬ回路と高耐圧素子の共存した集積回路が実
現できる。

第５図は、他の実施例でエピタキシャル層の不純物濃度
が鳥嬢度な部分３２と、低濃度な部分３３とで形成され
ている場合について適用したものである。１５０Ｖ耐圧
の素子を得るために、均一す濃度のエピタキシャル層で
は、本来高耐圧を必要としない低耐圧部も１５Ωα以上
の高抵抗率で作らさるを侍す、コレクタ直列抵抗の増加
、電流容量の減少、素子面積の増加等の問題が生じる。

こｉｔを解決するために、高濃度な領域３２と低濃度な
頭載３３となるようにエピタキシャル層を形成したもの
である。（尚、この場曾、高４度な領域から低濃度な領
域へと傾斜一度にしても良い。）従って、低耐圧部の素
子は耐圧に見合った比較的高一度（１〜５Ωα程度）の
領域に形成できるので、爾耐圧素子の共存のために素子
特性を悪化させることがない。このような構造に、更に
、ｎ膨拡散層３１をショットキ・トランジスタ形成部分
に導入することで、分離唄域も広がることなく、低抵抗
化が図られ、ロジック部の高速動作を可能にすることが
できる。高耐圧素子、低耐圧菓子およびショットキ・ト
ランジスタのすべてが、最適のエピタキシル層条件とす
ることが、本構造を用いることで可能となった。

第６図は、本発明のショットキ・トランジスタ部に用い
たｎ形波散層３１を、同時に低耐圧部ｎｐｎ）ランジス
タＫＪ用した例である。コレクタ打ち抜き拡散層５の代
わり釦用いることで、コレクタ直列抵抗の減少に役立て
る他、ベース・アイソレーション間に発生する寄生ＭＯ
Ｓトランジスタのチャネル防止用としても使える。

第７図は、高耐圧部ｎｐｎトランジスタのコレクタ部に
も、ショットキ・トランジスタ部に用いたｎ膨拡散層３
１を適用した例である。コレクタ打ち抜き拡散層５の工
程を省略することができ、プロセス・コストの低減に効
果がある。

第８図は、本発明を更に高耐圧にする為の構成を示す平
面図である。

第８図の実施例は、前述の実施例に更に、フィールドプ
レートと呼ばれる構造を採用し更に、高速動作の必要な
い部分ＫＶｉ、Ｉ２Ｌを採用して、面積の低減を図った
ものである。第９図ｒｔ第８図のｘ−Ｘ線Ｅ所面図であ
る。

図中、１は基板、２はｎ＋埋込＋Ｌ３はｎ−エピタキシ
ャル層、４けｐ“Ｉイソレー７ヨン領域、５はｎ＋コレ
クタ打ち抜き拡散層、６Ｖｉｐ”拡散層、７けｎ１拡散
層、８け絶縁膜、９＃ｉＡｔ！極、ＩＬ　１１１は、Ａ
ｔ酸極、１０１〜１０３は、フィールドプレート、７２
１は、ベース６（６１゜６２）とコレクタ３間のＰＮ接
合面上を、絶縁膜を介して延在するフィールドプレート
１０１のコンタクト部である。コンタクト７２１は、−
個でも複数でもよい。複数段ければ、フィールドプレー
ト１０１内の鑞付は均一になるが面積は大きくなる。７
２１１け、配線１１２とフィールドプレートｌＯ１との
コノタクト部である。

他のフィールドプレート１０２，１０３も同様に、コン
タクト７２２，７２３を有している。

又、上記フィールドプレートを構成すれば、上部高圧配
線よりの影響を防ぐ、シールドプレートの効果をも有す
る。７２２１は、配線１１１と、フィールドプレート１
０２とのコンタクト部である。

符号６２け、グラフトベース、４１，５１゜６１Ｖｉ、
中ａｌｆ、ノＪ［（Ｉ　Ｘ　１０”　〜５　Ｘ　１０”
傭−３程度）を有する不純＊斌域である。本領域は、フ
ィールドプレート１０１〜１０３を設ける場合は、特に
必要とはならない。ＰＮＮ接置表面電界が、フィールド
プレートによって、すでに緩和されているからである。

尚、ここで構成されているＣ　Ｓ　Ｔ　Ｌは、第１図（
ｂ）と同じ構成である。すなわち、コンタクト７２４と
７２５は共通にされ接地する。コンタクト７２６は、コ
ンタクト７２８と勤続され出力ＶＯとなる。

コンタクト９（ショットキ接合を形成するＡｔ電極）は
、各々、独立の入力端子Ｖｌ、　、　Ｖｌｌを構成して
いる。コンタクト７２９にはＶ。　が、コンタクト７３
０にはＶｉが接続される。以上によりＣ３ＴＬが形成さ
れる。

更に第８．９図右端には、通常のマルチコレクタＩＩＬ
が４１１ｒＪｙ、される。

本構成を採ることＫより、高耐圧部においては、２５０
ｖ程度まで耐圧を向上させることができた。

〔発明の効果〕

本発明によれば、尚耐ＥＩ−，素子と共任した半導体集
積回路装置において、Ｃ３ＴＬ回路部となる低耐圧部に
作製したショットキ・ダイオードの直列抵抗を大幅に低
減できるので、ロジック回路の動作を高速にできる。

例えば、本発明のｎ膨拡散層３１を導入した構造のショ
ットキ・ダイオードの直列抵抗は７００Ωから１８０Ω
へと１／４に低減され、１５０ｖ耐圧素子が共任してい
るにもかかわらず、ロジック部の遅延時間け１０ｎｓ／
ｇａｔｅからＺ５ｎｓ／ｇａｔｅへと４倍の高速化が図
られる。

【図面の簡単な説明】

第１図は、本発明の実施例を示す断面図、第２図は、従
来の低耐圧部素子の断面図、第３図乃至第７図は本発明
の他の実施例を示す断面図、第８図は、本発明の更に他
の実施例を示す平面図、第９図は、第８図のＸ−Ｘ部分
の断面図である。 １・・・ｐ形基板、２・・・ｎ形高不純物濃度埋込層、
３・・・ｎ形エピタキシャル層、４・・・ｐ形分離拡散
層、５・・・ｎ形コレクタ打ち抜き拡散層、６・・・ｐ
形ベース拡散層、７・・・ｎ形エミッタ鉱赦層、８・・
・酸化膜、９・・・アルミ電極、３１・・・ｎ形鉱故虐
、３２・・・ｎ形′ｆ１１　図 （良ン Ｓ７Ｌ カ　２　図 （Ｌ） χ３　口 Ｙ　４　図 ％５　図 １　口 第７　図 第１頁の続き ０発　明　者　保　谷　和　男　高崎市西横手町１１１
番地＠発　明　者　志　水　勲　高崎市西横手町１１１
番堆＠発　明　者　里　中　孝一部　高崎市西横手町１
１１番地＠発　明　者　幸　１）　豊　正　高崎市西横
手町１１１番地株式会社日立製作所高崎工場内 株式会社日立製作所高崎工場内

Claims (1)

1. 【特許請求の範囲】 １、一つの半導体基板上に市耐圧部と低耐圧部とを有す
   る半導体装１１において、半導体基板の一部門南部上に
   エピタキシャル層侵させた深い半導体領域を高耐圧部と
   し、基板の他部平坦部上にエピタキシャル層長させた浅
   い半導体領域を低耐圧部とし、該低耐圧部のショットキ
   ・バリヤ・ダイオードをクランプ・ダイオードとして用
   いるロジック回路領域に、エピタキシャル層と同じ導電
   形の高不純物濃度埋込層に達する、エピタキシャル層と
   同じ導電形の拡散層を形成したことを特徴とする半導体
   装置。 ２、特許請求の範囲第１項記載の半導体装置において、
   ロジック回路領域に用いたエピタキシャル層と同じ導電
   形の該拡散層は、トランジスタのエミッタ拡散領域周辺
   部のみに存在し、エミッタ拡散層直下には存在しないこ
   とを特徴とする半導体装置。