JPS6022816A - Ａｇｃ方式 - Google Patents
Ａｇｃ方式Info
- Publication number
- JPS6022816A JPS6022816A JP58131617A JP13161783A JPS6022816A JP S6022816 A JPS6022816 A JP S6022816A JP 58131617 A JP58131617 A JP 58131617A JP 13161783 A JP13161783 A JP 13161783A JP S6022816 A JPS6022816 A JP S6022816A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- output
- value
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は利得可変機能及び該利得可変機能の利得を制御
し出力振巾を一定にするＡＧＣ回路を持つディジタル信
号の光受信回路に係り入力信号がバースト状信号の場合
伝送効率を向上出来るＡＧＣ方式に関する。
し出力振巾を一定にするＡＧＣ回路を持つディジタル信
号の光受信回路に係り入力信号がバースト状信号の場合
伝送効率を向上出来るＡＧＣ方式に関する。
（ｂ） 従来技術と問題点
第１図はバースト状信号の波形図、第２図は従来例の光
受信回路の要部のブロック図である。
受信回路の要部のブロック図である。
図中１はアバランシェ・ホトダイオード（以下ＡＰＤと
称す）、２は利得可変増巾器、３は識別再生器、４はＡ
ＧＣ回路、５はＤＣ／Ｄｃコンバータ、 ６は比較器、
７は信号パルス振幅値検出器を示す。
称す）、２は利得可変増巾器、３は識別再生器、４はＡ
ＧＣ回路、５はＤＣ／Ｄｃコンバータ、 ６は比較器、
７は信号パルス振幅値検出器を示す。
ディジタル信号光受信回路においては、光入力レベルが
変化しても識別再生器３で誤りなく識別再生が行なわれ
るよう識別再生器３への大刀振巾を一定に保持する為、
信号パルス振幅値検出器７にて信号のｐｅａｋ ｔｏ
ｐｅａｋ値をめ、比較器６にに基準電圧ａと比較し、差
出力（ＡＧＣｔ圧）を利得可変増巾器２に加え利得を制
御すると共にＤＣ／ｂＣコンバータ５を介してＡＰＤＩ
のバイアス電圧を変化させ増倍率を制御している。入力
信号がランダムでありそれが継続する場合はこの方法で
良いが、信号が第１図に示す如くバースト状信号である
場合は次のような問題を生ずる。
変化しても識別再生器３で誤りなく識別再生が行なわれ
るよう識別再生器３への大刀振巾を一定に保持する為、
信号パルス振幅値検出器７にて信号のｐｅａｋ ｔｏ
ｐｅａｋ値をめ、比較器６にに基準電圧ａと比較し、差
出力（ＡＧＣｔ圧）を利得可変増巾器２に加え利得を制
御すると共にＤＣ／ｂＣコンバータ５を介してＡＰＤＩ
のバイアス電圧を変化させ増倍率を制御している。入力
信号がランダムでありそれが継続する場合はこの方法で
良いが、信号が第１図に示す如くバースト状信号である
場合は次のような問題を生ずる。
ＡＧＣ回路４の応答速度は安定性の為主信号の伝送速度
よりかなり低い速度に設定される。従って主信号が断に
なって再び入力された時、ＡＧＣ応答が完了する迄の間
、識別再生器３への入力振巾は過渡現象で大きくなり、
重畳された雑音等により識別誤りを生ずる。そこてＡＧ
Ｃ応答が完了する迄の間、誤りを起こしてもよい数ビッ
トのアイドリングパルスを送る等の措置をとった上で、
主信号を伝送している。
よりかなり低い速度に設定される。従って主信号が断に
なって再び入力された時、ＡＧＣ応答が完了する迄の間
、識別再生器３への入力振巾は過渡現象で大きくなり、
重畳された雑音等により識別誤りを生ずる。そこてＡＧ
Ｃ応答が完了する迄の間、誤りを起こしてもよい数ビッ
トのアイドリングパルスを送る等の措置をとった上で、
主信号を伝送している。
従って従来のＡＧＣ方式では入力信号がバースト状のＪ
４，１合伝送効率が悪くなる欠点がある。
４，１合伝送効率が悪くなる欠点がある。
（ｃ） 発明の目的
本発明の目的は上記の欠点に鑑み、入力信号がバースト
状信号の場合伝送効率を向上出来るＡ、ＧＣブラ式の提
供にある。
状信号の場合伝送効率を向上出来るＡ、ＧＣブラ式の提
供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、信号断を検出す
る信号断検出回路及びＡＧＣ回路の出力電圧をノ・１４
次更新記憶するメモリを備え、ディジタル信号が入力し
ている間は該メモリの記憶内容により利得可変Ｔａ１ｉ
ｅの利得を制御し、信号断になった場合は、該信号断検
出回路の制御により、信号断直前の該メモリの記憶内容
により該利得可変機能の利得を制御するようにし、次の
バースト状信号が受信された時、過渡応答を非常に少な
くし、最初のビットから誤りなく受信出来るようにした
ことを特徴とする。
る信号断検出回路及びＡＧＣ回路の出力電圧をノ・１４
次更新記憶するメモリを備え、ディジタル信号が入力し
ている間は該メモリの記憶内容により利得可変Ｔａ１ｉ
ｅの利得を制御し、信号断になった場合は、該信号断検
出回路の制御により、信号断直前の該メモリの記憶内容
により該利得可変機能の利得を制御するようにし、次の
バースト状信号が受信された時、過渡応答を非常に少な
くし、最初のビットから誤りなく受信出来るようにした
ことを特徴とする。
（ｅ） 発明の実施例
以下本発明の実施例につき図に従って説明する。
第３図は本発明の実施例の光受信回路の要部の′プロ１
ク図、第４図はアナログメモリを使用する場合のメモリ
部の回路構成図である。
ク図、第４図はアナログメモリを使用する場合のメモリ
部の回路構成図である。
図中第２図と同一機能のものは同一記号で示す。
４′はＡＧＣ回路、８はメモリ、９は比較器、１０はデ
ィジタル・アナログ変換器（以下Ｄ／Ａ変換器と称す）
、１１はアナログ・ディジタル変換器、Ｃはコンデンサ
、ＳＷはスイッチを示す。
ィジタル・アナログ変換器（以下Ｄ／Ａ変換器と称す）
、１１はアナログ・ディジタル変換器、Ｃはコンデンサ
、ＳＷはスイッチを示す。
第３図では比較器６の出力のＡＧＣ？Ｍ圧をに巾変換器
１１に゛Ｃディジタル値に変換しメモリ８に記憶する。
１１に゛Ｃディジタル値に変換しメモリ８に記憶する。
この記憶された内容を読出しＤ／Ａ変換器１０にてアナ
ログ電圧に変換して利得可変増巾器２及びＤＣ／ＤＣコ
ンバータ５に加え従来と同じ＜ＡＧＣ動作を行う。入力
信号が継続している間はメモリ８の記憶内容は更新され
るが、信号が断になると、信号パルス振幅値検出器７の
出力は０となり、比較器９（信号断検出回路）では基ｐ
”＋に圧６と比較することで信号断を検出し、メモリ８
を制御し、信号断直前のメモリ８の記憶内容を保持させ
る。従ってＤ／Ａ変換器１０はこの保持された内容をア
ナログメモリに変換して利得可変増巾器２及びＤＣ／Ｄ
Ｃコンバータ５に与えＡＰＤ １の増倍率及びオリ得可
変増巾器２の利得を信号断直前の状態に保持する。この
ようにすれば、再び信号が入力した時、識別再生器３の
入力には過渡状態が殆んどない振巾の信号が入力し最初
のビットから誤りなく受信することが出来る。従ってア
イドリンクパルス等は必要なく伝送効率を向上すること
が出来る。
ログ電圧に変換して利得可変増巾器２及びＤＣ／ＤＣコ
ンバータ５に加え従来と同じ＜ＡＧＣ動作を行う。入力
信号が継続している間はメモリ８の記憶内容は更新され
るが、信号が断になると、信号パルス振幅値検出器７の
出力は０となり、比較器９（信号断検出回路）では基ｐ
”＋に圧６と比較することで信号断を検出し、メモリ８
を制御し、信号断直前のメモリ８の記憶内容を保持させ
る。従ってＤ／Ａ変換器１０はこの保持された内容をア
ナログメモリに変換して利得可変増巾器２及びＤＣ／Ｄ
Ｃコンバータ５に与えＡＰＤ １の増倍率及びオリ得可
変増巾器２の利得を信号断直前の状態に保持する。この
ようにすれば、再び信号が入力した時、識別再生器３の
入力には過渡状態が殆んどない振巾の信号が入力し最初
のビットから誤りなく受信することが出来る。従ってア
イドリンクパルス等は必要なく伝送効率を向上すること
が出来る。
以」二はメモリとしてはディジタルメモリの場合で説明
したが、第４図に示すアナログメモリを用いても実現出
来る。
したが、第４図に示すアナログメモリを用いても実現出
来る。
第４図の場合は、比較器９の佃Ｊ御により、入力信号が
継続している場合はスイッチＳＷを接の状態としておく
と、比較器６の出力のＡＧＣ亀圧が、コンデンサＣに記
憶更新され、この内容は高インピーダンスを低インピー
ダンスに変換するインピーダンス変換器１２を介し利得
可変増巾器２及びＤＣ／ＤＣコンバータ５に送られＡＧ
Ｃ動作殺テう。比較器９が信号断を検出すると比較器９
の制御によりスイッチＳＷは開となる。従ってコンデン
サＣの両端の電圧は信号断直前のＡＧＣ電圧が保持され
、ＡＰＤｌの増倍率及び利得可変増巾器２の利得は信号
断直前の状態に保持される。従って上記説明と同様に再
び信号が入力した時最初のビットから誤りなく受信する
ことが出来る。
継続している場合はスイッチＳＷを接の状態としておく
と、比較器６の出力のＡＧＣ亀圧が、コンデンサＣに記
憶更新され、この内容は高インピーダンスを低インピー
ダンスに変換するインピーダンス変換器１２を介し利得
可変増巾器２及びＤＣ／ＤＣコンバータ５に送られＡＧ
Ｃ動作殺テう。比較器９が信号断を検出すると比較器９
の制御によりスイッチＳＷは開となる。従ってコンデン
サＣの両端の電圧は信号断直前のＡＧＣ電圧が保持され
、ＡＰＤｌの増倍率及び利得可変増巾器２の利得は信号
断直前の状態に保持される。従って上記説明と同様に再
び信号が入力した時最初のビットから誤りなく受信する
ことが出来る。
尚インピーダンス変換回路１２はＦＥＴを用いたソース
フロワー形回路等で実現出来る。尚又信号１１ノ１検出
器はタイミング抽出回路があれば其の出力に設ける等信
号断を検出出来る所に設ければよい。
フロワー形回路等で実現出来る。尚又信号１１ノ１検出
器はタイミング抽出回路があれば其の出力に設ける等信
号断を検出出来る所に設ければよい。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれば、バースト状信
号を送信する場合光受信回路において最初の入力信号の
ビットから識別可能となるので伝送効率を向上出来る効
果がある。
号を送信する場合光受信回路において最初の入力信号の
ビットから識別可能となるので伝送効率を向上出来る効
果がある。
７社１図はバーλ）・状恰号の波う「シト１、第２図は
従来例の光受１、ζ回路の苅部のブロック図、２Ｊ’！
：３図は本発明の実Ｚ・０例の光受信回路の要部のブＬ
］ツク図、第４図はアナログメモリを１＋２用する」４
合の一イモリ部の回路構成図である。 図中１はアバランシェ・ホｌ（９’イオ−ド、２は利イ
セ可変増巾器、３は識別”）土器、４．４′はＡ、ＧＣ
ｌ路。 ５はＤ Ｃ／Ｄ Ｃコンノ仁〜り、６，９ｆジ４’ｌ″
、’ｊ紐（侶、 ７は信号パルス振’に％ （ｆｌ”１
検出器、８はメモリ、 １０はディジタル・アナログ変
換器、１１はア＋ｒ＋、／！’・ティジタル亥換：惜、
１２はインピーダンス２Ｉ？″ｉｄｉ＋ Ｃはコアｆン
ザ、ＳＷはスイッチを示す。 巴員
従来例の光受１、ζ回路の苅部のブロック図、２Ｊ’！
：３図は本発明の実Ｚ・０例の光受信回路の要部のブＬ
］ツク図、第４図はアナログメモリを１＋２用する」４
合の一イモリ部の回路構成図である。 図中１はアバランシェ・ホｌ（９’イオ−ド、２は利イ
セ可変増巾器、３は識別”）土器、４．４′はＡ、ＧＣ
ｌ路。 ５はＤ Ｃ／Ｄ Ｃコンノ仁〜り、６，９ｆジ４’ｌ″
、’ｊ紐（侶、 ７は信号パルス振’に％ （ｆｌ”１
検出器、８はメモリ、 １０はディジタル・アナログ変
換器、１１はア＋ｒ＋、／！’・ティジタル亥換：惜、
１２はインピーダンス２Ｉ？″ｉｄｉ＋ Ｃはコアｆン
ザ、ＳＷはスイッチを示す。 巴員
Claims (1)
- 利得可変機能及び該利得可変機能の利得を制御し出力信
号振巾を一定にするＡＧＣ回路を持つディジタル信号の
光受信回路において、信号断を検出する信号断検出回路
及び該ＡＧＣ回路の出力電圧を順次更新記憶するメモリ
を備え、ディジタル信号が入力している間は該メモリの
記憶内容により該利得可変機能の利得を制御し、信号断
になった場合は、該信号断検出回路の制御により、信号
断直前の該メモリの記憶内容により該利得可変機能の利
得を制御するようにしたことを特徴とするＡＧＣ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131617A JPS6022816A (ja) | 1983-07-19 | 1983-07-19 | Ａｇｃ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58131617A JPS6022816A (ja) | 1983-07-19 | 1983-07-19 | Ａｇｃ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022816A true JPS6022816A (ja) | 1985-02-05 |
Family
ID=15062247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58131617A Pending JPS6022816A (ja) | 1983-07-19 | 1983-07-19 | Ａｇｃ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022816A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220407A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 光通信用ａｇｃ回路 |
| JPH02100530A (ja) * | 1988-10-07 | 1990-04-12 | Nec Corp | 光受信回路 |
| JPH03181214A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
| JPH0787030A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 光受信器 |
| JPH07154368A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 光増幅装置 |
| US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
| WO2005027285A1 (ja) * | 2003-09-12 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | レーザダイオードの消光比制御方法及びレーザダイオード駆動回路、並びにその集積回路及び送信装置及び通信システム |
| JP2012205003A (ja) * | 2011-03-24 | 2012-10-22 | Hochiki Corp | 光受信機 |
| JP2013225847A (ja) * | 2012-03-19 | 2013-10-31 | National Institute Of Advanced Industrial & Technology | 増幅形光電変換素子のゲイン可変方法、およびゲイン可変光電変換素子 |
-
1983
- 1983-07-19 JP JP58131617A patent/JPS6022816A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220407A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 光通信用ａｇｃ回路 |
| JPH02100530A (ja) * | 1988-10-07 | 1990-04-12 | Nec Corp | 光受信回路 |
| JPH03181214A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
| JPH0787030A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 光受信器 |
| JPH07154368A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 光増幅装置 |
| US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
| WO2005027285A1 (ja) * | 2003-09-12 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | レーザダイオードの消光比制御方法及びレーザダイオード駆動回路、並びにその集積回路及び送信装置及び通信システム |
| JP2012205003A (ja) * | 2011-03-24 | 2012-10-22 | Hochiki Corp | 光受信機 |
| JP2013225847A (ja) * | 2012-03-19 | 2013-10-31 | National Institute Of Advanced Industrial & Technology | 増幅形光電変換素子のゲイン可変方法、およびゲイン可変光電変換素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025456A (en) | Burst mode digital data receiver | |
| US4257125A (en) | Receiver for unipolar Manchester fiber optics signals | |
| JPS6022816A (ja) | Ａｇｃ方式 | |
| KR100436096B1 (ko) | 신호처리방법 | |
| US3956700A (en) | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation | |
| CA1261496A (en) | Line equalizer having pulse-width deviation detector for compensating long-term level variations | |
| CA1084127A (en) | Adaptive equalizer with improved distortion analysis | |
| JPH08293838A (ja) | ディジタル光受信回路 | |
| GB2190266A (en) | Multiple reproducing repeater station system | |
| JPH04506734A (ja) | 多重レベル・データをセンタリングする方法 | |
| JPS61239755A (ja) | デイジタル信号伝送システム | |
| JP2626551B2 (ja) | 誤り許容パターンマッチング回路 | |
| JPS6022815A (ja) | Ａｇｃ方式 | |
| US4535299A (en) | Compound floating point amplifier | |
| JP3842269B2 (ja) | 受信装置、それを用いた通信システム、およびサンプリングレート変換手段 | |
| JPH0832383A (ja) | 自動利得制御装置 | |
| US20020163984A1 (en) | Clock and data recovery unit based on class B amplifier | |
| US7035395B2 (en) | Digital communication system | |
| JP4590708B2 (ja) | 光受信回路 | |
| SU1172030A1 (ru) | Многоуровневый регенератор бипол рных сигналов | |
| JP2713168B2 (ja) | 識別装置 | |
| GB1482798A (en) | Dc signal receiving circuits | |
| JPS6266725A (ja) | 自動利得制御回路 | |
| US4680554A (en) | Real time network receiver system fast settling amplifier | |
| JPH04342325A (ja) | バースト光伝送用光受信器 |