JPS60225908A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS60225908A JPS60225908A JP59083472A JP8347284A JPS60225908A JP S60225908 A JPS60225908 A JP S60225908A JP 59083472 A JP59083472 A JP 59083472A JP 8347284 A JP8347284 A JP 8347284A JP S60225908 A JPS60225908 A JP S60225908A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- user program
- processing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、プログラマブル・コントローラに 、−1
関し、特にシステムデパック、シュミレーション。
関し、特にシステムデパック、シュミレーション。
ハードウェアのテストを行なうテストプログラム実行機
能を備えたプログラマブル・コントローラに関する。
能を備えたプログラマブル・コントローラに関する。
(従来技術とその問題点)
従来のプログラマブル・コントローラにあっては、シス
テムプログラム用のFROMを、テストプログラム専用
のFROMと交換し、またはシステムプログラム用のF
ROMに予め固定のテストプログラムを内蔵し、これに
よりシステムのデパック、シミュレーション、ハードウ
ェアのテストを行なうのが一般的であった。
テムプログラム用のFROMを、テストプログラム専用
のFROMと交換し、またはシステムプログラム用のF
ROMに予め固定のテストプログラムを内蔵し、これに
よりシステムのデパック、シミュレーション、ハードウ
ェアのテストを行なうのが一般的であった。
しかしながら、このような従来の場合にあっては、FR
OMを交換する方法をとると、プログラマブル・コント
ローラのハウジングを開けて、そのFROMの設置や接
続に伴う組み替え作業が必要となり、この場合はテスト
プログラムを実行することが非常に不便なものとなる。
OMを交換する方法をとると、プログラマブル・コント
ローラのハウジングを開けて、そのFROMの設置や接
続に伴う組み替え作業が必要となり、この場合はテスト
プログラムを実行することが非常に不便なものとなる。
また、FROMに固定のテストプログラムを内蔵する方
法をとると、FROMとして余分な記憶容量を必要とす
る。
法をとると、FROMとして余分な記憶容量を必要とす
る。
(発明の目的)
この発明は、係る問題点に鑑みなされたものであり、そ
の目的は、プログラマブル・コントローラのシステム構
成を変えずにあるがままの状態で、ハードウェアのテス
ト等を行ない得るようにするとともに、このテスト等終
了後には即座に元の状態に戻すことができるようにする
ことにある。
の目的は、プログラマブル・コントローラのシステム構
成を変えずにあるがままの状態で、ハードウェアのテス
ト等を行ない得るようにするとともに、このテスト等終
了後には即座に元の状態に戻すことができるようにする
ことにある。
(発明の構成と効果)
この発明は、上記の目的を達成するために、入出力処理
、ユーザ命令実行処理、システムサービス処理を時分割
的にサイクリックに実行するシステムプログラムを備え
たマイクロプロセッサ制御によるプログラマブル・コン
トローラにおいて:前記システムサービス処理の中に、
所定のキー人力装置に応じて、ユーザプログラムメモリ
にマイクロ言語で書込まれたテストプログラムを実行さ
せる処理を設けたことを特徴とする。
、ユーザ命令実行処理、システムサービス処理を時分割
的にサイクリックに実行するシステムプログラムを備え
たマイクロプロセッサ制御によるプログラマブル・コン
トローラにおいて:前記システムサービス処理の中に、
所定のキー人力装置に応じて、ユーザプログラムメモリ
にマイクロ言語で書込まれたテストプログラムを実行さ
せる処理を設けたことを特徴とする。
このような構成によれば、プログラマブル・コントロー
ラを実際に使用するに際しての開発途中や、あるいはメ
ンテナンス等のためユーザプログラムの部分修正等を行
なう場合、その都度必要な゛テストプログラムを作成す
れば、好みのシステム構成のハード乎ストやシミュレー
ションを即座に実行することができる。
ラを実際に使用するに際しての開発途中や、あるいはメ
ンテナンス等のためユーザプログラムの部分修正等を行
なう場合、その都度必要な゛テストプログラムを作成す
れば、好みのシステム構成のハード乎ストやシミュレー
ションを即座に実行することができる。
(実施例の説明)
第3図はこの発明を適用したプログラマブル・コントロ
ーラの全体の概略構成を示・すブロック図である。
ーラの全体の概略構成を示・すブロック図である。
このプログラマブル・コントローラにおいてマイクロプ
ロセッサ1は全体のWImの中枢となる。
ロセッサ1は全体のWImの中枢となる。
そしてシステムプログラムメモリ2がマイクロプロセッ
サ1によって実行されるシステムプログラムを格納して
おり、また、ワーキングメモリ3はマイク0プロセツサ
1によって各種可変データの一時格納エリアとして使わ
れる。
サ1によって実行されるシステムプログラムを格納して
おり、また、ワーキングメモリ3はマイク0プロセツサ
1によって各種可変データの一時格納エリアとして使わ
れる。
また、使用者が任意に設定したシーケンス制御プログラ
ムが格納されるユーザプログラム4と、外部入力信号が
与えられる入力インターフェイスおよび外部出力信号を
送出する出力インツーフェイスを含んだ入出力回路(入
力回路と出力回路との総称)5と、入出力回路5に対応
した入出力データのバッファメモリとなるI10メモリ
6とを備える。
ムが格納されるユーザプログラム4と、外部入力信号が
与えられる入力インターフェイスおよび外部出力信号を
送出する出力インツーフェイスを含んだ入出力回路(入
力回路と出力回路との総称)5と、入出力回路5に対応
した入出力データのバッファメモリとなるI10メモリ
6とを備える。
さらに、通常はインターフェイス回路7を介してマイク
ロプロセッサ1に各種の動作指令を与えたりユーザプロ
グラムの作成入力やモニタ指令入力を行なったり、その
入力時の表示やモニタ表示等がなされるプログラミング
コンソール8と、これに準じてインターフェイス回路7
を介してマイクロプロセッサ1に各種の動作指令を与え
たりユーザプログラムの作成入力等を行なったりするカ
セットコーダ9とを備えている。
ロプロセッサ1に各種の動作指令を与えたりユーザプロ
グラムの作成入力やモニタ指令入力を行なったり、その
入力時の表示やモニタ表示等がなされるプログラミング
コンソール8と、これに準じてインターフェイス回路7
を介してマイクロプロセッサ1に各種の動作指令を与え
たりユーザプログラムの作成入力等を行なったりするカ
セットコーダ9とを備えている。
プログラミングコンソール8μ第4図に示す如く表示装
置10およびキーボード11を有し、キーボード11に
はテンキーや命令コードキーやその他のファンクション
キーが設けられている。そし゛てこのプログラミングコ
ンソール8はこの発明に係るテストプログラムを実行さ
せる処理用の入力手段および表示手段としての機能を果
す。
置10およびキーボード11を有し、キーボード11に
はテンキーや命令コードキーやその他のファンクション
キーが設けられている。そし゛てこのプログラミングコ
ンソール8はこの発明に係るテストプログラムを実行さ
せる処理用の入力手段および表示手段としての機能を果
す。
周知のように、この種のプログラマブル・コントローラ
におけるユーザプログラムの実行動作は、ユーザプログ
ラムメモリ4からユーザ命令(例えば、ラダー図に対応
する)を順次読出し、各ユーザ命令に従ってI10メモ
リ6に格納されている入出力データを参照して演算処理
をし、かつその処理結果によってI10メモリ6の指定
の出力データを更新することである。 ・ また一連のユーザプログラムの実行とは別の時間帯にお
いては、入力回路に与えられる入力データを一括してI
10メモリ6の所定エリアに書込むとともに(入力更新
)、I10メモリ6の所定エリアの出力データを一括し
て出力端に転送する動作(出力更新)が行なわれる。
におけるユーザプログラムの実行動作は、ユーザプログ
ラムメモリ4からユーザ命令(例えば、ラダー図に対応
する)を順次読出し、各ユーザ命令に従ってI10メモ
リ6に格納されている入出力データを参照して演算処理
をし、かつその処理結果によってI10メモリ6の指定
の出力データを更新することである。 ・ また一連のユーザプログラムの実行とは別の時間帯にお
いては、入力回路に与えられる入力データを一括してI
10メモリ6の所定エリアに書込むとともに(入力更新
)、I10メモリ6の所定エリアの出力データを一括し
て出力端に転送する動作(出力更新)が行なわれる。
また、さらに別の時間帯においては、システムプログラ
ムメモリ2に格納したシステムサービスプログラムを必
要に応じて読み出して、入出力モニタ、ユーザプログラ
ムの修正等の各種の動作(システムサービス)が行なわ
れる。
ムメモリ2に格納したシステムサービスプログラムを必
要に応じて読み出して、入出力モニタ、ユーザプログラ
ムの修正等の各種の動作(システムサービス)が行なわ
れる。
このように、システムプログラムメモリ2に格納された
システムプログラムをマイクロプロセッサ1で実行する
ことにより、入出力更新処理、ユーザ命令実行処理、シ
ステムサービス処理を時分側内にサイクリックに実行す
るものである。
システムプログラムをマイクロプロセッサ1で実行する
ことにより、入出力更新処理、ユーザ命令実行処理、シ
ステムサービス処理を時分側内にサイクリックに実行す
るものである。
この発明の要旨とするところは、システムサービス処理
の中に、プログラミングコンソール8の所定のキー人力
操作に応じて、ユーザプログラムメモリに書込まれたテ
ストプログラムを実行させる処理を設けたことを特徴と
するものである。
の中に、プログラミングコンソール8の所定のキー人力
操作に応じて、ユーザプログラムメモリに書込まれたテ
ストプログラムを実行させる処理を設けたことを特徴と
するものである。
第1図および第2図は、この発明を適用したシステムの
ソフトウェアの構成を示すフローチャートであり、これ
らの図は本発明の要旨とする部分が明確に表われるよう
に、それを中心として表現したものである。
ソフトウェアの構成を示すフローチャートであり、これ
らの図は本発明の要旨とする部分が明確に表われるよう
に、それを中心として表現したものである。
第1図のシステム全体のフローチャートに示す如く、プ
ログラミングコンソール8からのキー人力信号がインタ
ーフェイス回路7に与えられると、イニシャル処理に続
く最初のステップ(101)では、マイクロプロセッサ
1によってキー人力信号が順次読込まれる。続くステッ
プ(102)では、第2図のフローチャートに示す如く
システムサービス処理が順次実行される。
ログラミングコンソール8からのキー人力信号がインタ
ーフェイス回路7に与えられると、イニシャル処理に続
く最初のステップ(101)では、マイクロプロセッサ
1によってキー人力信号が順次読込まれる。続くステッ
プ(102)では、第2図のフローチャートに示す如く
システムサービス処理が順次実行される。
第2図において、最初のステップ(201)では、マイ
クロプロセッサ1によって読込んだプログラミングコン
ソール8からのキー人力信号をすべてワーキングメモリ
3へ一時格納する。
クロプロセッサ1によって読込んだプログラミングコン
ソール8からのキー人力信号をすべてワーキングメモリ
3へ一時格納する。
続くステップ(202)では、ワーキングメモリ3に一
時格納したキー人力信号を・読出し、この入力信号が所
定のシステムモニタモード(例えば、この例ではro」
、rt+、r3t、ro」。
時格納したキー人力信号を・読出し、この入力信号が所
定のシステムモニタモード(例えば、この例ではro」
、rt+、r3t、ro」。
「シフト」、「クリア」という順序)で記入されたもの
か否かを判定する。
か否かを判定する。
そのステップ(202)においてシステムモニタモード
と判定されると、続くステップ(203)においてサブ
ルーチンコールとしてのEXEC(命令実行)のキー操
作(例えば、この例ではrEX丁」、「シフト」、「モ
・ニタ」という順、序)が行なわれたか否かを判定する
。
と判定されると、続くステップ(203)においてサブ
ルーチンコールとしてのEXEC(命令実行)のキー操
作(例えば、この例ではrEX丁」、「シフト」、「モ
・ニタ」という順、序)が行なわれたか否かを判定する
。
ここで、EXECのキー操作が行なわれた場合には、次
のステップ(204)において、テストプログラムのr
E、X E CJを行なう旨の表示がプログラミング
コンソール8の表示装置9によってなされる。
のステップ(204)において、テストプログラムのr
E、X E CJを行なう旨の表示がプログラミング
コンソール8の表示装置9によってなされる。
続くステップ(205>では、ユーザプログラムメモリ
4の先頭アドレスに飛び、予めカセットコーダ9からイ
ンターフェイス回路7を介してユーザプログラムメモリ
4へ転送されたマイクロ言語で書込まれたテストプログ
ラムが実行され、実行終了後にはステップ(205)に
戻る。この際、次のステップ(206)の実行によりプ
ログラミングコンソール8の表示装置9における(EX
EC)の表示が終了(END)に切替る。
4の先頭アドレスに飛び、予めカセットコーダ9からイ
ンターフェイス回路7を介してユーザプログラムメモリ
4へ転送されたマイクロ言語で書込まれたテストプログ
ラムが実行され、実行終了後にはステップ(205)に
戻る。この際、次のステップ(206)の実行によりプ
ログラミングコンソール8の表示装置9における(EX
EC)の表示が終了(END)に切替る。
次のステップ(207)においては、テストプログラム
実行以外のプログラム(例えば入出力モニタ、ユーザプ
ログラムの実行等)についてもそれに準じた処理を行な
う。
実行以外のプログラム(例えば入出力モニタ、ユーザプ
ログラムの実行等)についてもそれに準じた処理を行な
う。
続くステップ(20B)は、例えばプログラミングコン
ソール8において同時に複数のキーが押されたりした場
合に対応させて判断を行なうものであって、すべてのキ
ーが処理済か否かについて判定する。ここで、「YES
」であれば処理終了となり、rNOJのときは次のステ
ップ(209)にて前回判断した入カキ−とは異なるキ
ーに更新し、ステップ(201)のキー受付処理に戻る
。
ソール8において同時に複数のキーが押されたりした場
合に対応させて判断を行なうものであって、すべてのキ
ーが処理済か否かについて判定する。ここで、「YES
」であれば処理終了となり、rNOJのときは次のステ
ップ(209)にて前回判断した入カキ−とは異なるキ
ーに更新し、ステップ(201)のキー受付処理に戻る
。
上述した如く、ステップ(208)にてすべてのキーに
ついて処理済であると判定されたときには、第1図に示
す如く、ステップ(103)において、入出力回路5に
与えられてい、る入力データをI10メモリ6に転送す
るという入力更新が行なわれる。
ついて処理済であると判定されたときには、第1図に示
す如く、ステップ(103)において、入出力回路5に
与えられてい、る入力データをI10メモリ6に転送す
るという入力更新が行なわれる。
次にステップ(104)において、実行モードフラグF
がユーザプログラムの実行モードの場合にはステップ(
105)以降のルーチンに進む。
がユーザプログラムの実行モードの場合にはステップ(
105)以降のルーチンに進む。
まず、ステップ(105)にてプログラムカウンタPC
をクリアし、続くステップ(106)にてプログラムカ
ウンタPCで示される命令をユーザプログラムメモリ4
から読出し、続くステップ(107)にて読取った命令
がEND命令か否かを判定する。
をクリアし、続くステップ(106)にてプログラムカ
ウンタPCで示される命令をユーザプログラムメモリ4
から読出し、続くステップ(107)にて読取った命令
がEND命令か否かを判定する。
END命令であれば、ステップ(108)に進み、11
0メモリ6の出力データを入出力回路5に転送し、外部
出力信号とする出力更新が行なわれる。そしてこの出力
更新が行なわれるとステッブ(101)のキー人力読取
に戻る。
0メモリ6の出力データを入出力回路5に転送し、外部
出力信号とする出力更新が行なわれる。そしてこの出力
更新が行なわれるとステッブ(101)のキー人力読取
に戻る。
また、ステップ(107)において、END命令以外の
命令であれば、ステップ(109)にてその命令をイン
タプリタ処理により実行し、次にステップ(110)に
てプログラムカウンタPCを歩道し、ステップ(106
)の命令読取に戻る。
命令であれば、ステップ(109)にてその命令をイン
タプリタ処理により実行し、次にステップ(110)に
てプログラムカウンタPCを歩道し、ステップ(106
)の命令読取に戻る。
また、ステップ(104)において、ユーザプログラム
が実行モードでなければ、続くステップ(111)にて
入出力回路5の出力をクリアして、ステップ(101)
のキー人力読取に戻る。
が実行モードでなければ、続くステップ(111)にて
入出力回路5の出力をクリアして、ステップ(101)
のキー人力読取に戻る。
このように、この実施例では、キー人力信号がメンテナ
ンス専用の所定のシステムモニタモードであるか否かを
判定し、この判定により所定のシステムモニタモードで
あるとされたとき、予めユーザプログラムメモリ4にイ
マクロ言語で書込まれたテストプログラムを実行し、ま
た所定のシステムモニタでなければ、通常のユーザプロ
グラムを実行するものであるから、プログラマブル・コ
ントローラのシステム構成を変えずにあるがままの状態
で、システムのデパック、シミュレーション、ハードウ
ェアのテスト等を行ない得るものであり、この終了後は
、ユーザプログラムメモリ4の内容をユーザプログラム
に書換えるだけで即座に元の状態に戻すことができる。
ンス専用の所定のシステムモニタモードであるか否かを
判定し、この判定により所定のシステムモニタモードで
あるとされたとき、予めユーザプログラムメモリ4にイ
マクロ言語で書込まれたテストプログラムを実行し、ま
た所定のシステムモニタでなければ、通常のユーザプロ
グラムを実行するものであるから、プログラマブル・コ
ントローラのシステム構成を変えずにあるがままの状態
で、システムのデパック、シミュレーション、ハードウ
ェアのテスト等を行ない得るものであり、この終了後は
、ユーザプログラムメモリ4の内容をユーザプログラム
に書換えるだけで即座に元の状態に戻すことができる。
第1図および第2図はこの発明を適用したシステムのソ
フトウェアの構成を示すフローチャート、第3図はこの
発明を適用したプログラマブル・コントローラの全体の
概略構成を示すブロック図、第4図はプログラミングコ
ンソールの一例を示す正面図である。 1・・・マイクロプロセッサ 2・・・システムプログラムメモリ 3・・・ワーキングメモリ 4・・・ユーザプログラムメモリ 5・・・入出力回路 6・・・I10メモリ 7・・・インターフェイス回路 8・・・プログラミングコンソール 9・・・カセットコーダ
フトウェアの構成を示すフローチャート、第3図はこの
発明を適用したプログラマブル・コントローラの全体の
概略構成を示すブロック図、第4図はプログラミングコ
ンソールの一例を示す正面図である。 1・・・マイクロプロセッサ 2・・・システムプログラムメモリ 3・・・ワーキングメモリ 4・・・ユーザプログラムメモリ 5・・・入出力回路 6・・・I10メモリ 7・・・インターフェイス回路 8・・・プログラミングコンソール 9・・・カセットコーダ
Claims (1)
- (1)入出力更新処理、ユーザ命令実行処理、システム
サービス処理を時分割的にサイクリックに実行するシス
テムプログラムを備えたマイクロプロセッサ制御による
プログラマブル・コントローラにおいて; 前記システムサービス処理の中に、所定のキー人力操作
に応じて、ユーザプログラムメモリにマイクロ言語で書
込まれたテストプログラムを実行させる処理を設けたこ
とを特徴とするプログラマブル・コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59083472A JPS60225908A (ja) | 1984-04-25 | 1984-04-25 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59083472A JPS60225908A (ja) | 1984-04-25 | 1984-04-25 | プログラマブル・コントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60225908A true JPS60225908A (ja) | 1985-11-11 |
Family
ID=13803401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59083472A Pending JPS60225908A (ja) | 1984-04-25 | 1984-04-25 | プログラマブル・コントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60225908A (ja) |
-
1984
- 1984-04-25 JP JP59083472A patent/JPS60225908A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
JP3024422B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラの運転方法 | |
JP2861962B2 (ja) | コンピュータプログラムのシミュレーション装置および方法 | |
EP0362392A1 (en) | Pc simulation system | |
JPS60225908A (ja) | プログラマブル・コントロ−ラ | |
JP3757342B2 (ja) | データ処理装置 | |
JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
JPH0410081B2 (ja) | ||
JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
JPH0552961B2 (ja) | ||
KR100264765B1 (ko) | 제어기의 제어 알고리즘 변경 시스템 및 그 변경 방법 | |
JP2001209412A (ja) | シーケンスプログラムのシミュレーション装置 | |
JP3443184B2 (ja) | プログラマブルコントローラ用プログラム作成装置 | |
JP3413860B2 (ja) | デバッグ方式 | |
KR920001103B1 (ko) | 전자교환기용 소프트웨어 시뮬레이션방법 | |
JPH01191269A (ja) | 画像制御装置 | |
JPH02250122A (ja) | Cpuシミュレータ | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPH08286734A (ja) | プログラマブル表示器 | |
JPH02197932A (ja) | コンピュータの異常現象再現装置 | |
JPH05297913A (ja) | プログラマブルコントロ−ラ | |
JPS63278151A (ja) | デバッグ装置 | |
JPH0380341A (ja) | 情報処理システムのシミュレーション方式 | |
JPH04333171A (ja) | シミュレーション装置 | |
JPH02151902A (ja) | プログラマブル・コントローラ |