JPS6022378A - 電界効果トランジスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタ及びその製法に関する
。

電界効果トランジスタとして、従来、第１図に承りよう
に、半絶縁性半導体基板１上に、例えばＮ型の半導体能
動層２が形成され、その半導体能動層２上に、それとの
間でショットキ接合３を形成するように、グー１〜電極
４が形成され、また、半導体能動層２上に、ゲート電極
４の両側位置において、ゲート電極４と所定の距離を保
って、それぞれソース電極５及びドレイン電極６がＡ−
ミックに付されている構成を有Ｊるものが提案されてい
る。

このような電界効果トランジスタは、半導体能動層２の
ソース電極５及びドレイン電極６下の領域をそれぞれソ
ース領域及びトレイン領域として、また、半導体口し動
層２のゲート電極４下の領域をヂ１１ンネル領域として
動作−を行うが、この場合、ソース電極５及びドレイン
電極６が１、ともに比較的低い不純物濃度を有づ゛る半
導体能動層２に直接Ａ−ミンク接触している構成を有す
るので、ソース電極５及びドレイン電極６と半導体能８
層２との間に仕較的高い接触抵抗を有し、従って高利得
、高速度で動作させることができないという欠点を有す
る。

また、ゲート電極４が、可ショットキ接合形成金属材料
の単層で形成されているので、その長さを短くすれば、
ゲート電極４の断面積が小さくなり、よって、ゲート電
極４の抵抗が増大し、よって高速度で動作させることが
できないという欠点を有する。

また、第１図に示り°（１４成を右Ｊ”る電界効果１−
ランジスタの製法として、第２図を伴なって次に述べる
製法が提案されている。

すなわち、半絶縁性半導体基板１を予め用意しく第２図
Ａ）、その半絶縁性半導体基板１上に、半導体能動層２
を形成しく第２図Ｂ）、次、に、その半導体能動層２上
に、爾後ゲート導電（ηλ、４となる可ショットキ接合
形成金属材わ１でなる導電性層７を、半導体能動Ｆ４２
の間でショットキ接合３を形成するように形成１゛る（
第２図Ｃ）次に、導電性層７上に、例えばフォ１〜レジ
ストでなるグー！・電極４を形成するためのマスク層８
を形成しく第２図Ｄ）、次に、そのマスク層８をマスク
としたう９電性層７に対するエツヂング処理を行うこと
によって、導電性層７から、マスク層８の両側面より−
し内側に両側面を有する、すなわち、ザイドエッチされ
た導電性層を、ゲート電極４どして形成する（第２図Ｅ
）。

次に、上方からの、爾後ソース電極５及びドレイン電極
６となる導電性材料の堆積処理によって、半導体能動層
２のマスク層８によって影になっていない領域、及びマ
スク層８上にそれぞれ廷長している導電性層９、及び１
０を形成しく第２図Ｆ）、然るのち、マスク層８上の導
電性層１０を、所謂リフトオフによりマスク層８ととも
に除去し、また、導電性層９をパターニングして、導電
性層９から、ソース電極５及びドレイン電４Ｍ　６を形
成する。

このようにして、第１図に示す電界効果トランジスタを
得る。

このような電界効果１〜ランジスタの製法によれば、ソ
ース電極５及び１〜レイン電極６を、グー］へ電極４と
自己正号的に形成することがでさるが、上述した欠点を
右Ｊる電界効果１〜ランシスタしか製造することができ
ない、という欠点を有刃る。

また、従来、第３図に示ずように、半絶縁１１半導体基
板１上に、例えばＮ型の半導体能動層２が形成され、そ
の半導体能動層２上に、それとの間でショットキ接合３
を形成するように、グー１〜電極４が形成され、また、
半導体能動層２内に、上方からみてゲート電極４の両側
の位置において、それぞれ、Ｎ型を有し且つ高い不純物
濃度を有する半導体領域１１及び′１２が、それぞれソ
ース領域及びドレイン領域として形成され、それらソー
ス領域及びトレイン領域としての半導体領域１１及び１
２に、それぞれソース電極５及びドレイン電極６がオー
ミックに付され、そしてこの場合、ソース領域及びドレ
イン領域としての半導体領域１１及び１２の内側線がゲ
ート電極４下に位置している構成をイｊづるものが提案
されている。

このような電界効果１−ランジスタは、半導体能動層２
のソース領域及びドレイン領域としての半導体領域１１
及び１２間の領域をチャンネル領域として動作を行うが
、この場合、高い不純物濃度を有づるソース領域及びト
レイン領域としての半導体領域１１及び１２にそれぞれ
ソース電極５及びドレイン電極６が接触しているので、
ソース電極５及びトレイン電極６に関Ｊる接触抵抗が、
第１図で上述した従来の電界効果１〜ランジスタの場合
に比し低い。

しかしながら、ソース領域及びドレインｆＲｂ’ｉとし
ての半導体領ｗ＜１１及び１２の内側縁が、グー１〜電
極４下に位置し、従つ゛Ｃ１半導体領域１１及び１２が
ショットキ接合３を介−してゲート電極４と対向してい
るので、ゲート電極４に関する寄生容昂が人ぐあり、ま
た、グーＩ−電極４が、第１図の揚台と同様に、可ショ
ットキ接合形成金属材料の単層で形成されているので、
その長さを短くすれば、ゲート電極４の抵抗の増大を来
たりなどのために、電界効果トランジスタを高速瓜で動
作さＶることがで８ないという欠点を有する。

また、第３図に示り゛（１４成を右する電界効果１−ラ
ンジスタの製法として、第４図を伴なって次に述べるよ
うに製法が提案されている。

すなわち、半絶縁性半導体基板１を予め用ハ、しく−第
４図Ａ）、その半絶縁性半導体Ｕ板１十に、Ｎ型の半導
体能動層２を形成しく第４図Ｂ）、次に、その半導体能
動層２十に、それどの間でショットキ接合３を形成りる
ように、ゲート電極４を形成Ｊる（第４図Ｃ）。

次に、ゲート電極４をマスクとづる半導体能８層２に対
するＮ型不純物のイオン注入処狸によって、半導体能動
層２内にソース領域及びドレイン領域としてのＮ型を右
し且つ高い不純物濃度を有する半導体領域１１及び１２
を形成りる（第４図Ｄ）。

次に、例えばフＡトレジストでなるマスク層１３をゲー
ト電極４を埋置するように形成し（第４図Ｅ）、次に、
上方からの爾後ソース電１転５及びドレイン電極６にな
る導電性材の堆積処理によって、ソース領域及びドレイ
ン領域としての半導体領域１１及び１２のマスク層１３
によって覆われていない領域、及びマスク層１３上にそ
れぞれ延長している導電性層１５及び１６を形成しく第
４図Ｆ）、然るのち、マスク層１３上の導電性層１６を
、所謂リフトオフにより、マスク１３とともに除去し、
また、導電性層１５をパターニングして、導電性層１５
がら、ソース電極５及びドレイン電極６を形成する。

このようにして、第３図に示づ°電界効果トランジスタ
を得る。

このような電界効果トランジスタの一製法によれば、ソ
ース領域及びドレイン領域としての半導体領域１１及び
１２を、ゲート電極４と自己整合的に形成することがで
きるが、上述した欠点を有する電界効果トランジスタと
が製造することができないとともに、その製造に、ソー
ス電極５及びド、レイン電極６を、ンスク層１３を用い
て形成づる必要があり、また、そのマスク層’１３に位
置合けを必要と覆るため、電界効果Ｉ・ランジスタを容
易に小型密実に形成Ｊることが困難である、などの欠点
を有する。

さらに、従来、第５図に示Ｊように、半絶縁性半導体基
板１上に、例えばＮ型の半導体能動層２が形成され、そ
の半導体能動層２土に、それとの間でショットキ接合３
を形成Ｊるように、ゲート電極４が形成され、また、半
導体能動層２内に、上方からみてグー１へ電極４の両側
位間において、それぞれＮ型を右し且っ１１１い不純物
濃度を有する半導体領域１１及び１２が、それぞれソー
ス領域及びドレイン領域としＣ形成され、それらソース
領域及びドレイン１ＦｉＩｉｉとしての半導体領域１１
及び１２に、それぞれソース電極５及びドレイン電極６
がＡ−ミンクに付され、この場合、ソース電極５及びド
レイン電４セロのそれぞれとゲート電極４との間に、絶
縁層１３が延長し、また、ソース領域及びドレイン領域
どしての半導体領域１１及び１２の内側縁がゲート電極
４Ｆではなく絶縁層１３下に位置し、さらに、ゲート電
極４が、絶縁層１３を介して半導体領域１１及び１２と
対向するように、絶縁層１３上に延長している、という
構成を有するものが提案されている。

このような電界効果１〜ランジスタは、第３図に示す従
来の電界効果トランジスタの場合と同様に、半導体能動
層２のソース領域及びドレイン領域としての半導体領域
１１及び１２間の領域をチャンネル領域として動作を行
うが、この場合、高い不純物濃度を有するソース領域及
びドレイン領域としての半導体領域１１及び１２にそれ
ぞれソース電極５及びドレイン電極６が接触しているの
で、第３図に示す従来の電界効果トランジスタの場合と
同様に、ソース電極５及びドレイン電極に関Ｊ−る接触
抵抗が低い。また、ソース領域及びドレイン領域として
の半導体領域１１及び１２の内側縁が、ゲート電極４下
に位置しておらず、従って、半導体領域１１及び１２が
ショットキ接合３を介してグー１〜電極４と対向してい
ない。

しかしながら、グー１〜電極４が、絶縁層１３を介して
ソース領域及びドレイン領域どしての半導体領域１１及
び１２に対向し−Ｃいるので、ゲート電極４に関する寄
生容量を、第３図に示り従来の電界効果トランジスタの
場合に比し小に覆ることができるとしても、その値を小
さくり゛るのに一定の限度を右づるので、電界効果トラ
ンジスタを高速度で動作さ口ることが（さない、という
欠点を有する。

また、第５図に示１°構成を有する電界効果１〜ランジ
スタの製法として、従来、第６図を伴なって次に述べる
製法が提案されている。

すなわち、半絶縁性半導体基板１を用意しく第６図Ａ）
、その半絶縁性半導体（５板１土にＮ型の半導体能動層
２を形成しく第６図１３）、次に、その半導体能動層２
上に、例えば窒化シリコンでなる絶縁１ｉ５２０と、例
えばフォトレジストでなる層１７及び１８とをそれらの
順に悄層して形成しく第６図Ｃ）、その層１８上に例え
ば互に材質の異なるフＡトレジストでなるマスク１９を
形成Ｊる（第６図Ｄ）。

次に、マスク１９をマスクとする層１７及び１８に対す
るエツチング処理により、層１８からマスク１９の両側
面と略々同じ両側面を有Ｊる層２１を形成するとともに
、層１７から層２１の両側面よりも内側に内側面を有す
る層２２を形成する（第６図［）。

次に、マスク層１９乃至層２１をマスクとＪる半導体能
動層２に苅りるＮ型不純物のイオン注入処理によって、
半導体能動層２内に、Ｎ型を有し■つ高い不純物温度を
右Ｊるソース領域及びドレイン領域としての半導体領域
１１及び１２を形成する（第６図Ｆ）。

次に、上方からのスパッタリング処理ににつて、絶縁層
２０及びマスク層１９上にそれぞれ延長してい例えばＳ
１０．でなる絶縁層２２及び２３を形成４る（第６図Ｇ
）。この場合、絶縁層２２は、絶縁層２０のマスク層１
９によって影になっている領域上まで延長して形成され
る。

次に、絶縁層２３を、１脅２２及び２１及びマスクＲ１
９とともに、所ｎｖＩリフｌ−７１７により除去しく第
６図Ｉ」）、次に、例えばフＡトレジストでなるマスク
２５を、上方からみて、半導体領域１１及び１２の内側
縁から予定の距ｔｉｉ［Ｉだ１）外方にとった位置から
内側の領域に対向りるＪ：うに、絶縁層２０のその上に
ＩＭ　２２が形成されていた領域、及び絶縁層２２上に
延長して形成しく第６図１）、次に、マスク層２５をマ
スクとする絶縁層２２及び２０に幻づるエツチング処理
によって、絶縁層２０のマスク層２５下の領ＩＪＡでな
る絶縁層２６と、絶縁層２３のマスク総２５下の領域で
なる絶縁層２７どを形成する（第６図Ｊ）。

次に、上方からの爾後ソース雷神５及びドレイン電極６
になるη電性祠の１σ槓処理によって、ソース領域及び
トレイン領域としての半導体領域１１及び１２のマスク
層２５によって覆われていない領域、及びマスク層２５
上にそれぞれ延長している導電性層２８及び２９を形成
する（第６図Ｊ）。

次に、導電性層２９を、マスク層２５とどもに、所謂リ
フトオフにより除去し、次で、絶縁層２７をマスクとす
る絶縁層２６に対するエツチング処理ににす、絶縁層２
６に、半導体能動層２を外部に臨ませる窓３０を形成す
るとともにぜつえんう２６の絶縁層２７下の領域でなる
絶縁層３１を形成し、よって絶縁層２７及び３１からな
る絶縁層１３を形成するく第３図Ｌ）。

次に、半導体１１シ動層２を上述した窓３０を通じて外
部に臨ませる窓３２を有する例えばフ第１−レジストで
なるマスク層３３を、絶縁層１３及び導電性層２８上に
延長して形成しく第６図Ｍ）、次に、上方からの可ショ
ットキ接合形成金属材料の堆積処理によって、半導体能
動層２の窓３２及び３０を通じて外部に臨む領域上にシ
ョットキ接合３を形成するように、絶縁層１３上に延長
し工いるゲート電極４を形成づるとともに、マスク層３
３上に可ショッ１〜４〜接合形成金属材料でなるＥ３ｂ
を形成しく第６図Ｎ）、然る後、層３５をマスク層３３
どと−ｂに所謂リフトオフによって除去づる。

このようにして、第５図に示づ一電界効果１〜ランジス
タを製造する。

このような電界効果トランジスタの製法にＪ、れば、ソ
ース領域及びドレイン領域とし−Ｃの半導体領域１１及
び１２を、ゲート電極４ど自己整合的に形成す１ことが
できるが、」二連しＩこ欠点をイｊする電界効果トラン
ジスタしか製造りることができないとともに、その製造
に、半導体領域１１及び１２と、ソース電極５及び１ニ
レイン電極６と、ゲート電極４とを各別のマスク層を用
いて形成する必要があり、またそれらのマスク層に各別
に位置合Ｕを必鼓とＪるため、電界効果トランジスタを
容易に、小型密実に製造することが困難である、などの
欠点を右する。

また、従来、第７図に示づように、半絶縁性半導体Ｍ（
反１上に、例えばＮ型の半導体能動層２が形成され、そ
の半導体能動層２に、その内部でショットキ接合３を形
成するＪ：うにゲート電１ｌＩｉｉ４が形成され、また
、半導体能動層２上に、ゲート電極４の両側位置におい
て、ゲート電極４と所定の距離を保って、それぞれソー
ス電極５及びドレイン電極６がオーミックに付されてい
る構成を有づるものが提案されている。

このＪ：うな電界効果１〜ランジスタは、第１図に示す
電界効果トランジスタの場合と同様に、半導体能動層の
ソース電極５及びドレイン電極６下の領域をそれぞれソ
ース領域及びドレイン領域として、また、半導体能動層
２のゲート電極４下の領域をチャンネル領域側タて動作
を行うが、この場合、ソース電極５及びドレイン電極６
が、第１図に示Ｊ電界効果ｌ・ランジスタの場合と同様
に、ともに比較的低い不純物濃度を有する半導体能動層
２に直接オーミックに接触している構成を右Ｊるので、
ソース電極５及びドレイン電極６と半導体能動層２との
間に、比較的高い接触抵抗を有し、まｌこ、グー１へ電
極４が半導体能動層２内部でシ」ツトキ接合３を形成す
るように、半導体能動Ｆｉ２内に延長しているので、グ
ー１〜電極４に関りる奇生容ｊｎが、第１図に締電界効
果トランジスタの場合に比し人であるなどのｋＣめに、
高利１１）、Ｉｔ）速庶（・′動作させることができな
い、という欠員を右りる。

また、第７図に示１電界効果１〜ランシスタの場合、ゲ
ート電極４が、半導体能り１層２内にショットキ接合３
を形成り゛るＪ：うに、半導体能動層２内に延長でいる
構成を右し、イして、グー１〜電極４をそのような構成
に形成Ｊるのに困テ「を伴なうので、電界効果トランジ
スタを容易に製造Ｊ−ることかできない、という欠１：
ｉｊを右りる。

よって、本発明は、上）ホした欠点のない、新規な電界
効果１−ランジスタ、及びその製法を提案せんとするも
ので、以下詳述覆るところから明らかとなるであろう。

第８図Ａ−Ｃは、本願第１番目の発明による電界効果ト
ランジスタの一例を示し、次に述べる構成を右する。

ヅなワラ、Ｗ！　８　図Ａ　”　ＣニＪ３イＴ、第１図
〜第７図との対応部分には同一符号を（＝Ｊして詳細説
明を省略でるが、半絶縁性半導体基板１内に、その主面
側から、例えば長方形パターンを右し且つ例えばＮ型を
右りる半導体能動層２が形成されている。

しかして、半導体能動層２内に、ソース領域及びドレイ
ン領域として且つそれらソース領域及びトレイン領域間
にチｐンネル領域を形成するにうに、半導体能動層２と
同じＮ型を有し、しかしながら半導体能動層２に比し高
い不純物濃度を有する半導体領域１１及び１２が形成さ
れている。

この場合、半導体領域１１及び１２のチャンネル領域側
の側面が、次に述べるゲート電極４としての導電性１６
層体８４の導電性層８２及び８３の側面と略々一致して
いる。

また、半導体能動層２の上述したブーヤンネル領域上に
、それとの間でショツ１〜１１８合３を形成するように
、ゲート電極４と（〕ての導電性積層体８／Ｉが形成さ
れている。

この場合、ゲート電極としての導電ｆ１積層体８４は、
半導体能動層２の上述したチャンネル領域側上間でショ
ットキ接合３を形成し１＋する可ショットキ接合形成金
１１ｎ月判でなるチャンネル領域側の導電性層８１と、
その導電性層８１」二に形成され且つ導電性層８１の側
面にりら外側に側面を有する良導電性金属ｔＡｒ８Ｉで
なる）９電性層８２と、その導電性層８２十に後述りる
ソース電極及びドレイン電極としての導電性層８５及び
８６と同じ月別の導電性層８３とからなる構成を有する
。

さらに、上述したソース領域及びドレイン領域としての
半導体ｆｉ！Ｉ或１１及び１２上に、それぞれソース電
極５及びドレイン電極６としての導電性層８５及び８６
が、Ａ−ミックにイ」されている。

この場合、導電性層８５及び８６の上）ホしたゲート電
極４としての導電性積層体８４側の側面が、導電性積層
体８４の側面と略々一致している。

また、上述したソース電極５及びドレイン電極６として
の導電性層８５及び８６上から、それぞれ外方に、半絶
縁性半導体基板１上に延長しているソース配線用導電性
層８７及びトレイン配線用導電性′ｖＩ８８を右してい
る。

以上が、本願第１番目の発明による電界効果トランジス
タの一例構成である。

このような（を成を右する本願第１番目の発明による電
界効果１〜ラン１ジスタによれば、第１図、第３図、第
５図及び第７図に示す従来の電界効果トランジスタの場
合と同様に、電界効果１〜ランジスタとしての動作を行
ねぼることができるが、この場合、ソース領域及びドレ
イン領域としての半導体領域１１及び１２にそれぞれソ
ース電極５及びドレイン電極６としての導電性層８５及
び８６がオーミックに接触しているので、ソース電極５
及びドレイン電極６に関Ｊる撥ｍ１抵抗が、第１図及び
第７図に示Ｊ電界効果トランジスタの場合に比し低い。

また、ゲート電極４が、チＩ７ンネル領域側の可ショッ
トキ接合形成金属月１”ｌでなるη電性層８１と、導電
性層８１上に形成され（いる良導電性金属材料でなる導
電性層８２及び８３どからなる導電性積層体８４でなる
ので、グー１〜電極４の長さを短くしても、ゲート電極
４の抵抗がほとんど増大しない。

さらに、ゲート電極４が、ヂ１７ンネル領域側の可ショ
ットキ接合形成金属祠旧でなる導電１９層８１と、導電
性層８１上に形成されている良導電性金属材お１でなる
導電１（１層８２及び８３どからなる導電性積層体８４
でなり、そしてその導電性層８２及び８３が導電↑！１
層８層側１側面より外面に側面を有し、一方、ソース領
域及び導電性層としての半導体領域１１及び１２のブ　
□ヤンネル領域側の側面と、ソース雷１〜５及びドレイ
ン電極６としての導電性層８５及び８６のグー１〜電極
４としての導電性積層体８４側の側面とが、グー１〜電
極４としての導電性積層体８４の上述した導電性層８２
及び８３の側面ど略々一致しているので、ソース電ａｉ
５及びドレイン電極６としての導電性層８５及び８６、
及びソース領域及びトレイン領域としての半導体領域１
１及び１２が、ゲート電極４下にこれと対向しておらず
、従って、ゲート電極４に関する奇生容母が、第３図及
び第５図に示Ｊ”従来の電界効果１ヘランジスタの場合
に比し小さい。

よって、第８図Ａ〜Ｃに示づ“本発明による電界効果ト
ランジスタによれば、第１図、第３図、ｖ８ｂ図及び第
７図に示す従来の電昇効果トランジスタの場合に比し、
高利得で、且つ高速度で、電界効果１〜ランジスタとし
ての動作を−行わ一μることができる、という大なる特
徴を有する。

次に、本願第２番目の発明にＪ：る電界効果トランジス
タの製法の一例を、第９図〜第１６図を伴なっ−Ｃ述べ
よう。

第９図〜第１６図において、第８図Ａ−Ｃとの対応部分
には同一符号をイリシて詳細説明を省略づる。

第９図〜第１６図に示す−木願第２吊１」の発明による
電界効果トランジスタの製法は、次に述べるとおりであ
る。

すなわち、半絶縁性半導体基板１を予め用怠しく第９図
）、その半絶縁性半導ｉ４．　Ｊｕｌ板１内に、その主
面側から、それ自体は公知の種々の方法によって、Ｎ型
の半導体能動層２を形成りる（第１０図Ａ及びＢ）。

次に、半絶縁性半導体基板１上に、上述した半導体能動
層２上に延長している、爾後グー１〜電極４としての導
電性積層体８４の導電性層８１になる導電性層９１を、
半導体能動層２との間でショッ１〜キ接合３を形成りる
ように、それ自体は公知の方法によって形成する（第１
１図）次に、導電性層９１上に、それを通じて半導体能
動層２を見通すことがＣきる窓９２及び９３を右する、
爾後グー１〜電極４としての導電性積層体８４の導電性
層８２になる導電性Ｍ９４を、それ自体は公知の方法に
よって形成する（第１２図Ａ及びＢ）。

次に、導電性層９４をマスクとする導電性層９１に対す
るエツヂング処理によって、導電性層９１に、導電性層
９４の窓よりも１周り大きな、半導体能動層２を外部に
臨ませる窓９５及び９６を形成する（第１３図）。

次に、上述した導電性層９４をマスクとする半導体能動
層２内へのＮ型不純物のイオン注入処理によって、半導
体能１ＦＩＩ層２内に、それに比し高い不純物潤度を有
する半導体領域１１及び１２を、それぞれソース領域及
びドレイン領域として形成づる（第１４図）。

次に、上述した導電性層９４をマスークとするソース領
域及びドレイン領域としての半導体領域１１及び１２上
への導電性材料の堆積処理、例えば蒸着処理によって、
半導体領域１１及び１２上にそれぞれオーミックに連結
している導電性層８５及び８６を、それぞれソース電極
５及びドレイン電極６として形成する（第１５図）。こ
の場合、導電性層９４上に、う９電１り層８５及び８６
と同様の導電性Ｆ１９７が形成される。

次に、詳１説明は省略づるが、導７ｕ性層９１．９４及
び９７の導電性ｆｉ層体不要部分を除去し、よって、導
電性層９１．９４及び９７の導電イ１槓層体の一部領域
でなる、導電性ｌ２ｉ８１．８２及び８３の導電性積層
体を、グー１−電極４としての導電性積層体８４どして
形成しく第１６図Δ及びＢ）、次に、ソース配線用導電
性層　及びドレイン配線用導電性層　とを形成する。

以上のＪ：うにして、第８図Ａ〜Ｃに示Ｊ本願第１番目
の発明による電界効果１−ランシスタを製造する。

以上が、本願′５２番目の発明ににる電界効果トランジ
スタの製法の一例であるが、このにうな製法によれば、
半絶縁↑（１半尋休基板１内に半導体能動層２を形成し
、次で半絶縁性半導体基板１上に半導体能動層２上に延
長し−Ｃいる爾後ゲート電極４としての導電性１６層体
８４の導電性層８１になる導電性層９１を形成して後、
その導電性層９１上に、爾後グー１〜電極４としＣの導
電性積層体８４の導電性層８２になる、窓９２及び９３
を右Ｊる導電性層９４を形成しさえづれば、爾後、その
￥１電性層９４をマスクとして、順次、導電性層９１に
対Ｊるエツヂング処理、半導体能動層２内へのイオン注
入処理、導電性材の堆積処理を行うことによって、第８
図Ａ−Ｃに示１本願第１番目の発明による電界効果トラ
ンジスタを製造することができる。

このため、本願第２番目の発明による電界効果トランジ
スタの製法によれば、上述した特徴を右する本願第１番
目の発明による電界効果トランジスタを極めｌ！Ｉ易に
製造することができる、という特徴を有する。

なｄ３、上述においては、本願第１番目の発明による電
界効果トランジスタ、及び本願第２番目の発明による電
界効果トランジスタの製法のそれぞれにつぎ、−例を示
したに留まり、本発明の精神を脱することなしに種々の
変型、変型をなしくｑるであろう。

【図面の簡単な説明】 第１図は従来の電界効果Ｉ・ランジスタの一例を示ず路
線的断面図である。 第２図Ａ〜Ｆは、第１図に示り従来の電昇効果トランジ
スタの製法を示ｉ、ｌ１ｒｉ次の１］稈にｄ３ける路線
的断面図である。 第３図は従来の電界効果１〜ランジスタの一例を示１−
路線的断面図である。 第４図Ａ　−Ｆ　ハ、第１図に示す−従３１１．ｇ）電
界効果１ランジスタの製法を承り、順次の■稈にａ３け
る路線的断面図である。 第５図は従来の電界効果１〜ランジスタの一例を示す路
線的断面図である。 第６図Ａ〜Ｎは、第１図に承り従来の電ｙｌ！効果トラ
ンジスタの製法を示Ｊ、順次の工程にＪ３ける路線的断
面図である。 第７図は従来の電界効果トランジスタの一例を示す路線
的断面図である。 第８図Ａ、Ｂ及びＣは、それぞれ、本願第１番目の発明
にＪ、る電界効果１ヘランジスタの一例を示す路線的平
面図、＋３−　Ｂ線上の断面図、及びＣ−Ｃ線上の断面
図である。 第９図、第１０図Ａ１第１１図、第１０図８１第１２図
Ａ、第１５図、及び第１６図Ａは、第８図Ａ〜Ｃに示１
本願第１番目の発明による電界効果１〜ランジスタの一
例の製法に適用した場合の、本願第１番目の発明による
電界効果トランジスタの製法の一例を示す順次の工程に
おける路線的平面図であり、第１０図８１第１２図Ｂ〜
第１４図８１及び第１６図Ｂはそれぞれ第１０図Δ、第
１０図８１第１２図Ａ１及び第１６図ＡのＢ−Ｂ線上の
断面図である。 １・・・・・・・・・・・・・・・半絶縁性半導体基板
２・・・・・・・・・・・・・・・半導体能動層３・・
・・・・・・・・・・・・・ショッ］〜キ接合４・・・
・・・・・・・・・・・・グー］・電極５・・・・・・
・・・・・・・・・ソース電極６・・・・・・・・・・
・・・・・ドレイン電極１１．１２・・・・・・半導体
領１戎 ９１・・・・・・・・・・・・・・・導電性層９２．９
３・・・・・・窓 ９４・・・・・・・・・・・・・・・導電性層９５．９
６・・・・・・窓 ８１．８２．８３ ・・・・・・・・・・・・・・・・・・導電性層８５．
８６・・・・・・導電性層 出願人　日本電信電話公判 ＠１図 第２図 第２図 第３図 第４図 第４図 第５図 第６図 第６図 第６図 第６図 第７図 第９図 第１０図 １１１１回 笛１２図 第１３図 第１４図 第１５図

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性半導体基板内にその主面側から形成された
   、所要のパターンを有し且つ所定の導電型を有Ｊる半導
   体能動層と、 上記半導体能動層内にそれぞれソース領域及びドレイン
   領域として且つ当該ソース領域及びトレイン領域間にチ
   ャンネル領域を形成するように形成されＩＣ１当該半導
   体能動層と同じ導電型を右し且つ当該半導体能動層に比
   し高い不純物ｉ１２度を有する第１及び第２の半導体領
   域と、 −１：記ヂ１１ンネル領域上に、それと−の間でショッ
   トキ接合を形成するように形成された、ゲート電極どし
   ての導電性積層体と、 上記ソース領域及びドレイン領域としての第１及び第２
   の半導体領域上に、それぞれソ７ス電極及びドレイン電
   極として、オーミックに連結して形成されｌ（第１及び
   第２の導電性層とを有し、 上記ゲート電極としての導電１１積層体が、上記チャン
   ネル領域との間でショットキ接合を形成し得る可ショッ
   トキ接合形成金属＋４１１Ｕ＋でなる上記チャンネル領
   域側の第５の導電性層と、該第５の導電性層上に形成さ
   れＨつ当該筒５の導電性層の側面にりも外側に側面を有
   する良導電性金属材料でなる第６の導電性層とを有し、 上記ソース領域及びドレイン領域としての第１及び第２
   の半導体領域の上記ヂ１１ンネル領域側の側面と上記ソ
   ース電極及びトレイン電極としての第１及び第２の導電
   ｔａ層の上記グー１−電極としての導電１１１積層ｆ木
   側の側面とが、上記グー１〜電極としての導電性積層体
   の第６の導電性層の側面と略々一致していることを特徴
   とする電界効果１〜ランジスタ。 ２、半絶縁性半導体基板内に、その主面側から、所要の
   パターンを有し且つ所定の導電型を有する半導体能動層
   を形成する工程と、 上記半絶縁性半導体基板上に、上記半導体能動層上に延
   長している可ショットキ接合形成金属材料でなる第１の
   導電性層を、上記半導体能動層との間でショットキ接合
   を形成覆るように形成りる■稈と、 上記第１の導電性層上に、それを通じて上記半導体能動
   層を見通すことができ得る第１及び第２の窓を有する第
   ２の導電性層を形成する工程と、 上記第２の導電性層をマスクとする上記第１の導電性層
   に対するエツチング処理によって、上記第１の導電性層
   に、上記第１及び第２の窓よりも１周り大きな、上記半
   導体能動層を外部に臨まける第３及び第４の一窓を形成
   する工程と、 上記第２の導電性層をマスクとする上記半導体能動層内
   へのイオン注入処理によって、上記半導体能動層内に、
   当該半導体能動層に比し高い不純物濃度を有する第１及
   び第２の半導体領域を、それぞれソース領域及びドレイ
   ン領域として形成−４る１稈と、 上記第２の導電性層をマスクとりる」二記ソース領域及
   びドレイン領域どしての第１及び第２の半導体領域上へ
   の導電性材お１の１「偵処理によって、上記第１及び第
   ２の半導体領域上にそれぞれＡ−ミンクに連結している
   第３及び第４の導電性層を、それぞれソース電極及びト
   レイン電極として形成する工程と、上記第１及び第２の
   導電性層から、上記半導体能動層の上記第１及び第２の
   半導体領域間の領域上にそれとの間でショッ１へ↓接合
   を形成している第５の導電性層と、該第５の導電性層上
   に形成されている第６の導電１１層とからなる導電性積
   層体を、ゲート電極として形成する工程とを含むことを
   特徴どする電界効果トランジスタの製法。