JPS6022369A - 自己消弧形制御整流半導体装置 - Google Patents
自己消弧形制御整流半導体装置Info
- Publication number
- JPS6022369A JPS6022369A JP13226183A JP13226183A JPS6022369A JP S6022369 A JPS6022369 A JP S6022369A JP 13226183 A JP13226183 A JP 13226183A JP 13226183 A JP13226183 A JP 13226183A JP S6022369 A JPS6022369 A JP S6022369A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- main surface
- type emitter
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は自己消弧形制仰整流半導体装ｒに係り、特に
゛、その良好な特性を得るための改良に関するものであ
る。
゛、その良好な特性を得るための改良に関するものであ
る。
第１図は従来の自己消弧形制御整流半導体装置の一例の
構成を示す断面図で、ｉｌｌはｎ形ベース（ｎＢ）層、
（２）はｎＢ層＋１１の一方の主面部の一部に形成され
ｎＢ層ｆｉ＋との間にｐｎ接合を構成するｐ形エミッタ
（ｐ８）層、（３）はｎ８層（１１の一方の主面部の９
０層（２）が形成されていない部分に形成された高不純
物濃度のｎ＋形層、（４）はｎＢ層ｉｌ＋の他方の工面
にこれ−とｐｎ接合を構成するように形成されたｐ形ベ
ース（ｐ、、 ）層、（５）はｐＢ層（４）の表面部の
一部にこれとｐｎ接合を構成するように形成されたｎ形
エミッタ（ｎ８）層、（６）はｐＢ層（４）の露出面に
形成されたゲート電極、（７）はｎ８層（５）の主表面
に形成されたカソード電極、（８）は９８層（２）およ
びｎ＋形層＋３１の表面にわたって形成でれたアノード
電極である。
構成を示す断面図で、ｉｌｌはｎ形ベース（ｎＢ）層、
（２）はｎＢ層＋１１の一方の主面部の一部に形成され
ｎＢ層ｆｉ＋との間にｐｎ接合を構成するｐ形エミッタ
（ｐ８）層、（３）はｎ８層（１１の一方の主面部の９
０層（２）が形成されていない部分に形成された高不純
物濃度のｎ＋形層、（４）はｎＢ層ｉｌ＋の他方の工面
にこれ−とｐｎ接合を構成するように形成されたｐ形ベ
ース（ｐ、、 ）層、（５）はｐＢ層（４）の表面部の
一部にこれとｐｎ接合を構成するように形成されたｎ形
エミッタ（ｎ８）層、（６）はｐＢ層（４）の露出面に
形成されたゲート電極、（７）はｎ８層（５）の主表面
に形成されたカソード電極、（８）は９８層（２）およ
びｎ＋形層＋３１の表面にわたって形成でれたアノード
電極である。
第１図の例ではｎ６層（５）が１個として示したが、短
冊状に複数個に分割し、２段の段差エツチングが施され
て、ゲート電極（６）はこの段差を形成した主表面の最
低部に形成されているので、この主表面にモリブデンな
どの硬質の金属板を圧接することによって、ゲート電極
（６）には接触しないで、分割されているすべてのカソ
ード電極（７）がら電気信号を取出せるようになってい
る。ゲート電極（６）はｎ２層（５）を取り囲むように
Ｔｌ）１層（４）に接触して設けられる。
冊状に複数個に分割し、２段の段差エツチングが施され
て、ゲート電極（６）はこの段差を形成した主表面の最
低部に形成されているので、この主表面にモリブデンな
どの硬質の金属板を圧接することによって、ゲート電極
（６）には接触しないで、分割されているすべてのカソ
ード電極（７）がら電気信号を取出せるようになってい
る。ゲート電極（６）はｎ２層（５）を取り囲むように
Ｔｌ）１層（４）に接触して設けられる。
この自己消弧形制御整流半導体装置の遮断特性について
は、ｐ、ＪＶ（４１からｎｇ層（５）へ流れている主電
流、正孔はゲート電極（６）に負電圧を印加してｐＢ層
（４）内を横方向に引き出される。このとき、引き出さ
れる正孔はゲート電極に近い部分、すなわち、ｐＢ層（
４１の中のｎＥ Ｎ （５１の周辺部の下に位置するも
のから１−次引き出される。ここで、ｐＥ層（２）はｎ
８層（５）の周縁に沿って、半導体基体の反対側の主表
向部に帯状に形成されでいるが、このｐＢ層（２１の蛍
の面積を同一とすれば、ｐ７Ｊｉｊｆ２１がｎ８層（５
）の周縁の内側に位置する場合、ＰＢＸ’ｔｔ＋内の正
孔はｎ８ＪｖＪ［ｂｌの下に均一に分布し、ゲート信号
による遮断が困難になる。逆に、ｐＢ Ｊ’ｆｆｉ ［
２１がｎＥ層（５）の周縁の外側に位置する場合には、
ｎｚＪや？（５）の周辺部の下に正孔が集中し、ゲート
信号による遮断（・１谷易になるが、１）Ｆ、ｒ＋２）
からｎＥ層曽（５１″！ｒ、での電流通路が長くなり、
この半導体装置のオン電圧が大きくなる。
は、ｐ、ＪＶ（４１からｎｇ層（５）へ流れている主電
流、正孔はゲート電極（６）に負電圧を印加してｐＢ層
（４）内を横方向に引き出される。このとき、引き出さ
れる正孔はゲート電極に近い部分、すなわち、ｐＢ層（
４１の中のｎＥ Ｎ （５１の周辺部の下に位置するも
のから１−次引き出される。ここで、ｐＥ層（２）はｎ
８層（５）の周縁に沿って、半導体基体の反対側の主表
向部に帯状に形成されでいるが、このｐＢ層（２１の蛍
の面積を同一とすれば、ｐ７Ｊｉｊｆ２１がｎ８層（５
）の周縁の内側に位置する場合、ＰＢＸ’ｔｔ＋内の正
孔はｎ８ＪｖＪ［ｂｌの下に均一に分布し、ゲート信号
による遮断が困難になる。逆に、ｐＢ Ｊ’ｆｆｉ ［
２１がｎＥ層（５）の周縁の外側に位置する場合には、
ｎｚＪや？（５）の周辺部の下に正孔が集中し、ゲート
信号による遮断（・１谷易になるが、１）Ｆ、ｒ＋２）
からｎＥ層曽（５１″！ｒ、での電流通路が長くなり、
この半導体装置のオン電圧が大きくなる。
この発明は以上のような点に鑑みてなされたもので、’
ＤＢ層の位置を最適値にすることによって、可制御電流
が大きく、オン電圧の小さい自己消弧形制御整流半導体
装置を提供するものである。
ＤＢ層の位置を最適値にすることによって、可制御電流
が大きく、オン電圧の小さい自己消弧形制御整流半導体
装置を提供するものである。
第２図はこの発明の一実施例の一部分を示す拡大断面図
で、第１図と同一符号は同等部分を示し、その説明は重
複を避ける。ｐＢＪ台（２）の幅をＷとし、第２図の実
施例では、ｎｇＪｔ’７（５）の端りかＴ’ｗ Ｎ ｉ
２１の中央（ハ）点に対応する位置にある場合を示した
が、ｎ８層（５）の端縁が（イ）点に対応する位置にあ
る場合はｐＢ層（２）はｎＢ＠（５１０周縁の外側に位
動し、（（ホ）点に対応する位置にある場合は９８層（
２）はｎ８層（５）の周縁の内側に位置することになる
。
で、第１図と同一符号は同等部分を示し、その説明は重
複を避ける。ｐＢＪ台（２）の幅をＷとし、第２図の実
施例では、ｎｇＪｔ’７（５）の端りかＴ’ｗ Ｎ ｉ
２１の中央（ハ）点に対応する位置にある場合を示した
が、ｎ８層（５）の端縁が（イ）点に対応する位置にあ
る場合はｐＢ層（２）はｎＢ＠（５１０周縁の外側に位
動し、（（ホ）点に対応する位置にある場合は９８層（
２）はｎ８層（５）の周縁の内側に位置することになる
。
い１、具体的には、直径３０ｍｍ 、厚さ５００μｍ。
比抵抗５０Ω・ａｍのｎ形シリコン基板の両面にｐ形半
導体となるアクセプタ不利物を拡散し、表面濃度３．５
Ｘ１０Ｊｊ７子／ ０ｍ３＋深さ”７０口ｍのｐ＋＋層
ｆ４１を形成し、反対面をウェーハ厚さ４００μｍにな
るまで研幻する。次に周知の方法でｐ、Ｊｅ（ｚｌを幅
１６０μｍ。
導体となるアクセプタ不利物を拡散し、表面濃度３．５
Ｘ１０Ｊｊ７子／ ０ｍ３＋深さ”７０口ｍのｐ＋＋層
ｆ４１を形成し、反対面をウェーハ厚さ４００μｍにな
るまで研幻する。次に周知の方法でｐ、Ｊｅ（ｚｌを幅
１６０μｍ。
表面濃ｇ Ｉ Ｘ １０” Ｄ子／ａｍ、深さ３０μｍ
に、ｎ＋形）：ｆｆ３）を表面ｇａｇ ５ Ｘ １０
ｙＡ子／ｃｍ 、深さ３０μｍに、ｎ２層（５）を幅２
６０μｍ９表面濃度５ Ｘ １０２０原＋／ｃｍ３゜深
さ２５μｍに選択拡散形成し、ｐｎｐｎ構造とする。
に、ｎ＋形）：ｆｆ３）を表面ｇａｇ ５ Ｘ １０
ｙＡ子／ｃｍ 、深さ３０μｍに、ｎ２層（５）を幅２
６０μｍ９表面濃度５ Ｘ １０２０原＋／ｃｍ３゜深
さ２５μｍに選択拡散形成し、ｐｎｐｎ構造とする。
段差エツチングはフッ酊、硝Ｎイ、酢酸の混合液で１５
μｍ、３０μｍの２段の段差エツチングをし、カソード
電極（７）、ゲート電極（６）、およびアノード電極（
８）をアルミニウム等の導電性金統で形成する。
μｍ、３０μｍの２段の段差エツチングをし、カソード
電極（７）、ゲート電極（６）、およびアノード電極（
８）をアルミニウム等の導電性金統で形成する。
第３図は上記構成についてｐＥ層（２）とｎｇＪｆｆｉ
（ｒ＋との相対位置と可制御アノード電流およびオン電
圧との関係の実測結果を示す図で、横軸の４９口。
（ｒ＋との相対位置と可制御アノード電流およびオン電
圧との関係の実測結果を示す図で、横軸の４９口。
ハ、二は第２図におけるｎＪｔ＋５１の端縁に対応する
ｐ、ＪＨ２）の部分を示す。第３図から明らかなように
、ｐｍＩ舎ｆ２１がｍｍ（５）から最も離れた（イ）点
においてはオン電圧■ＴＭが高く、逆にｎ、Ｊ６（５）
の内側に位置する場合は可制御アノード電流工。、０が
下がり、／ｌ’＞性的に悲い結果となった。尚、（イ）
点で可制御アノード電流が少し下がっているのは、オン
電圧が高くなったことにより、導通時の世失が増大する
ので可制御電流が制限されるためである。
ｐ、ＪＨ２）の部分を示す。第３図から明らかなように
、ｐｍＩ舎ｆ２１がｍｍ（５）から最も離れた（イ）点
においてはオン電圧■ＴＭが高く、逆にｎ、Ｊ６（５）
の内側に位置する場合は可制御アノード電流工。、０が
下がり、／ｌ’＞性的に悲い結果となった。尚、（イ）
点で可制御アノード電流が少し下がっているのは、オン
電圧が高くなったことにより、導通時の世失が増大する
ので可制御電流が制限されるためである。
以上の結果から、ｎ８Ｎ（５）の端縁が対応する９８層
（２）の位ｒａがその中央（ハ）点、または（ハ）点が
らｐＪ（２）の幅２５％以内の範囲、すなわち（ロ）点
〜に）点の範囲にあるのがよいことが判る。
（２）の位ｒａがその中央（ハ）点、または（ハ）点が
らｐＪ（２）の幅２５％以内の範囲、すなわち（ロ）点
〜に）点の範囲にあるのがよいことが判る。
以上説明したように、この発明になる自己消弧形制御整
流半導体装りでは半ηメ体ウェーハの一方の主表向部の
一部に形成されたｎＥ層の周縁を他方の主表面に垂直に
投影した線に、＋（Ｊつて９６層が形成され、その投影
線が９８層の幅の中心からその幅の２５％以内に位動す
るようＧこしたので、オン電圧を低く、シかも可制御ア
ノード電流を大きくすることができる。
流半導体装りでは半ηメ体ウェーハの一方の主表向部の
一部に形成されたｎＥ層の周縁を他方の主表面に垂直に
投影した線に、＋（Ｊつて９６層が形成され、その投影
線が９８層の幅の中心からその幅の２５％以内に位動す
るようＧこしたので、オン電圧を低く、シかも可制御ア
ノード電流を大きくすることができる。
第１図は従来の自己消弧形制御整流半導体装置の一例の
構成を示す断面図、第２図はこの発明の一実施例の一部
を示す拡大断面図、第３図はこの実施例において９８層
とｎ８層との相対位ｔｔｙと可制御アノード電流及びオ
ン電圧との関係を示す図である。 図において、（１）はｎ形ベース層、（２）はｐ形エミ
ッタ層、（４）はｐ形ペース層、（５）はｎ形エミッタ
層、（６）はゲート電極、（７）はカソード電極、（８
）はアノード電極である。 なお、図中同一符号は回−寸たけ相当部分を示す０ 代理人 大岩増雄
構成を示す断面図、第２図はこの発明の一実施例の一部
を示す拡大断面図、第３図はこの実施例において９８層
とｎ８層との相対位ｔｔｙと可制御アノード電流及びオ
ン電圧との関係を示す図である。 図において、（１）はｎ形ベース層、（２）はｐ形エミ
ッタ層、（４）はｐ形ペース層、（５）はｎ形エミッタ
層、（６）はゲート電極、（７）はカソード電極、（８
）はアノード電極である。 なお、図中同一符号は回−寸たけ相当部分を示す０ 代理人 大岩増雄
Claims (1)
- （１）ｎ形ヘース層、このｎ形成−ス層の第１の工面に
接して形成されたｐ形成−ス層、このｐ形成−ス層の主
表面部の一部に形成されたｎ形エミッタ層、及び上記ｎ
形成−ス層の第２の主表面部の一部に形成されたｐ形エ
ミッタ層からなる半導体ウェーハ、並ひに上記ｎ形エミ
ッタ層の主表面上に形成されたカソード電極、上記ｐ形
成−ス層の主表面に上記カソード電極とは分離して形成
されたゲート電極、及び上記ｐ形エミッタ層の主表面上
に形成きれたアノード電極を備えたものにおいて、上記
ｐ形エミッタ層は上記ｎ形エミッタ層の周縁を上記半導
体ウェーハの反対側の主面に垂直に投影した線に沿って
形成され上記線が当該ｐ形エミッタの幅の中心からその
幅の２５％以内の範囲に位置するようにしたことを特徴
とする自己消弧形制御整流半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13226183A JPS6022369A (ja) | 1983-07-18 | 1983-07-18 | 自己消弧形制御整流半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13226183A JPS6022369A (ja) | 1983-07-18 | 1983-07-18 | 自己消弧形制御整流半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022369A true JPS6022369A (ja) | 1985-02-04 |
Family
ID=15077139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13226183A Pending JPS6022369A (ja) | 1983-07-18 | 1983-07-18 | 自己消弧形制御整流半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149956A (ja) * | 2011-12-22 | 2013-08-01 | Ngk Insulators Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111790A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor switchgear |
| JPS5539619A (en) * | 1978-09-14 | 1980-03-19 | Hitachi Ltd | Thyristor |
| JPS571257A (en) * | 1980-06-04 | 1982-01-06 | Hitachi Ltd | Semiconductor device |
-
1983
- 1983-07-18 JP JP13226183A patent/JPS6022369A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111790A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor switchgear |
| JPS5539619A (en) * | 1978-09-14 | 1980-03-19 | Hitachi Ltd | Thyristor |
| JPS571257A (en) * | 1980-06-04 | 1982-01-06 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149956A (ja) * | 2011-12-22 | 2013-08-01 | Ngk Insulators Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| JPS6022369A (ja) | 自己消弧形制御整流半導体装置 | |
| US3457631A (en) | Method of making a high frequency transistor structure | |
| JPS621259B2 (ja) | ||
| JPH07193257A (ja) | 双方向ショックレイダイオード型保護コンポーネント | |
| US3183576A (en) | Method of making transistor structures | |
| JP2802459B2 (ja) | フォト・トライアック | |
| JP2692366B2 (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| US3652347A (en) | Method for manufacturing a semiconductor device | |
| JPS58170062A (ja) | 半導体装置 | |
| JPS63186473A (ja) | ゲ−トタ−ンオフサイリスタ | |
| US3384793A (en) | Semiconductor device with novel isolated diffused region arrangement | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS59159567A (ja) | 光駆動型半導体制御整流装置 | |
| JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPH04162777A (ja) | 双方向電圧阻止型半導体装置 | |
| JPS6020954Y2 (ja) | 半導体装置 | |
| JPS5944869A (ja) | 半導体装置 | |
| JPH05251688A (ja) | 半導体装置およびその製造方法 | |
| JPH01111375A (ja) | ゲート・ターン・オフ・サイリスタ | |
| JPS551158A (en) | Semiconductor device | |
| JPS6194378A (ja) | 半導体装置 | |
| JPH0277173A (ja) | トランジスタ | |
| JPS59215771A (ja) | くし形エミツタトランジスタ |