JPH05251688A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05251688A JPH05251688A JP4737492A JP4737492A JPH05251688A JP H05251688 A JPH05251688 A JP H05251688A JP 4737492 A JP4737492 A JP 4737492A JP 4737492 A JP4737492 A JP 4737492A JP H05251688 A JPH05251688 A JP H05251688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- contact
- window
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】サイリスタのゲート電極のように多層構造の内
側にあるある層に接触する電極の接触抵抗を下げ、その
ばらつきを少なくする。 【構成】内側の層の電極接触面から不純物を拡散してそ
の表面層を１×1019原子／cm3 以上の高不純物濃度にす
る。 【効果】表面不純物濃度の高い表面層への電極の接触の
接触抵抗の低下およびそのばらつきの減少が達せられ
る。そのほかに、高不純物濃度の表面層形成のために酸
化膜の窓を通してほう素を拡散する場合、酸化膜の上に
付着するＢＳＧのゲッタリング作用で酸化膜内の実効電
荷量が減少し、その下のｐｎ接合をバイパスするチャネ
ルの形成が防止される。
側にあるある層に接触する電極の接触抵抗を下げ、その
ばらつきを少なくする。 【構成】内側の層の電極接触面から不純物を拡散してそ
の表面層を１×1019原子／cm3 以上の高不純物濃度にす
る。 【効果】表面不純物濃度の高い表面層への電極の接触の
接触抵抗の低下およびそのばらつきの減少が達せられ
る。そのほかに、高不純物濃度の表面層形成のために酸
化膜の窓を通してほう素を拡散する場合、酸化膜の上に
付着するＢＳＧのゲッタリング作用で酸化膜内の実効電
荷量が減少し、その下のｐｎ接合をバイパスするチャネ
ルの形成が防止される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の一主面に
一つの半導体層のほかにその層に隣接する異なる導電型
の層の一部が露出し、双方の層にそれぞれ電極が被着す
る半導体装置およびその製造方法に関する。
一つの半導体層のほかにその層に隣接する異なる導電型
の層の一部が露出し、双方の層にそれぞれ電極が被着す
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】サイリスタのように交互に導電型の異な
る複数の半導体層が隣接し、一端の半導体層に主電極が
接触し、その次の半導体層にゲート電極が接触する半導
体装置においては、ゲート電極と主電極の双方が半導体
基体の一主面側に設けられる。図２はＧＴＯサイリスタ
(以下ＧＴＯと略す) の断面構造を示し、ｐエミッタ層
１、ｎベース層２、ｐベース層３、ｎエミッタ層４から
なるｐｎｐｎの４層構造を有し、オフ時に電流を引き出
しやすくするため、ｎエミッタ層４は島状のセグメント
として形成されている。そして、ｎエミッタ層４の表面
にカソード電極５、ｐベース層３の表面にゲート電極
６、ｐエミッタ層の表面にアノード電極７が接触してい
る。図３は図２のカソード電極５を通るＡ−Ａ断面とゲ
ート電極６を通るＢ−Ｂ断面における表面からの深さ方
向の不純物濃度分布を示し、実線で示したＡ−Ａ断面で
は約20μｍの深さまで表面不純物濃度が１×20原子／cm
3 程度のｎエミッタ層４が形成され、約20μｍ以上の深
さからｐベース層３の領域となっている。また、点線で
示したＢ−Ｂ断面では深さ方向の不純物濃度分布は表面
濃度が１×1017原子／cm3 程度のｐベース層３が形成さ
れている。
る複数の半導体層が隣接し、一端の半導体層に主電極が
接触し、その次の半導体層にゲート電極が接触する半導
体装置においては、ゲート電極と主電極の双方が半導体
基体の一主面側に設けられる。図２はＧＴＯサイリスタ
(以下ＧＴＯと略す) の断面構造を示し、ｐエミッタ層
１、ｎベース層２、ｐベース層３、ｎエミッタ層４から
なるｐｎｐｎの４層構造を有し、オフ時に電流を引き出
しやすくするため、ｎエミッタ層４は島状のセグメント
として形成されている。そして、ｎエミッタ層４の表面
にカソード電極５、ｐベース層３の表面にゲート電極
６、ｐエミッタ層の表面にアノード電極７が接触してい
る。図３は図２のカソード電極５を通るＡ−Ａ断面とゲ
ート電極６を通るＢ−Ｂ断面における表面からの深さ方
向の不純物濃度分布を示し、実線で示したＡ−Ａ断面で
は約20μｍの深さまで表面不純物濃度が１×20原子／cm
3 程度のｎエミッタ層４が形成され、約20μｍ以上の深
さからｐベース層３の領域となっている。また、点線で
示したＢ−Ｂ断面では深さ方向の不純物濃度分布は表面
濃度が１×1017原子／cm3 程度のｐベース層３が形成さ
れている。
【０００３】図４(a) 〜(c) はこのようなＧＴＯの製造
工程の一部を示し、まず、一面からのエッチングなどの
方法でｎエミッタ層４のセグメントを形成する (同図
(a))。次に露出したｐｎ接合８を保護する絶縁膜を設け
るため酸化膜９により全面を被覆する (同図(b))。その
あと、フォトリソグラフィなどの方法で酸化膜９に窓を
明け、Alの蒸着およびパターニングによりカソード電極
５およびゲート電極６を形成する。
工程の一部を示し、まず、一面からのエッチングなどの
方法でｎエミッタ層４のセグメントを形成する (同図
(a))。次に露出したｐｎ接合８を保護する絶縁膜を設け
るため酸化膜９により全面を被覆する (同図(b))。その
あと、フォトリソグラフィなどの方法で酸化膜９に窓を
明け、Alの蒸着およびパターニングによりカソード電極
５およびゲート電極６を形成する。
【０００４】
【発明が解決しようとする課題】上記のようなＧＴＯの
ｐベース層３とゲート電極６の界面の接触抵抗が大き
く、また接触抵抗に面内でばらつきが存在する。この原
因を調べるために図２のＡ−Ａ断面およびＢ−Ｂ断面で
のAlの濃度分布をイオンマイクロアナライザ (ＩＭＡ)
で調べたところ、図５のような結果を得た。すなわち、
Ａ−Ａ断面では５μｍ程度の深さまでのAlの拡散が認め
られる。このようなAlの拡散はAl蒸着後の約350 ℃で約
1.5 時間行われるアニールの際に起こる。しかし、Ｂ−
Ｂ断面では１μｍ以下の深さのAl拡散より認められなか
った。また面内でのAl濃度のばらつきについてＩＭＡで
調べたところ、Alの拡散層が認められないところがあっ
た。これらがゲート電極の接触抵抗が小さく、また面内
でのばらつきがある原因と思われる。ＧＴＯのゲート電
極はｐベース層との接触抵抗が小さく、しかも面内での
ばらつきの少ないことが可制御電流を上げるために重要
である。
ｐベース層３とゲート電極６の界面の接触抵抗が大き
く、また接触抵抗に面内でばらつきが存在する。この原
因を調べるために図２のＡ−Ａ断面およびＢ−Ｂ断面で
のAlの濃度分布をイオンマイクロアナライザ (ＩＭＡ)
で調べたところ、図５のような結果を得た。すなわち、
Ａ−Ａ断面では５μｍ程度の深さまでのAlの拡散が認め
られる。このようなAlの拡散はAl蒸着後の約350 ℃で約
1.5 時間行われるアニールの際に起こる。しかし、Ｂ−
Ｂ断面では１μｍ以下の深さのAl拡散より認められなか
った。また面内でのAl濃度のばらつきについてＩＭＡで
調べたところ、Alの拡散層が認められないところがあっ
た。これらがゲート電極の接触抵抗が小さく、また面内
でのばらつきがある原因と思われる。ＧＴＯのゲート電
極はｐベース層との接触抵抗が小さく、しかも面内での
ばらつきの少ないことが可制御電流を上げるために重要
である。
【０００５】本発明の第一の目的は上記の問題を解決
し、複数層構造の端部層に隣接した層の露出部に設けら
れる電極の接触抵抗を小さくし、かつその面内でのばら
つきを抑えた半導体装置およびその製造方法を提供する
ことにある。別の問題として、図２に示すようなＧＴＯ
サイリスタにおいて、ｐベース層３とｎエミッタ層４と
の間に逆バイアスがかかったとき、カソード電極５とゲ
ート電極６の間にもれ電流が流れることがある。これ
は、ｐｎ接合８の表面近傍に形成されるチャネルを通じ
て無効電流が流れるためである。このチャネルは、酸化
膜９に含まれる電荷に誘起されて半導体基体表面層に形
成される電荷層であり、ｐｎ接合８にバイアスが印加さ
れると、その電荷層中の電荷が移動する。ＧＴＯの場
合、このような無効電流が点弧電流あるいはオン電圧の
劣化の原因となる。
し、複数層構造の端部層に隣接した層の露出部に設けら
れる電極の接触抵抗を小さくし、かつその面内でのばら
つきを抑えた半導体装置およびその製造方法を提供する
ことにある。別の問題として、図２に示すようなＧＴＯ
サイリスタにおいて、ｐベース層３とｎエミッタ層４と
の間に逆バイアスがかかったとき、カソード電極５とゲ
ート電極６の間にもれ電流が流れることがある。これ
は、ｐｎ接合８の表面近傍に形成されるチャネルを通じ
て無効電流が流れるためである。このチャネルは、酸化
膜９に含まれる電荷に誘起されて半導体基体表面層に形
成される電荷層であり、ｐｎ接合８にバイアスが印加さ
れると、その電荷層中の電荷が移動する。ＧＴＯの場
合、このような無効電流が点弧電流あるいはオン電圧の
劣化の原因となる。
【０００６】従って、本発明の目的の第二は、ｐｎ接合
を覆う保護絶縁膜中の実効電荷量が少なく、無効電流の
流れない半導体装置の製造方法で提供することにある。
を覆う保護絶縁膜中の実効電荷量が少なく、無効電流の
流れない半導体装置の製造方法で提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、交互に導電型の異なる複数の層が厚さ
方向に隣接する半導体基板の一主面上に端部の第一層と
その層に隣接する異なる導電型の第二層のそれぞれに接
触する電極が設けられる半導体装置において、第二層の
電極に接する表面層がその層の他の部分に比して高不純
物濃度であるものとする。その第二層の高不純物濃度の
表面層の不純物濃度が１×1019原子／cm 3 以上であるこ
とが有効である。そして、本発明の半導体装置の製造方
法は、交互に導電型の異なる複数の層が厚さ方向に隣接
する半導体基板の一主面から端部の第一層を通じてその
層に隣接する第二層に達する凹部を形成したのち、一主
面の全面を絶縁膜で被覆し、その凹部底面上で絶縁膜に
窓を明け、その窓を通して第二層に不純物を拡散して高
不純物濃度の表面層を形成し、次いで凸部表面上でも絶
縁膜に窓を明け、絶縁膜の凸部表面上および凹部底面上
の窓でそれぞれ第一層および第二層に接触する電極を形
成するものとする。あるいは、その方法で高不純物濃度
の表面層を形成後、再び前記一主面全面を絶縁膜で被覆
し、凸部表面上および凹部底面上で絶縁膜に窓を明け、
絶縁膜の凸部表面上および凹部底面上の窓でそれぞれ第
一層および第二層に接触する電極を形成するものとす
る。それらの場合、第二層がｐ型であり、主面を被覆す
る絶縁膜が酸化膜であり、第二層の高不純物濃度の表面
層を形成するために拡散する不純物がほう素であること
が有効である。
めに、本発明は、交互に導電型の異なる複数の層が厚さ
方向に隣接する半導体基板の一主面上に端部の第一層と
その層に隣接する異なる導電型の第二層のそれぞれに接
触する電極が設けられる半導体装置において、第二層の
電極に接する表面層がその層の他の部分に比して高不純
物濃度であるものとする。その第二層の高不純物濃度の
表面層の不純物濃度が１×1019原子／cm 3 以上であるこ
とが有効である。そして、本発明の半導体装置の製造方
法は、交互に導電型の異なる複数の層が厚さ方向に隣接
する半導体基板の一主面から端部の第一層を通じてその
層に隣接する第二層に達する凹部を形成したのち、一主
面の全面を絶縁膜で被覆し、その凹部底面上で絶縁膜に
窓を明け、その窓を通して第二層に不純物を拡散して高
不純物濃度の表面層を形成し、次いで凸部表面上でも絶
縁膜に窓を明け、絶縁膜の凸部表面上および凹部底面上
の窓でそれぞれ第一層および第二層に接触する電極を形
成するものとする。あるいは、その方法で高不純物濃度
の表面層を形成後、再び前記一主面全面を絶縁膜で被覆
し、凸部表面上および凹部底面上で絶縁膜に窓を明け、
絶縁膜の凸部表面上および凹部底面上の窓でそれぞれ第
一層および第二層に接触する電極を形成するものとす
る。それらの場合、第二層がｐ型であり、主面を被覆す
る絶縁膜が酸化膜であり、第二層の高不純物濃度の表面
層を形成するために拡散する不純物がほう素であること
が有効である。
【０００８】
【作用】内側にある第二層の表面不純物濃度を高めるこ
とにより、それに接触する電極の接触抵抗が下がり、そ
のばらつきも少なくなることにより第一の目的が達成さ
れる。また、表面絶縁膜が酸化膜であってその上からほ
う素を拡散すれば、酸化膜の表面層はＢＳＧ (Boro-Sil
icate Glass)となり、このＢＳＧが酸化膜中のNa + 、Ｋ
+ などをゲッタリングする効果があるため、酸化膜中の
実効電荷量が減少して第二の目的が達成された。
とにより、それに接触する電極の接触抵抗が下がり、そ
のばらつきも少なくなることにより第一の目的が達成さ
れる。また、表面絶縁膜が酸化膜であってその上からほ
う素を拡散すれば、酸化膜の表面層はＢＳＧ (Boro-Sil
icate Glass)となり、このＢＳＧが酸化膜中のNa + 、Ｋ
+ などをゲッタリングする効果があるため、酸化膜中の
実効電荷量が減少して第二の目的が達成された。
【０００９】
【実施例】以下、図２、図４と共通の部分には同一の符
号を付した図を引用して本発明の実施例について説明す
る。図１(a) 〜(d) に示す実施例では、ｎエミッタ層４
のセグメントを形成する工程の図４と同様である (同図
(a))。次にやはり図４(b) と同様にして厚さ１μｍの熱
酸化膜９を形成し、フォトリソグラフィなどの方法でそ
の酸化膜に窓10を明けた (同図(b))。次にＢ2 Ｈ6 ガス
を用い1150℃で１時間のほう素の拡散を窓10を通じて行
ったところ、ほう素の表面濃度１×1019原子／cm3 、拡
散深さ３μｍのＢ拡散層11が生じた (同図(c))。この
際、酸化膜９の上にＢＳＧ層12が形成される。このあ
と、カソード電極のための窓明けを行い、Alを蒸着し、
アニールしたのちパターニングしてカソード電極５とゲ
ート電極６を形成した (同図(d))。
号を付した図を引用して本発明の実施例について説明す
る。図１(a) 〜(d) に示す実施例では、ｎエミッタ層４
のセグメントを形成する工程の図４と同様である (同図
(a))。次にやはり図４(b) と同様にして厚さ１μｍの熱
酸化膜９を形成し、フォトリソグラフィなどの方法でそ
の酸化膜に窓10を明けた (同図(b))。次にＢ2 Ｈ6 ガス
を用い1150℃で１時間のほう素の拡散を窓10を通じて行
ったところ、ほう素の表面濃度１×1019原子／cm3 、拡
散深さ３μｍのＢ拡散層11が生じた (同図(c))。この
際、酸化膜９の上にＢＳＧ層12が形成される。このあ
と、カソード電極のための窓明けを行い、Alを蒸着し、
アニールしたのちパターニングしてカソード電極５とゲ
ート電極６を形成した (同図(d))。
【００１０】別の実施例を示す図６(a) 〜(e) は、わか
りやすくするために図１に比して横方向の寸法が誇張さ
れている。この実施例では同図(b) の工程で酸化膜９に
明けられる窓10が図１(b) の10に比して大きい。そし
て、同図(c) の工程でＢ拡散層11を形成したのち、熱酸
化を行った。これにより窓10の領域で約0.3 μｍの厚さ
の熱酸化膜13が形成され、ＢＳＧ層12の付着した酸化膜
９は約1.2 μｍの厚さになる (同図(d))。このあと、カ
ソード電極およびゲート電極のための酸化膜の窓明けを
行い、ＢＳＧ層12の付着した酸化膜９の窓でカソード電
極５をｎエミッタ層４に接触させ、酸化膜13の窓でゲー
ト電極６をｐベース層３に接触させた (同図(e))。この
ようにしてＢ拡散層11をゲート電極６の大きさより拡げ
てｐｎ接合８に近づけることにより、ゲートインピーダ
ンスが図１の実施例によるＧＴＯより下がり、可制御電
流にとってさらに有利となる。そしてゲート電極６の大
きさは変わらないので、カソード電極５との間の絶縁沿
面距離が減少することはない。
りやすくするために図１に比して横方向の寸法が誇張さ
れている。この実施例では同図(b) の工程で酸化膜９に
明けられる窓10が図１(b) の10に比して大きい。そし
て、同図(c) の工程でＢ拡散層11を形成したのち、熱酸
化を行った。これにより窓10の領域で約0.3 μｍの厚さ
の熱酸化膜13が形成され、ＢＳＧ層12の付着した酸化膜
９は約1.2 μｍの厚さになる (同図(d))。このあと、カ
ソード電極およびゲート電極のための酸化膜の窓明けを
行い、ＢＳＧ層12の付着した酸化膜９の窓でカソード電
極５をｎエミッタ層４に接触させ、酸化膜13の窓でゲー
ト電極６をｐベース層３に接触させた (同図(e))。この
ようにしてＢ拡散層11をゲート電極６の大きさより拡げ
てｐｎ接合８に近づけることにより、ゲートインピーダ
ンスが図１の実施例によるＧＴＯより下がり、可制御電
流にとってさらに有利となる。そしてゲート電極６の大
きさは変わらないので、カソード電極５との間の絶縁沿
面距離が減少することはない。
【００１１】図７は上述した両実施例により製造された
ＧＴＯでの図２のＡ−Ａ断面、Ｂ−Ｂ断面に対応する断
面での不純物濃度分布、図８は同じくＩＭＡ測定による
Al濃度分布である。図８から分かるように、いずれの断
面でも５μｍ程度の深さのAl拡散層が形成されており、
また面内でのAl拡散層の深さのばらつきも生じていなか
った。
ＧＴＯでの図２のＡ−Ａ断面、Ｂ−Ｂ断面に対応する断
面での不純物濃度分布、図８は同じくＩＭＡ測定による
Al濃度分布である。図８から分かるように、いずれの断
面でも５μｍ程度の深さのAl拡散層が形成されており、
また面内でのAl拡散層の深さのばらつきも生じていなか
った。
【００１２】このほかに、酸化膜９内の実効電荷量がＢ
ＳＧ層12の効果により従来のＧＴＯにくらべ減少してお
り、ｐｎ接合８の露出面近傍でのチャネル形成による点
弧電流やオン電圧の変動などの特性劣化は生じなかっ
た。
ＳＧ層12の効果により従来のＧＴＯにくらべ減少してお
り、ｐｎ接合８の露出面近傍でのチャネル形成による点
弧電流やオン電圧の変動などの特性劣化は生じなかっ
た。
【００１３】
【発明の効果】本発明によれば、多層構造の内側の層に
電極を接触させる場合、その接触領域の表面層に不純物
濃度を高めることにより、電極と内側層とのオーミック
接触が良好となり、接触抵抗の低下およびそのばらつき
の低減が得られるため、例えばベース層へゲート電極を
接触させるＧＴＯの可制御電流を向上させるなどの効果
が得られた。
電極を接触させる場合、その接触領域の表面層に不純物
濃度を高めることにより、電極と内側層とのオーミック
接触が良好となり、接触抵抗の低下およびそのばらつき
の低減が得られるため、例えばベース層へゲート電極を
接触させるＧＴＯの可制御電流を向上させるなどの効果
が得られた。
【００１４】また、そのような高不純物濃度の層がｐ型
の場合、ほう素の拡散の際に表面上の酸化膜の上に付着
するＢＳＧ層のゲッタリング効果により、酸化膜中の実
効電荷量が減少し、酸化膜の下に露出するｐｎ接合をバ
イパスするチャネルの形成を防止する効果も得られた。
の場合、ほう素の拡散の際に表面上の酸化膜の上に付着
するＢＳＧ層のゲッタリング効果により、酸化膜中の実
効電荷量が減少し、酸化膜の下に露出するｐｎ接合をバ
イパスするチャネルの形成を防止する効果も得られた。
【図１】本発明の一実施例のＧＴＯ製造工程の一部を
(a) 〜(d) の順に示す断面図
(a) 〜(d) の順に示す断面図
【図２】ＧＴＯの構造を示す断面図
【図３】従来のＧＴＯの不純物濃度分布図
【図４】従来のＧＴＯの製造工程の一部を(a) 〜(c) の
順に示す断面図
順に示す断面図
【図５】従来のＧＴＯの電極接触部のAl濃度分布図
【図６】本発明の別の実施例のＧＴＯの製造工程の一部
を(a) 〜(e) の順に示す断面図
を(a) 〜(e) の順に示す断面図
【図７】本発明の実施例によるＧＴＯの不純物濃度分布
図
図
【図８】本発明の実施例によるＧＴＯの電極接触部のAl
濃度分布図
濃度分布図
１ ｐエミッタ層 ２ ｎベース層 ３ ｐベース層 ４ ｎエミッタ層 ５ カソード電極 ６ ゲート電極 ９ 酸化膜 １０ 窓 １１ Ｂ拡散層 １２ ＢＳＧ層 １３ 酸化膜
Claims (5)
- 【請求項１】交互に導電型の異なる複数の層が厚さ方向
に隣接する半導体基板の一主面上に端部の第一層とその
層に隣接する異なる導電型の第二層のそれぞれに接触す
る電極が設けられるものにおいて、第二層の電極に接す
る表面層がその層の他の部分に比して高不純物濃度であ
ることを特徴とする半導体装置。 - 【請求項２】第二層の高不純物濃度の表面層の不純物濃
度が１×1019原子／cm3 以上である請求項１記載の半導
体装置。 - 【請求項３】交互に導電型の異なる複数の層が厚さ方向
に隣接する半導体基板の一主面から端部の第一層を通じ
てその層に隣接する第二層に達する凹部を形成したの
ち、一主面の全面を絶縁膜で被覆し、その凹部底面上で
絶縁膜に窓を明け、その窓を通して第二層に不純物を拡
散して高不純物濃度の表面層を形成し、次いで凸部表面
上で絶縁膜に窓を明け、絶縁膜の凸部表面上および凹部
底面上の窓でそれぞれ第一層および第二層に接触する電
極を形成することを特徴とする半導体装置の製造方法。 - 【請求項４】交互に導電型の異なる複数の層が厚さ方向
に隣接する半導体基板の一主面から端部の第一層を通じ
てその層に隣接する第二層に達する凹部を形成したの
ち、一主面の前面を絶縁膜で被覆し、その凹部底面上で
絶縁膜に窓を明け、その窓を通して第二層に不純物を拡
散して高不純物濃度の表面層を形成し、次いで再び前記
一主面全面を絶縁膜で被覆し、凸部表面上および凹部底
面上で絶縁膜に窓を明け、絶縁膜の凸部表面上および凹
部底面上の窓でそれぞれ第一層および第二層に接触する
電極を形成することを特徴とする半導体装置の製造方
法。 - 【請求項５】第二層がｐ型であり、主面を被覆する絶縁
膜が酸化膜であり、第二層の高不純物濃度の表面層を形
成するために拡散する不純物がほう素である請求項３あ
るいは４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4737492A JPH05251688A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4737492A JPH05251688A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251688A true JPH05251688A (ja) | 1993-09-28 |
Family
ID=12773329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4737492A Pending JPH05251688A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236170A (ja) * | 2004-02-23 | 2005-09-02 | Ngk Insulators Ltd | 半導体装置 |
| JP2012109601A (ja) * | 2012-02-01 | 2012-06-07 | Ngk Insulators Ltd | 半導体装置 |
-
1992
- 1992-03-05 JP JP4737492A patent/JPH05251688A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236170A (ja) * | 2004-02-23 | 2005-09-02 | Ngk Insulators Ltd | 半導体装置 |
| JP2012109601A (ja) * | 2012-02-01 | 2012-06-07 | Ngk Insulators Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688323A (en) | Method for fabricating vertical MOSFETs | |
| EP0342952B1 (en) | Topographic pattern delineated power MOSFET with profile tailored recessed source | |
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| US5019522A (en) | Method of making topographic pattern delineated power MOSFET with profile tailored recessed source | |
| US5045903A (en) | Topographic pattern delineated power MOSFET with profile tailored recessed source | |
| JPS6145396B2 (ja) | ||
| US4717682A (en) | Method of manufacturing a semiconductor device with conductive trench sidewalls | |
| US4542400A (en) | Semiconductor device with multi-layered structure | |
| US5089434A (en) | Mask surrogate semiconductor process employing dopant-opaque region | |
| US3426253A (en) | Solid state device with reduced leakage current at n-p junctions over which electrodes pass | |
| JPH05251688A (ja) | 半導体装置およびその製造方法 | |
| US5256583A (en) | Mask surrogate semiconductor process with polysilicon gate protection | |
| JP3444061B2 (ja) | 高耐圧横型絶縁ゲートバイポーラトランジスタ | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100573633B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
| JP2002110983A (ja) | Ｍｏｓトランジスタ | |
| JP2712098B2 (ja) | 半導体装置 | |
| JPS6352465B2 (ja) | ||
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPH07142757A (ja) | 半導体光センサの製造方法 | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JPH0136711B2 (ja) | ||
| JPS5924546B2 (ja) | 電界効果型半導体スイツチング素子 | |
| JP2501929B2 (ja) | 静電誘導半導体装置 |