JPS6022353A - 厚膜混成集積回路板 - Google Patents
厚膜混成集積回路板Info
- Publication number
- JPS6022353A JPS6022353A JP58129527A JP12952783A JPS6022353A JP S6022353 A JPS6022353 A JP S6022353A JP 58129527 A JP58129527 A JP 58129527A JP 12952783 A JP12952783 A JP 12952783A JP S6022353 A JPS6022353 A JP S6022353A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- thick film
- integrated circuit
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、小型、高密度に構成された厚膜混成集積回路
板に関するものである。
板に関するものである。
セラミック基板上に厚膜ペーストをスクリーン印刷して
配線導体及び抵抗体等を形成し、これに半導体素子その
他の電子部品を搭載した厚膜混成集積回路は、電子機器
の小型化、高性能化のために広く用いられている。
配線導体及び抵抗体等を形成し、これに半導体素子その
他の電子部品を搭載した厚膜混成集積回路は、電子機器
の小型化、高性能化のために広く用いられている。
２ （〔
この小型化、高性能化を更に推進するため、上記の配線
導体及び抵抗体を、絶縁層全弁して積層した多層゛化厚
膜混成集積回路板も公知である。
導体及び抵抗体を、絶縁層全弁して積層した多層゛化厚
膜混成集積回路板も公知である。
第１図は従来の多層化厚膜混成集積回路板の１例金示す
断面図で、セラミック基板１上に設けられた第１層配線
導体２及び第１層抵抗体３を絶縁層４で被覆し、その上
に第２層配線導体５及び第２層抵抗体６が設けられてい
る。
断面図で、セラミック基板１上に設けられた第１層配線
導体２及び第１層抵抗体３を絶縁層４で被覆し、その上
に第２層配線導体５及び第２層抵抗体６が設けられてい
る。
上′記の抵抗体は所望の抵抗値を得るためにトリミング
される。通常、第１層抵抗体は絶縁層で被覆する前にト
リミングされ、第２層抵抗体はその下方に第１層の構成
部材が存在する状態でトリミングされる。上記のトリミ
ングは、通常、ＹＡＧレーザ元（波長１．０６μｍ）に
よって行われる。
される。通常、第１層抵抗体は絶縁層で被覆する前にト
リミングされ、第２層抵抗体はその下方に第１層の構成
部材が存在する状態でトリミングされる。上記のトリミ
ングは、通常、ＹＡＧレーザ元（波長１．０６μｍ）に
よって行われる。
前記の絶縁層は、（ａ）耐湿性に優れていること、（ｂ
）第１層抵抗体と反応しに＜＜、第１層抵抗体の抵抗値
を変化させにくいこと、（Ｃ）第２層配線導体と反応し
に＜＜、第２層配線導体のノ・ンダ付を妨げないこと、
等の特性が必要であるため、これらの条件を満たす絶縁
層材料としてＰｂＯ−ＺｎＯ−Ｉｈ０ｓ−８１Ｃｈ系や
、Ｚｎ０−ＢｘＯｓ −８１０２系などの低融点結晶化
ガラスが好適である。
）第１層抵抗体と反応しに＜＜、第１層抵抗体の抵抗値
を変化させにくいこと、（Ｃ）第２層配線導体と反応し
に＜＜、第２層配線導体のノ・ンダ付を妨げないこと、
等の特性が必要であるため、これらの条件を満たす絶縁
層材料としてＰｂＯ−ＺｎＯ−Ｉｈ０ｓ−８１Ｃｈ系や
、Ｚｎ０−ＢｘＯｓ −８１０２系などの低融点結晶化
ガラスが好適である。
本発明者らは上記の材料が絶縁層材料として適している
ことを見出だして別途特許出願中であるが、その後の研
究にょシ、これらのガラス材料には欠配のような技術的
問題が有ること全発見した。
ことを見出だして別途特許出願中であるが、その後の研
究にょシ、これらのガラス材料には欠配のような技術的
問題が有ること全発見した。
すなわち、（ａ）第２層抵抗体の下部に第１層抵抗体が
ある場合、該第１層抵抗体の抵抗値がｔミぼ無限大に増
加する場合がある。（ｂ）第２層抵抗体の下部に第１層
配線導体がある場合、該第１層配線導体が断線する場合
がある。そして、上記（ａ）、 （ｂ）の不具合は第２
層抵抗体全トリミングした際に発生するので、トリミン
グ加工の影響によるものと考えられる。
ある場合、該第１層抵抗体の抵抗値がｔミぼ無限大に増
加する場合がある。（ｂ）第２層抵抗体の下部に第１層
配線導体がある場合、該第１層配線導体が断線する場合
がある。そして、上記（ａ）、 （ｂ）の不具合は第２
層抵抗体全トリミングした際に発生するので、トリミン
グ加工の影響によるものと考えられる。
本発明は上記（ａ）、 （ｂ）のごとく、第１層抵抗体
や第１層配線導体に第２層抵抗体トリミング加工の悪影
り＃全及ぼす虞れの無い厚膜混成集積回路板を提供する
ことを目的とする。
や第１層配線導体に第２層抵抗体トリミング加工の悪影
り＃全及ぼす虞れの無い厚膜混成集積回路板を提供する
ことを目的とする。
本発明者らは、上記のように第２層抵抗体のトリミング
加工が第１層の構成部材に悪影響を及ぼす技術的゛メカ
ニズムを探究した結果、次に述べるように第２層抵抗体
をトリミングする際のレーザ光が第１層の構成部分全損
傷するものであることを発見した。
加工が第１層の構成部材に悪影響を及ぼす技術的゛メカ
ニズムを探究した結果、次に述べるように第２層抵抗体
をトリミングする際のレーザ光が第１層の構成部分全損
傷するものであることを発見した。
第２図は第２層抵抗体乙の下方に絶縁層４を介して第１
層抵抗体６が有る場合に第２層抵抗体６をレーザ光７で
トリミングする状態の説明図である。レンズ８でレーザ
光７を集光させて第２層抵抗体６をカットすると、該レ
ーザ光は絶縁層４を透過して第１層抵抗体５を局部的に
加熱する。局部的に加熱された第１層抵抗体６の該局部
は沸点に達し、絶縁層４１！−破壊して噴出する。
層抵抗体６が有る場合に第２層抵抗体６をレーザ光７で
トリミングする状態の説明図である。レンズ８でレーザ
光７を集光させて第２層抵抗体６をカットすると、該レ
ーザ光は絶縁層４を透過して第１層抵抗体５を局部的に
加熱する。局部的に加熱された第１層抵抗体６の該局部
は沸点に達し、絶縁層４１！−破壊して噴出する。
また、第３図は第２層抵抗体６の下方に絶縁層４を介し
て第１層配線導体２が有る場合を示す説明図で、第２図
について説明した場合と同様に、第２層抵抗体６のカッ
トに伴って第１層配線導体２がレーザ光によって局部的
に加熱され、沸点に達して絶縁層４を破壊して噴出する
。
て第１層配線導体２が有る場合を示す説明図で、第２図
について説明した場合と同様に、第２層抵抗体６のカッ
トに伴って第１層配線導体２がレーザ光によって局部的
に加熱され、沸点に達して絶縁層４を破壊して噴出する
。
５頁
こうした破損のメカニズムの解明に基づいて考究すると
、絶縁層４がル−ザ光に対して不透明であれば該絶縁層
に覆われた第１層の構成部材を保護し得ることが期待で
きる。
、絶縁層４がル−ザ光に対して不透明であれば該絶縁層
に覆われた第１層の構成部材を保護し得ることが期待で
きる。
本発明は上述の原理に基づいて、レーザ光による第２層
抵抗体のトリミング加工における第１層構成部材の損傷
を防止するため、セラミック基板上に形成した第１層配
線導体及び第１層抵抗体と１これらを被覆して形成した
絶縁層と、この絶縁層の上に形成した第２層配線導体及
び第２層抵抗体とから成る厚膜混成集積回路板において
、前記の絶縁層として、レーザ光の波長に対して吸収率
の高い着色材科人シガラスを使用したことを特徴とする
。
抵抗体のトリミング加工における第１層構成部材の損傷
を防止するため、セラミック基板上に形成した第１層配
線導体及び第１層抵抗体と１これらを被覆して形成した
絶縁層と、この絶縁層の上に形成した第２層配線導体及
び第２層抵抗体とから成る厚膜混成集積回路板において
、前記の絶縁層として、レーザ光の波長に対して吸収率
の高い着色材科人シガラスを使用したことを特徴とする
。
本発明は３層もしくはそれ以上の多層構成の厚膜混成集
積回路板にも適用することもできる。この場合、第２層
とはトリミング操作する状態における最表層を意味し、
第１層とは絶縁層全弁して第２層の直下に対向する層を
意味するものとする。
積回路板にも適用することもできる。この場合、第２層
とはトリミング操作する状態における最表層を意味し、
第１層とは絶縁層全弁して第２層の直下に対向する層を
意味するものとする。
１Ｃ
次に、本発明の１実施例を第４図について説明する。こ
の図は、本発明の適用によって第１層抵抗体３に与える
悪影響を防止し得ることを確認するために構成した厚膜
混成集積回路の試料の断面図でるる。この厚膜集積回路
板試料は、９６％アルミナ基板１にＡｇ１Ｐ ｄ系導体
ペーストヲ印刷し、８５０℃で焼成して、抵抗体の端子
（第１層配線導体）２を形成した。この基板１に、シー
ト抵抗ＩＫ”／［１のＲｕＯ２系抵抗ペース）ｋ印刷し
、８５０℃で焼成し、さらにその上に以下に示す方法で
作成した絶縁層ガラスペーストラ印刷し、さらにその上
に、Ａｇ／Ｐｄ系導体ペースト（ソーダ石灰ガラス基板
用またはほうろう被覆金属基板用として市販されている
もの）を印刷し、６００℃で焼成し、絶縁層４′と第２
層抵抗体用の端子（第２層配線導体）５を形成した。さ
らにその上に、ソーダ石灰ガラス基板用のＲｕｎｇ系抵
抗ペーストヲ印刷し、６００℃で焼成して第２層抵抗体
６を形成した。
の図は、本発明の適用によって第１層抵抗体３に与える
悪影響を防止し得ることを確認するために構成した厚膜
混成集積回路の試料の断面図でるる。この厚膜集積回路
板試料は、９６％アルミナ基板１にＡｇ１Ｐ ｄ系導体
ペーストヲ印刷し、８５０℃で焼成して、抵抗体の端子
（第１層配線導体）２を形成した。この基板１に、シー
ト抵抗ＩＫ”／［１のＲｕＯ２系抵抗ペース）ｋ印刷し
、８５０℃で焼成し、さらにその上に以下に示す方法で
作成した絶縁層ガラスペーストラ印刷し、さらにその上
に、Ａｇ／Ｐｄ系導体ペースト（ソーダ石灰ガラス基板
用またはほうろう被覆金属基板用として市販されている
もの）を印刷し、６００℃で焼成し、絶縁層４′と第２
層抵抗体用の端子（第２層配線導体）５を形成した。さ
らにその上に、ソーダ石灰ガラス基板用のＲｕｎｇ系抵
抗ペーストヲ印刷し、６００℃で焼成して第２層抵抗体
６を形成した。
次に、前記の絶縁層ガラスペーストの作成方法について
述べる。重量％でＺｎＯ： ６３ 、 ＢｘＯｓ： ２
１ 。
述べる。重量％でＺｎＯ： ６３ 、 ＢｘＯｓ： ２
１ 。
７Ｉｉ
Ｓｉ０２： ８ 、 ＢａＯ：４． ＡＬｚ ０３ ：
１． Ｌｔ、ｏ：１． ＣａＯ： １゜５ｎｏ２：１
の組成の酸化物混合体を通常の方法によシ溶解し、溶解
物を水中に流し出してガラス化した。得られたガラスを
通常の方法によシ粉砕し、ガラス粉末とした。このよう
にして得たガラス粉末と着色材としてのＣｒ２Ｏ５とを
種々の割合に秤量し、それらを通常の方法で混合した。
１． Ｌｔ、ｏ：１． ＣａＯ： １゜５ｎｏ２：１
の組成の酸化物混合体を通常の方法によシ溶解し、溶解
物を水中に流し出してガラス化した。得られたガラスを
通常の方法によシ粉砕し、ガラス粉末とした。このよう
にして得たガラス粉末と着色材としてのＣｒ２Ｏ５とを
種々の割合に秤量し、それらを通常の方法で混合した。
得られたガラスとＣｒ２Ｏ５との混合粉末を有機ビヒク
ル（テルピネオールにエチルセルロースを溶解させたも
の）ト混練し、絶縁層ガラスペーストラ作成した。
ル（テルピネオールにエチルセルロースを溶解させたも
の）ト混練し、絶縁層ガラスペーストラ作成した。
上記の方法によシ作成した厚膜集積回路板にふいて、第
１層抵抗体５の抵抗値を測定し、しかる後、次に示す方
法で第２層抵抗体６全レーザ光でトリミングした。トリ
ミングはＱスイッチＹＡＧレーザ（波長１，０６μｍ）
を用いて、ピークパワー２〜４ＫＷのパルス発振のレー
ザ光を発生させ、これヲ集光レンズで４０〜６０μｍφ
のスポットに集光した焦点面に第２層抵抗体６を置き、
レーザ光を相対的に走査させて、第２層抵抗体６の全幅
ヲトリミングした。しかる後、第１層抵抗体３の抵抗値
特開昭ＧＯ−２２３５３（８） を測定し、トリミング前に測定した抵抗値からの変化率
を算出した。その結果を第１表に示す。
１層抵抗体５の抵抗値を測定し、しかる後、次に示す方
法で第２層抵抗体６全レーザ光でトリミングした。トリ
ミングはＱスイッチＹＡＧレーザ（波長１，０６μｍ）
を用いて、ピークパワー２〜４ＫＷのパルス発振のレー
ザ光を発生させ、これヲ集光レンズで４０〜６０μｍφ
のスポットに集光した焦点面に第２層抵抗体６を置き、
レーザ光を相対的に走査させて、第２層抵抗体６の全幅
ヲトリミングした。しかる後、第１層抵抗体３の抵抗値
特開昭ＧＯ−２２３５３（８） を測定し、トリミング前に測定した抵抗値からの変化率
を算出した。その結果を第１表に示す。
本表に・おいて＊印を附したものは比較例として葛げた
もので、本発明の範囲外である。
もので、本発明の範囲外である。
第１表
第１表かられかる通シ、ガラス粉末にＣｒ２Ｏ，′ｆｃ
添加することによシ、第２層抵抗体のトリミングによる
第１層抵抗体の抵抗値変化を数チ以内に低減することが
でき、これによって高精度な第１層抵抗体が得られる。
添加することによシ、第２層抵抗体のトリミングによる
第１層抵抗体の抵抗値変化を数チ以内に低減することが
でき、これによって高精度な第１層抵抗体が得られる。
第５図は上記と異る実施例における厚膜混成集積回路の
断面を示す。この集積回路は、本発明の適用によって第
１層配線溝体２に与える悪影響を防止し得ることを確認
するために構成した試料である。この試料（第５図）の
作成方法は前記実施例の試料（第４図）の作成方法と同
様であるが、第１層抵抗体の形成全省略した。
断面を示す。この集積回路は、本発明の適用によって第
１層配線溝体２に与える悪影響を防止し得ることを確認
するために構成した試料である。この試料（第５図）の
作成方法は前記実施例の試料（第４図）の作成方法と同
様であるが、第１層抵抗体の形成全省略した。
第２層抵抗体６をレーザ光でトリミングする方法も前例
と同様に行った。第１層配線溝体２に対する第２層抵抗
体６のトリミングの影響を調べるために、トリミング前
に第１層配線溝体２の導通全確認した後、トリミングし
、しかる後再度第１層配線導体２の導通を測定した。結
果全第２表に示す。本表において＊印金附したものは比
較例でろって本発明の範囲外である。
と同様に行った。第１層配線溝体２に対する第２層抵抗
体６のトリミングの影響を調べるために、トリミング前
に第１層配線溝体２の導通全確認した後、トリミングし
、しかる後再度第１層配線導体２の導通を測定した。結
果全第２表に示す。本表において＊印金附したものは比
較例でろって本発明の範囲外である。
第２表
第２表かられかる通シ、ガラス粉末にＣｒ＊Ｏｓｋ添加
することによシ、第２層抵抗体６のトリミングによる第
１層配線溝体２の断線を防止すること０ｃ１ ができる。
することによシ、第２層抵抗体６のトリミングによる第
１層配線溝体２の断線を防止すること０ｃ１ ができる。
上記二つの実施例において第１層の構成部材が第２層抵
抗体６のトリミングの悪影響を受けなかったのは、絶縁
層４′にレーザ光の波長に対して吸収率の高い着色材料
（Ｃｒ＊０ｓ）ｅ入れたため、レーザ光が絶縁層４′に
吸収されて透過しなかったからであると判断される。本
発明を実施する際、上記の着色材料としてＣｒｚ Ｏｓ
の他、ＭｎＣＬ Ｆｅｄ、 Ｖ２０Ｓなど全任意に選定
して用いることができる。
抗体６のトリミングの悪影響を受けなかったのは、絶縁
層４′にレーザ光の波長に対して吸収率の高い着色材料
（Ｃｒ＊０ｓ）ｅ入れたため、レーザ光が絶縁層４′に
吸収されて透過しなかったからであると判断される。本
発明を実施する際、上記の着色材料としてＣｒｚ Ｏｓ
の他、ＭｎＣＬ Ｆｅｄ、 Ｖ２０Ｓなど全任意に選定
して用いることができる。
以上詳述したように、本発明によれば、第２層抵抗体の
トリミング加工によって第１層抵抗体や第１層配線溝体
が悪影響を受ける虞れが無いという優れた実用的効果を
奏する。
トリミング加工によって第１層抵抗体や第１層配線溝体
が悪影響を受ける虞れが無いという優れた実用的効果を
奏する。
第１図は厚膜混成集積回路板の断面図、第２図及び第３
図は厚膜混成集積回路板の第２層抵抗体のトリミング操
作によシ第１層構成部材が影響を受けることの説明図、
第４図及び第５図はそれぞれ本発明の厚膜混成集積回路
板の効果確認のために構成した試料の断面図である。 １・・・セラミック基板、２・・・第１層配線溝体、６
・°・第１層抵抗体、４・・・絶縁層、４′・・・本発
明の実施例における絶縁層、５・・・第２層配線溝体、
６・・・第２層抵抗体、７・・・レーザ光、８・・・集
光レンズ。 代理人 弁理士 秋 本 正 実 第２図 第３図 ５ 第５０
図は厚膜混成集積回路板の第２層抵抗体のトリミング操
作によシ第１層構成部材が影響を受けることの説明図、
第４図及び第５図はそれぞれ本発明の厚膜混成集積回路
板の効果確認のために構成した試料の断面図である。 １・・・セラミック基板、２・・・第１層配線溝体、６
・°・第１層抵抗体、４・・・絶縁層、４′・・・本発
明の実施例における絶縁層、５・・・第２層配線溝体、
６・・・第２層抵抗体、７・・・レーザ光、８・・・集
光レンズ。 代理人 弁理士 秋 本 正 実 第２図 第３図 ５ 第５０
Claims (1)
- セラミック基板上に形成した第１層配線導体及び第１層
抵抗体と、これらを覆って形成した絶縁層と、この絶縁
層の上に形成した第２層配線導体及び第２層抵抗体とか
ら成る厚膜混成集積回路板において、前記の絶縁層とし
て、レーザ光の波長に対して吸収率の高い着色材斜入シ
ガラスを使用したことを特徴とする厚膜混成集積回路板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129527A JPS6022353A (ja) | 1983-07-18 | 1983-07-18 | 厚膜混成集積回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129527A JPS6022353A (ja) | 1983-07-18 | 1983-07-18 | 厚膜混成集積回路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022353A true JPS6022353A (ja) | 1985-02-04 |
| JPH0141275B2 JPH0141275B2 (ja) | 1989-09-04 |
Family
ID=15011711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58129527A Granted JPS6022353A (ja) | 1983-07-18 | 1983-07-18 | 厚膜混成集積回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776648A (en) * | 1995-05-16 | 1998-07-07 | Brother Kogyo Kabushiki Kaisha | Electrostatic latent image developing method |
-
1983
- 1983-07-18 JP JP58129527A patent/JPS6022353A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776648A (en) * | 1995-05-16 | 1998-07-07 | Brother Kogyo Kabushiki Kaisha | Electrostatic latent image developing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0141275B2 (ja) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6860000B2 (en) | Method to embed thick film components | |
| JPH0361359B2 (ja) | ||
| US4830878A (en) | Method of manufacturing a substrate coated with multiple thick films | |
| US5164342A (en) | Low dielectric, low temperature fired glass ceramics | |
| JPH03116801A (ja) | 抵抗体ペースト | |
| JP3333404B2 (ja) | チップ部品及びその製造方法 | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| JPS6022353A (ja) | 厚膜混成集積回路板 | |
| EP1178713B1 (en) | Multilayered board and method for fabricating the same | |
| US5070047A (en) | Dielectric compositions | |
| JP3659288B2 (ja) | 電子部品 | |
| JPH04329691A (ja) | 導体ぺーストおよび配線基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH04328207A (ja) | 導体組成物および配線基板 | |
| JPH07326835A (ja) | 低温焼成セラミック回路基板 | |
| JPS60217654A (ja) | 厚膜混成集積回路板 | |
| JPH0719968B2 (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JP3142729B2 (ja) | セラミック配線基板 | |
| JPH05267815A (ja) | セラミックス配線基板及びその製造方法 | |
| JP2003060357A (ja) | セラミック配線基板の製造方法及びセラミック配線基板 | |
| JPH01170038A (ja) | 厚膜混成集積回路基板 | |
| JPS6151905A (ja) | 膜コンデンサの製造方法 | |
| JPH02273986A (ja) | 厚膜回路基板 | |
| JPH0362286B2 (ja) | ||
| JPH04326758A (ja) | 厚膜混成集積回路基板 |