JPS60223129A - 3/5族化合物半導体の選択エツチング方法 - Google Patents

3/5族化合物半導体の選択エツチング方法

Info

Publication number
JPS60223129A
JPS60223129A JP7894884A JP7894884A JPS60223129A JP S60223129 A JPS60223129 A JP S60223129A JP 7894884 A JP7894884 A JP 7894884A JP 7894884 A JP7894884 A JP 7894884A JP S60223129 A JPS60223129 A JP S60223129A
Authority
JP
Japan
Prior art keywords
crystal
gas
etching
group
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7894884A
Other languages
English (en)
Inventor
Yoshitake Katou
芳健 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP7894884A priority Critical patent/JPS60223129A/ja
Publication of JPS60223129A publication Critical patent/JPS60223129A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、I/V族化合物半導体の選択エツチング方法
に関する。
(従来技術とその問題点) 1/V族化合物半導体、たとえばInP、GaAs進み
、その集積化へと応用が開始されている。光デバイス、
電子デバイスの形成、さらにはデバイス集積化するのに
必要不可欠な技術として選択エツチング技術がある。
従来性なわれた選択エツチング方法はエツチング液を用
いる化学エツチング法や反応性ガス例えばHCI、C/
、 、CF、等の化合物半導体に対し反応性の高いガス
を用いるガスエツチング法がある。
第1図は従来の選択エツチング法を説明するための断面
模式図であす1.保護膜12を施した化合物半導体結晶
11をエツチング液に浸すか或込は反応性ガス又はその
ラジカル分子(原子)やイオン分子(原子)Kさらすこ
とにより、エツチングされ選択エツチング部13が得ら
れる、従来の選択エツチング方法でけ、基板11の表面
に対して垂直方向にエツチングすることが極めて困難で
あり、又エツチングが進むにつれ保護膜下部も侵食され
てしまい深いエツチングを得るのが困難であった。さら
罠エツチング面は鏡面が得られにくいという欠点があっ
た。これは、化合物半導体の結晶構造の結晶面方位によ
り原子間の結合力が弱い面方位があり、弱い結合面方位
が強い結合面方位に対して先にエツチングされるため、
垂直方向にエツチングされないと考えられる。又錆面が
得られにくいのは、エツチング反応の不均一性によるも
のと考えられる。
(発明の目的) 本発明の目的は、保設膜下の結晶を侵食することなく、
結晶基板表面に垂直方向に深くエツチングでき、得られ
たエツチング面が鏡面である胃、/V族化合物半導体の
選択エツチング方法を提供することにある。
(発明の構成) 本発明によればI / V族化合物半導体の表面のエツ
チング部以外に保詐膜(マスク)を施した結晶の選択エ
ツチング方法において、前記結晶を気相反応管内に設置
し昇温した後、HC/ガスおよび前記結晶のl族元素か
らなる塩化l族分子ガスと■族元素からなる水素化V族
分子ガスを用いることを特徴とするIf/V族化合物半
導体の選択エツチング方法が得られる。
(実施例) 次に本発明を一実施例により詳細に説明する。
第2図は、本発明の一実施例を説明するための半導体結
晶の断面模式図である。本実施例において試みられた条
件は半導体結晶11にInP、選択エツチング表面を(
100)面とし保護膜12にsio。
\ を用い被覆した。結晶11を気相反応室に設置し、結晶
11を約500℃に昇温した。 気相反応室中へInと
HC7ガスを反応させたIn(JガスとPH。
iスf−’cれぞれ5rrtll/rnin、HClガ
ス01m、lJ/min、キャリアガスとしてH,ガス
2 l/mm 流した。
この条件のもとて10分間エッヂングしたところ、深さ
約20μmの選択エツチング部13が得られた。
との試料での選択エツチング部を走査型電子顕微鏡で観
察したところ、エツチング面は結晶表面に垂直である(
110)面が得られ鏡面であることが確認され、本発明
の効果が充分に確認された。
結晶表面に垂直で鏡面が得られる理由としては、塩化1
族分子ガスと水素化■族分子ガスが弱い結合面方位のエ
ツチングを防げ結晶表面に垂直方向へのみエツチングが
進行するためと考えられる。
(発明の効果) 従来半導体レーザーの共振器面を選択エツチングで作る
のが困難であったのに対し本方法を用いると、選択エツ
チング面が鏡面であることから、半導体レーザの共振器
面の作成や光−電子デバイス集積化が可能となる。
前記実施例においては、半導体結晶をInP としたが
、前期結晶に限定されず、GaAs等Cの場合において
は、塩化l族分子ガスとしてGaCA!、水素化V族水
素ガスとしてAsH−等を用いる)さらには多層にエピ
タキシャル成長された半導体結晶でも良い。
前記実施例においては選択エツチング表面を(100)
面としたがこの面に限定されず(111,)面、(11
5)面等でも良い。
【図面の簡単な説明】
第1図は従来の選択エツチングを説明するための断面模
式図、第2図は本発明の一実施例を説明するための断面
模式図である。 11・・・・・半導体結晶、 12・・・・・・保護膜
、 13・・・・選択エツチング部。

Claims (1)

    【特許請求の範囲】
  1. 1/V族化合物半導体の表面のエツチング部以外に保護
    膜(マスク)を施した結晶の選択エツチング方法におい
    て、前記結晶を気相反応管内に設置し昇温した後、HC
    Iガスおよび前記結晶の1族元素からなる塩化■族分子
    ガスとV族元素からなる水素化V族分子ガスを用いるこ
    とを特徴とするl/V族化合物半導体の選択エツチング
    方法。
JP7894884A 1984-04-19 1984-04-19 3/5族化合物半導体の選択エツチング方法 Pending JPS60223129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7894884A JPS60223129A (ja) 1984-04-19 1984-04-19 3/5族化合物半導体の選択エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7894884A JPS60223129A (ja) 1984-04-19 1984-04-19 3/5族化合物半導体の選択エツチング方法

Publications (1)

Publication Number Publication Date
JPS60223129A true JPS60223129A (ja) 1985-11-07

Family

ID=13676108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7894884A Pending JPS60223129A (ja) 1984-04-19 1984-04-19 3/5族化合物半導体の選択エツチング方法

Country Status (1)

Country Link
JP (1) JPS60223129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62153375A (ja) * 1985-12-27 1987-07-08 F S K Kk ウエハダイシング用粘着シート

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62153375A (ja) * 1985-12-27 1987-07-08 F S K Kk ウエハダイシング用粘着シート
JPH0215594B2 (ja) * 1985-12-27 1990-04-12 Fsk Kk

Similar Documents

Publication Publication Date Title
EP0380815B1 (en) Integration of GaAs on Si substrate
US4254161A (en) Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking
JPS62500414A (ja) 3−v及び2−6族化合物半導体の被覆
JPS609180A (ja) 半導体光検出器の製作方法
US5045346A (en) Method of depositing fluorinated silicon nitride
US6838391B2 (en) Method of semiconductor processing including fluoride
JPS60223129A (ja) 3/5族化合物半導体の選択エツチング方法
JP4537549B2 (ja) 化合物半導体装置の製造方法
JPS58101428A (ja) シリコン窒化膜のエツチング方法
JPH03769B2 (ja)
JPS61128520A (ja) 不純物拡散方法
Lüthje et al. X-ray lithography: Novel fabrication process for SiC/W steppermasks
JPS62153198A (ja) 3−5族化合物半導体の気相エツチング方法
JPS61288429A (ja) ガリウムヒ素結晶の気相エツチング方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
US6592835B1 (en) Silica substrate or portion formed from oxidation of monocrystalline silicon
KR100234005B1 (ko) 산화알루미늄갈륨비소를 이용한 광전소자의 전류차단구조 형성방법
KR100243383B1 (ko) 반도체 박막 선택 성장방법
JPS60211847A (ja) 絶縁膜の形成方法
JPH0355440B2 (ja)
JPS6277466A (ja) 薄膜形成方法
JPS6169115A (ja) 気相エピタキシヤル成長方法
JPS6199328A (ja) 拡散保護膜形成方法
JPH01186627A (ja) 半導体素子のパシベーション膜作成方法
JPH0226373B2 (ja)