JPS6022192A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子楽器に関し、特に、回路の動作スピードを
高速化せずに、複雑な演算処理を行ない楽音波形を生成
する電子楽器に関する。

従来例の構成とその問題点 従来ｔデータメモリから楽音合成データを読み取り、そ
の読み取ったデータを用い楽音を生成する場合、一定時
間内たとえば、２５μＳ　（４０ｋＨｚ　）おるいは、
８音時分割多重発生の場合は３／１ｇ（４０ｋＨｉＸ　
８．　）ごとに波形サンプルを言−１−算して波形を発
生する必要があり、３／Ａｓ内に合成データの読み取り
、読み取ったデータを用い波３杉勺三）戊を行なうこと
になり、高速な回路動作が要求さｉする。

また、波形の形状変化を時間的に施す場合、１回の波形
サンプル発生に複数の楽音合成データの読み取りおよび
、複雑な計算処理が必要となり、さらに高速な回路動作
が要求され、実現力；困酸となる。

発明の目的 本発明の目的は、複数の楽音合成データの読み取り、複
雑な計算処理を行ない楽音を生成する場合でも、低速な
回路動作で実現できる電子系ｅ（を提供するものである
。

発明の構成 本発明の電子楽器は、楽音合成データを言己１：音する
データメモリ部と、上記データメモリ部力１ら楽音合成
データを読み取るデータ読み取シ部と、上記データ読み
取り部で読み取った楽音合成データを用い楽音を生成す
る波形発生部とを具備し、データ読み取υ部で楽音合成
データ読み取り処理を行なうとともに、波形発生部で前
回読み取った楽音合成データを用い楽音を生成するよう
に構成したものであり、同一タイミング内で、読み取っ
たデータを用い波形生成せず１時間的に処理タイミング
を分けることにより、各部の動作スピードを低速化する
ものである。

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例を示す電子楽器のブロック図
である。（１０１）は鍵盤部（ＫＢ）、（１０２）は音
色タブレットスイッチや効果スイッチなどにより構成し
ている操作部（ＴＡＢ）、（１ｏａ）は中央処理装置（
ＣＰＵ）で、コンピュータなどに用いられるものと同様
のもの、（１０４）は読み書き可能な記憶装置（ランダ
ムアクセスメモリでＲＡＭと呼ぶ）、（１０６）はＣＰ
Ｕ（１０３）の動作を決定す仝プログラムが格納された
読み出し専用記憶装置（リードオンリーメモリでＲＯＭ
と呼ぶ）、（１０６）は楽音の合成を行なうだめの波形
サンプルデータや波形内挿を行なうだめの制（財）デー
タなどを記憶しているＲＯＭである。（１０７）はＲＯ
Ｍ（１０６）に記憶している波形サンプルデータや制御
データを用いて楽音を発生する楽音発生部、（１０８）
はす７プリングノイズを除去するフィルタ、（１０９）
は電気音響変換器である。

鍵盤部（１０１）、操作部（１０２）　、　ＣＰＵ（１
０３）。

ＲＡＭ（１０４）、ＲＯＭ（１０５’）（１０６）、楽
音発生部（１ｏ７）はデータバス、アドレスバスおよび
コントロール線で結合されている。このようにデータバ
スとアドレスバスとコントロール線とで結合する方法そ
の・ものは、ミニコンピユータやマイクロコンピュータ
を中心とした構成方法として公知のものである。データ
バスとしては８〜１６本位用いられ、このバス線上をデ
ータが一方向でなく多方向に時分割的に送受信される。

アドレスバスも複数本たとえば１６本用意され、通常は
ＣＰＵ（１ｏ３）がアドレスコードを出力し、他の部分
がアドレスコードを受け取る。コントロール線は通常メ
モリ・・リクエスト線（ＭＲＥＯ）、Ｉ１０リクエスト
線（ＩＯＲＱ）、す７ド線（ＲＩ））　、ライト線（Ｗ
Ｒ）などが用いられる。

ＭＲＥＱはメモリを読み書きすることを示し。

ｌ０ＲＱは入出力装置（Ｉ／、０）の内容を取り出しす
ることを示し、ＲＤはメモリやＩｌｏからデータを読み
出すタイミングを示し、ＷＲはメモリやＩｌｏにデータ
を書き込むタイミングを示す。このようなコントロール
線を用いたものとしては、ザイログ社のマイクロプロセ
ッサｚ８０があげられる。

次に第１図の電子楽器の動作について述べる。

鍵盤部（１ｏ１）は、複数の鍵スィッチを複数の群に分
けて、群内の鍵スィッチのオン／オフ状態を一括してデ
ータバスに送ることができるように構成される。たとえ
ば６１鍵の鍵盤の場合％６鍵（半オクターブ）ずつの１
０群と１鍵の１群の１１群に分け、各群にアドレスコー
ドを１つずつ割りつける。アト、レスラインに上記各群
のうちの１つを示すアドレスコードが到来し、信号ｌ０
ＲＱと信号ＨＤが印加されると、鍵盤部（１ｏ１）はそ
のアドレスコードを解読して、対応する群内のキースイ
ッチのオン／オフを示す６ビツトまだは１ビツトのデー
タをデータバスに出力する。これらは、デコーダ、バス
ドライバおよび若干のゲニト回路を用いて構成すること
ができる。操作部（１０２）のうち、タブレットスイッ
チについては、鍵盤部（１０１）と同様の構成をとるこ
とができる。

ＣＰＵ（１０３）はその内部にあるプログラムカウンタ
のコードに対応するＲＯＭ（１ｏｅｓ）のアドレスから
命令コードを読み取り、これを解読して算術演算、論理
演算、データの読み込みと書き込み、プログラムカウン
タの内容の変更による命令のジャンプなどの作業を行な
う。これらの作業の手順はＲＯＭ（１ｏ５）に書き込ま
れている。まずＣＰＵ（１ｏ３）はＲＯＭ（１０５）よ
り鍵盤部（１０１）のデータを取り込むための命令を読
み取り、鍵盤部（１０１）の各鍵のオン／オフを示すコ
ードを各群ごとに取り込んで行く。そして、押鍵されて
いる鍵コードを、楽音発生部（１０７）の有限のチャネ
ルに割り当て鍵コードに対応する楽音発生データを送出
する。

次にｃｐｕ（１ｏｓ）は操作部（１０２）よりデータを
取シ込むだめの一群の命令を順次ＲＯＭ（１０５）から
読み取シ、これらを解読して操作部（，１０２）に対応
するアドレスコードとコントロール信号ｌ０ＲＱとＲＤ
を出力し、データバスに操作部（１０２）のスイッチの
状態を表現するコードを出力させ、ＣＰＵ（１０３）内
に読み込む。ＣＰＵ（１０３）内に読み込んだデータに
基づいて、音色の選択や所定の効果側（財）データの生
成を行ない、ＲＯＭ（１０６）に音色選択データ、楽音
発生部（１０７）Ｋ効果側脚データを送出する。なお、
押鍵されている鍵コードを楽音発生部（１ｏ７）の有限
のチャネルに割り当ててゆく方法そのものは、ジェネレ
ータアサイナ機能として公知のものである。

楽音発生部（１０７）ではＣＰＵ　（１０３）から供給
されだ楽音発生データに基づいて、楽音合成データＲＯ
Ｍ（１０６）から所定の波形サンプルデータや制御デー
タを取シ込み波形内挿処理を行なって楽音波形を発生し
、フィルタ（１０Ｂ）を介して電気音響変換器（１０９
）から楽音を発生させる。

第２図にＣＰＵ（１ｏａ）から楽音発生部（１０７）に
データを供給する場合のタイムチャートを示す。

アドレスバスに工１０ボートアドレスを、データバスに
楽音発生データや効果側聞データなどをそれぞれ供給す
る。そして、コントロール信号Ｉ　ＯＲＱとＷＲが論理
ロウレベル（以下ｔ（Ｏｎと略す）から論理・・イレベ
ル（以下°ゞＩ　＋１と略す）へ変化するタイミングで
、工１０ポートアドレスで指定されているチャネルにデ
ータバスの内容をランチする。

次に、楽音発生部（’＋０７）に供給される各種のデー
タについての説明を行なう〇 第１表にＩ１０ポートアドレスと各種データの内容を示
す。Ｉ１０ポートアドレスは１６進表示となっている。

Ｉ１０ポートアドレス（００）＋６から（０７）＋６に
対応するデータは、楽音発生データで８チャネル分すな
わち％８音分の発生が可能となっている。Ｉ１０ボート
アドレス（０８）１６は減衰データでエンベロープ信号
の減衰１１’！ｊ性を指定するものである。

第１表 第２表に楽音発生データの構成内容を示す。ビット位置
ＤＯからＤ３は音階周波数を指定するノートクロック指
定データである。ビット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ビット位１ｆ
ｉＤ７は鍵スィッチのオン／オフ操作に伴なうキーオシ
／オフ信号で、オフ時は’ｏ”、オン時はパ１”となる
。

第３表に波形サンプル数指定データ５Ｄｏ−８Ｄ２のコ
ード内容とそのコードで指定される波形１周期のサンプ
ル数を示す。波形サンプル数指定データＳＤは（ｏｏｏ
’）２から（１１１）２’ＥＣＶ）８種類ノ波形サンプ
ル数が指定できるようになっており、本実施例では１．
５１２サンプルから４サンプルまでを指定している。

第４表にノートクロック指定データＮＤｏ−ＮＤ３で表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す。

第２表 第３表 第４表 楽音合成データＲＯＭ（１０６）の記憶内容についての
説明 第３図に発音開始時から発音終了時１での楽音波形のエ
ンベロープ包絡状態の一例を示す。第３図に示しだエン
ベロープ包絡の発音開始時から発音終了時までの楽音波
形から１枚（ｉ＝ｏ＋Ｌ＋２．３Ｉ　・・・・・・、ｌ
−１）を選択抽出する。そして、選択抽出した楽音波形
１周期をそれぞれＮ分割する。第４図に選択抽出した楽
音波形の一例を示す。

抽出しだ１枚の楽音波形１周期をＮ分割（ｎ−ｏ。

１＋　２＋　３＋　・・・・・・、Ｎ−１）−して得だ
Ｎ個の波形サンプル値すなわち、ＩＸＮ個の波形サンプ
ル値と、楽音を生成する時に使用する制御データ（本発
明では、波形内挿を行なうだめの制御データを考えてい
る。）とをデータメモリに記憶しておく。

波形生成方法についての説明 波形生成方法としては、波形内挿処理を行ない楽音波形
を生成するものであり、選択抽出して得だサンプル波位
置土からｉ＋１の間を楽音波形１周期がＭ回（ｍ””Ｏ
ｙ　１＋　２＋　３＋　・””’＋　Ｍ−１）くり返し
て推移するものとし、波形サンプルｆ（Ｘｉ、ｎ）とｆ
　（Ｘｉ＋＋、ｎ　）との間に存在する仮想サンプル値
ｆ　（Ｘｉ、ｍ、ｎ　）を補間演算を用い仮想的に仮想
サンプル点の波形サンプル値を算出して近似値をめるも
のである。補間式を下式に示す。

ｆ　（Ｘｉ、ｍ、ｎ）−ｆ（Ｘｉ、ｎ）＋（ｆ（Ｘｉ＋
＋、ｎ）　ｆ（Ｘｉ、ｎ））　Ｘ　Ｍ・・・・・・（１
） ｉは、選択抽出しだ１枚の波形サンプル位置で、波形ナ
ンバを表わす。（１−ｏ、１．・・・・・・。

ニー１） ｍは、波形ナンバｌから１＋１の間をＭ回繰り返し推移
している途中の位置を表わすものである。（ｍ−ｏ、１
．・・・・・・、Ｍ−１）ｎｉｄ、楽音波形１周期をＮ
分割したサンプル位置で、波形ザンプルナンパを表わす
。

（ｎ−ｏ、１．・・・・・・、Ｎ−１）第５図（２Ｌ）
に（１）式を用いだ補間例を示す。図かシもわかる工う
に、波形のつなぎ目で不連続が発生している。この不連
続点のレベル差が大きい場合は、不用なノイズ成分とし
て聴感上問題となる場合がある。そこで、本実施例では
、（１）式に補正項を加えて第４図（ｂ）に示すように
不連続点の発生を防止している。（２）式に補正項を加
えた補間式を示す。

・・・・・・（２） 音程の発生方法についての説明 音階の決定については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、データメモ
リに記憶している楽音波形１周期のサンプル数をかえる
ことによりオクターブ関係の音程を発生している。

ｃｏ音を６１２サンプルとすると、音階クロック信号は
、３２．７０３１〜１ｚＸ５１２ザンプル≠１６．７４
曲となる。第５表に音階と音階クロックの関係を示す。

第５表 九。、＝８．ＯＯ○９６計 第６図は楽音発生部（１０７）の構成図である。

第６図において、（６０１）は主発振器％　（６０２）
は楽音発生部（１０７）の動作内容を開側１するンーケ
ンザ、（６０３）はＣＰＵ（１０３）から供給される各
種のデータをランチする入力レジスタ部、（６０４）は
タイマー、（６０５）は比較レジスタ部、（６０６）は
発音すべき周波数に対応する周波数データを発生する周
波数データプロセッサ（以下ＦＤＰと略す）、（６０７
）は前述で説明した（２）式の波形内挿処理を行なう波
形データプロセソザ（以下ＷＤＰと略す）、（６ｏａ）
は楽音合成データＲＯＭ（１０６）から波形サンプルデ
ータや制菌データなどを読み込むデータ・リード・プロ
セッサ（以下ＤＲＰと略す）、（６０９）は所定のパル
ス幅のパルス信号を生成する読み出しパルス形成部、（
６１０）はＷＤＰ（６０７）、ＤＲＰ（６０８）などに
演算処理要求を行なう計算要求フラグ発生部、（６１１
）はディジタル信号をアナログ信号に変換するディジタ
ル／アナログ変換器（以下ＤＡＣと略す）、（６１２）
は１チャネル当りアナログスイッチ２つとコンデンサ１
つとで構成しアナログ信号を保持するアナログバッファ
メモリ部、（ｅｌｓ）は積分器である。

上記構成において、（６０４）、　（ｅｏｓ）、　（ｅ
ｏｅ）。

（６１０）は発音音階を決定するノートクロック発生部
を構成し、（６０８）は楽音合成データＲＯＭ（１０６
）から所定のデータを読み出すデータ読み出し部を構成
し、（６０７）は該読み出したデータを処理し楽音を形
成する波形計算部を構成し、（６１１）、　（６１，２
）、　（６１３）は該計算結果のディジタル信号をアナ
ログ信号に変換する変換部を構成する。

入力レジスタ部（６０３）、比較レジスタ部（６０５）
、ＦＤＰ（６０６）、ＷＤＰ（６０７）、ＤＲＰ（６０
８）、計算要求フラグ発生部（６１０）はンーケンサ（
６０２）によって処理を行なう手順が決められている。

ＣＰＵ（１０３）から所定のチャネルたとえばチャネル
１に楽音発生データが供給されると、／−ケンザ（６０
２）で決められている所定のタイミングで入カレジス’
ｚ部（６ｏｓ）からＦＤＰ（６ｏ６）、ＷＤＰ　（６０
７）、ＤＲＰ　（６０８）に楽音発生データが供給され
る。そうすると、ＤＲＰ（６０８）において、楽音合成
データＲＯＭ（１０６）から波形サンプルデータと制（
財）データを読み取る。そして、（２）式に示したｆ（
Ｘｉ、ｎ）をデータＷＤＩとし％　ｆ（Ｘｉ＋１．ｎ）
をデータＷＤＩＩとしてＷＤＰ（６０７）に供給する。

さらに。

読み取った制御データに基づいた＠）式に示した内挿係
数の分子項をデータＭＬＰとしてＷＤＰ’（６０’７）
に供給する。

ＷＤＰ（６０７ンでは、ＤＲＰ（ａｏｓ）から供給され
たデータＷＤ■、　ＷＤＩ、　ＭＬＰを用い、（２）式
の波形演算処理を行なってＤＡＣ（６１１）に供給する
。そして、ＤＡ（３（６１１）において、ＷＤＰ（６０
７）がら供給されたディジタル信号をアナログ信号に変
換し、アナログバッファメモリ部（６１２）にアナログ
信号として供給し、チャネル１に対応するコンデンサに
電荷が蓄えられる。

一方％ＦＤＰ（６０６）　では、入力レジスタ部（６０
３）から供給された楽音発生データに基づいた周波数デ
ータが生成され、比較レジスタ部（ｅｏｓ）のチャネル
１に対応するレジスタに供給される。そして、比較レジ
スタ（ｅｏｓ）に供給されたデータとタイマー（６０４
）から供給されている時間データとの比較処理を行ない
、一致が検出できると一致パルスを読み出しパルス形成
部（６０９）と計算要求フラグ発生部（６１０）に供給
する。

そうすると、読み出しパルス形成部（Ｔ）０９）で所定
のパルス幅の読み出し信号を生成し、アナログバッファ
メモリ部（６１２）に供絨する。アナログバッファメモ
リ部（６ｊ２）内のチャネル１に対応するコンデンサに
蓄えられている電荷は読み出し信号によって積分器（，
６１３）に流れ込む。

計算要求フラグ発生部（ｅｌｏ）では、次の波形サンプ
ルすなわち、仮想サンプル点をめるだめの計算要求フラ
グを発生し保持する。そして、その後再び処理タイミン
グがチャネル１となると、計算要求フックが発生してい
るので前述と同様に波形内挿処理が行なわれ、アナログ
バッファメモリ部（６１２）内のコンデンサに電荷が蓄
えられる。

以後、計算要求フラグに対応して波形内挿処理が行なわ
れ、楽音波形を発生することになる。

なお、コンデンサに蓄える電荷は％ｆ　（Ｘｉ、ｍ、ｎ
−＋　）と今回求めた波形サンプル値ｆ（Ｘｉ、ｍ、ｎ
）との差分に相当する。そして、積分器（６１３，）に
よって今回求めた波形サンプル値ｆ　（Ｘｉ、ｍ、ｎ）
が復元されることになる。アナログバッファメモリ部（
６１２）と積分器（’６１３　）周辺の動作については
、特願昭５７−１２６４１３　「波形読み出し装置」に
述べであるＯ 第７図はシーケンサ（６０２）の−具体例のブロック図
である。図中、（７０１）は２相りロック信号φ１と信
号φ２とを発生する２相りロック発生部％　（７０２）
ｉ１チャネル尚υの動作シーケンスを決める１１進カウ
ンタ、（γ０３）は現在演算処理を行なっているチャネ
ルコードを発生するカウンタ、（７０４）は動作手順が
記憶されているＲＯＭ。

（７０６）ｌｄデコーダである。第８図にシーケンサ（
６０２）のタイミングチャート図を示す。

主発振器（６０’１）からマスタクロック（ＭＣＫ）信
号が２相りロック発生部（アｏ１）に供給される。

２相りロック発生部（７０１）では、第８図に示すよう
な２相りロック信号φ１．φ２を発生する。信号φ１は
１１進カウンタ（７０２）とカウンタＣ７ｏｓ　）に供
給されている。

１１進カウンタ（９０２）は４ビツト構成となっでおり
、信号φ１がｎ　ｏ　＋１から１″へ変化するタイミン
グでカウントアツプ処理を行う。出力信号が（１１１１
）２となり、次にカウントアツプを行なうと（０１０１
）２にセットされる。この結果、１１進カウンタ（７０
２）の出力信号は１１の状態、すなわち（ｏｌｏｌ）２
〜（１１１１）２となる。これを命令ステップ信号とし
て使用する。

カウンタ（７ｏ３）は３ビツト構成となっており、１１
カウンタ（７０２ンの出力信号が（１１１１）２か　′
ら（０１０１）２へ変化するたびにカウントアツプ処理
を行う。この結果、カウンタ（７０３）の出力信号は８
の状態、すなわち（０００）２〜（１１１）２となる。

これをチャネルコードとして使用する。

ＲＯＭ（７０４）は１１進カウ７り（７０２）から供給
される命令ステップ信号に基づいた命令コードを読み出
し、デコーダ（７０５）に供給する。デコーダ（７０５
）はＲＯＭ（７０４）から供給された命令コードを解読
して処理制御信号を各部に供給する。

この結果、１チャネル当りの計算時間は２．７５μＳ　
となり％　１１の命令ステップで各演算処理を行なうこ
とになる。そして、２２μｓ　ごとに計算タイミングが
返される−ことになる。

第９図にアナログバッフ１メモリ部（６１２）の−具体
例の構成図を示す。図中、（９０１）は入力端、（９０
２）は出力端、（９０３）〜（９０８）はアナログスイ
ッチ、Ｃ１〜Ｃ８はコンデンサである。

アナログスイッチ（９０３）、　（９０５）、　（９０
７）のゲート入力に供給されている信号ＡＷ１〜ムＷ８
はＷＤＰ（６０７）から供給されている。まだ、アナロ
グスイッチ（９０４）＋　（９０６）ｌ　（９０８）の
ゲート入力に供給されている信号ＡＲ１〜ＡＲｓは読み
出しパルス形成部（６Ｑ９）から供給されている。

ＤＡＣ（６１１）で変換されたアナログ信号は入力端（
９０１）に印加されアナログスイッチ（９０３）＋（９
０５）ｌ　（９０７）に供給される。そして、チャネル
１に対応するデータであれば、アナログスイッチ（９０
３）のみオン状態となり％入力端（９０１）に印加され
たアナログ信号に相当する電荷がコンデンサＣ１に蓄え
られる。

その後、チャネル１に対応する読み出しパルスＡＲ１が
読み出しパルス発生部（６０９）からアナログスイッチ
（９０４）のゲート入力に供給されると、コンデンサＣ
１に蓄えられている電荷が出力端（９０２）を介して積
分器（ｅ１３）に供給される。

アナログスイッチ（９０３）、　（９０５）、　（９０
７）はＷＤＰ（６０７）の動作タイミングに同期してい
るので、同時に複数個オン状態にならない。アナログス
イッチ（９０４）・（’９０６）、　（９Ｑ８）は音階
周波数に同期してオンするようになっているため、複数
個同時にオン状態となりうる。

第１０図は楽音発生部（１０７）の内部動作タイミング
チャートである。第１０図には４チャネル分のタイミン
グを示しだ〜。

図中の略記号の説明 ＣＲＦは、谷チャネルごとの計算要求信号である。

そして、要求開始時点が比較レジスタ 部（ｅｏｅ）から供給される一致信号と同期している。

すなわち、音階周波数 に同期することとなり、たとえ、げ、Ｃ音階であれば５
？、７４μｓごとに発生する。

ａＬｅは、波形演算タイミングを示す。

ＤＡＣは、ＤＡＣ（６１１）を介してアナログバッファ
メモリ（６１２）内のコンデンサに電荷を蓄えるタイミ
ングを示す。

ＯＴＣは、アナログバッファメモリ（ｅ１２）内のコン
デンサに蓄えられている電荷を積 分器（６１３）に供給するタイミングであり、ＣＲＦと
同様に、音階周波数に同期して発生している。

チャネル１のタイムチャートについて説明する。

チャネル１に相当する演算タイミングはシーケンサ（６
０２）で発生しているチャネルコードによって決まって
お９％図にも示しであるように、２２μｓ　ごとに演算
タイミングが発生している。

■・・・信号ＣＲＦ１がチャネルコート１１の途中で発
生する。発生したタイミングでは波形内挿処理および、
データ読み取シ処理を行なわない。

■・・・信号ＣＲＦ１が発生すると同時に信号０ＴＣ１
が　６ 発生し、アナログバッファメモリ（６１２）内のコンデ
ンサＣ１の電荷を積分器（６１３Ｊに供給する。信号Ｏ
ＴＣのパルス幅は２μｓ程度である。

■・・・チャネルコードが再び１となると、波形ザンプ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ータの更新処理ｆＪを行なう。

■・・・チャネル１の演算処理が終了するとｓ　４ｇ号
ＤＡＣＩが発生し、ＤＡＣ（６１１）を介してコンデン
サＣ１に電荷が蓄えられる。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
１に蓄えられた電荷を積分器（６１３）に供給する。

以後、上述と同様に、信号ＣＲＦが発生するたびに％１
回の仮想波形サンプル値算出処理が行なわれ、信号ＣＲ
Ｆの発生タイミング、すなわち音階同期に同期して波形
算出結果を積分器（６１３）に供給する。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモリ部（６１２）内のコンデンサに電荷を
蓄えることが出来ればよい。

すなわち、最小音階周波数内に１ｏチャネル分に相当す
る演算タイミングを設ければよい。

タイマ（６０４）　＋　比較レジスタ部（６０５）＋ｙ
ＤＰ（ｅｏｅ）ｖ　計算要求フラグ発生部（６１０）で
構成しているノートクロック発生部の説明第１１図に、
ＦＤＰ（６０６）から比較レジスタ部（６０６）に供給
する周波数データの推移を示す。

タイマー（６０４）は１０ビツトの２進カウンタで構成
しており、出力状態を１６進表示で表わすと、（Ｃｏｏ
○）１６から（３Ｆ’Ｆ　）１６まで順次カウントアン
プを行ない、（３ＦＦ）１６から再び（ｏｏｏ）１ｂと
なり。

（ｏｏＯ）１６から（３ＦＦ）＋６７５”主発振器（６
ｏ１）から供給される信号ＭＣＫに基づいてくり返され
る。すなわち、タイマー（６０４）のくシ返し周期ＴＲ
は下式のようになる。

＝１２７．９８μｓ タイマー（６０４）の出力データ推移状態を第１１図中
のタイマー出力データとして記載しである。

音階周期の発生方法としては、タイマー（６０４）の出
力信号とＦＤＰ（ｅｏｅ）から比較レジスフ部（６０５
）に供給された周波数データとの比較を行ない、一致が
検出できれば一致パルスヲ比較しジスタ部（６０５）か
ら送出する。その一致パルスの発生周期が発音すべき音
階の音階周期となる。

第１１図に示したように、周波数データを更新すること
によシノートクロソク信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ（ｅｏｅ
）で行なう。

ＮＦ’Ｄ＝ＭＯＤ（ＯＦＤ＋ＰＤ、ＴＤｍ、）　、、、
−、、（４）ＮＦＤは、新しい周波数データである。

ＯＦＤは、更新前の周波数データである。

ＦＤは１発生音階によって決１っている音階データであ
る。

’ｒＩ）ｍａｘは、タイマー（６０４）の出力状態数で
ある。本実施例の場合Ｔ　Ｉ）ｍａｘは２１０すなわち
１０２４である。

第６弐に１２音階に対応する音階データＰＤを示す。

第６表 数字表現は１０進数である。

データ・リード・プロセッサＤＲＰ（６０Ｂ）の処理内
容の説明 まず、データメモリ（楽音合成データＲＯＭ　（１０６
）　）に記憶しているデータの内容について説明する。

第１２図にデータメモリの一例を示す。

楽音合成データは、制御データと波形データとを１組と
する合成データと先頭アドレスデータとから構成してい
る。

先頭アドレスデータは、それぞれの合成データの先頭ア
ドレスを示すデータである。

制（財）データは、制御データ領域に格納しているデー
タのアドレス長を示す制（財）データ長データ（ＣＤＬ
）とループ波形区間の先頭波形を示すループ先頭波形ナ
ンバ（ＲＴＩ）と波形データを用い合成波形を生成する
時に使用する推移データとから構成している。推移デー
タは波形データ１枚ごとに設けている。なお、第１２図
の例では、データＣＤＬはＣＤＬ＝＝（’１１　）ｊＱ
’、データＲＴＷＮはＲＴＷＮ＝（５）１ｏとなってい
る。

波形データは、楽音波形１周期を複数枚（第１２図では
１０枚）有している。

複数組の合成データは、鍵スィッチの位置によって合成
データを用意するたとえば、オクターブごとに異なる合
成データを用意するものや、音色に応じて異なる合成デ
ータを用意するものである。

次に、第１２図に示した推移データについて説算出を簡
略化する方法として次のようにしている。

■　（２）式ではＮｍ　＋ｎ項の増分値が１であったが
、補間係数の分子項の増分値をαとする。

Ｎｍ＋ｎ　（Ｎｍ＋ｎ）α ■　補間係数　ＭＮ　を　ＭＮａ　と置き換える。

■　ＭＮの項を２１６と固定化する。

この結果、補間係数は（Ｎｍ＋ｎ）α／２１６　となり
、１／２１６項は固定的に右シフト操作を行なうだけで
よく、ＭＮ項をめ除算する必要がなくなり、補間係数の
算出が容易になる。第７表に推移データと増分値αと、
波形１周期のサンプル数と、波形推移回数との関係を示
す。

なお、推移回数データが（Ｆ）＋６の場合は、最終波形
を示す最終波形フラグ（信号ＷＥＦ　）であり、波形ナ
ンバｉをｉ−データＲＴＷＮとしてループ処理を指示す
るものである。第１２図の例では、推移データ（９）に
（Ｆ）＋６を格納している。

ＤＲＰ（６０Ｂ）の処理としては、３種類の処理がある
。

（１）　イニシャル処理 （１１）波形生成処理 （ｉｉｉ）　ループ制（財）処理 第７図に処理の流れ図を示す。捷ず、記号の説明を行な
う。

Ｄ（ＳＤ、ＮＤ）は、入力レジスタ部（６０３）から供
給している楽音発生データ（ＮＤ、ＳＤ）である。

Ｍ（ＲＯＭ）は、楽音合成データＲＯＭ（１０６）であ
る。

Ｒ（ＴＡＤ）は、先頭アドレスデータを格納するレジス
タである。

Ｒ（ＣＤＬ）は、制御データ長データを格納するレジス
タである。

Ｒ（ＲＴＷＮ　）　は、ループ先頭波形ナン・（ブータ
ラ格納するレジスタである。

Ｒ（ｎ）は、波形サンプルナンバを格納するレジスタで
ある。

Ｒ（ｉ）は、波形ナンバを格納するレジスタである。

Ｒ（ＭＬＰ）は、補間係数（Ｎｍ＋ｎ）αを格納するレ
ジスタである。

ＣＦ（ＭＬＰ）は、補間係数の更新の結果桁上げの有無
を表示するキャリー・フラグであシ、桁上げを行なう場
合ＯＦ　（ＭＬＰ　）＝“′１″となる。

Ｒ（ＷＤＩ）は、波形サンプルｆ（Ｘｉ、ｎ）を格納す
るレジスタである。

Ｒ（ＷＤＩ）は、波形サンプルｆ（Ｘｉ＋＋、ｎ）を格
納するレジスタである。

Ｒ（ＲＥＰ）は、推移データを格納するレジスタである
。

Ｓ　Ｄ　（ｉ）は、波形ナンバｉを波形サンプル数ＳＤ
に応じて左シフトを行なったデータであり、たとえば、
８Ｄ＝１ｅ；（２’）サンプルの場合は、左に４ビツト
シフトを行なったデータとなる。

Ｄ（α）は、推移データＲＥＰに基づいた増分値αであ
る。

Ｄ（ＳＤ）は、波形サンプル数である。

ｗｘｙは、最終波形データを示すフラグであシ。

最終波形ならＷ　ｇ　ｐ　、＝　ｔ（１１１となる。

なお、上記の各種レジスタＲ（ｘ）は％ＤＲＰ（６０８
）内に設けている。

また、各種レジスタＲ（ｘ）は、チャネル数分用意して
いる。

なお、本実施例では、楽音合成データ（ＮＤ、ＳＤ）〔
７ビツト〕に対応する先頭アドレスデータを有するもの
で１、楽音合成ＲＯＭ（１０６）の先頭アドレスデータ
領域は、２７＝１２８語となっている０ 次に、第１３図の処理流れ図の各部の説明を行なう。

■　楽音発生に先立ち、初期設定を行なうものであり、
入力レジスタ部（６０３）から供給している楽音発生デ
ータＤ（ＳＤ、ＮＤ）に対応する先頭アドレスデータを
楽音合成データＲＯＭ（以下データＲＯＭと略す）、（
１０６）から読み取り、レジスタＲ（ＴＡＤ　）に格納
する（Ｄ（ＳＤ、ＨＤ）−。

Ｍ（ＲＯ，Ｍ）、Ｍ（ＲＯＭ）→Ｒ（ＴＡＤ））。そし
て、先頭アドレスに対応する制御データ長データＤＣＬ
とループ先頭波形ナンバデータＲＴＷＮを読み取り各レ
ジスタＲ（ＤＣＬ）、Ｒ（ＲＴＷＮ）に格納する（ｎ（
Ｔａｐ）−〉Ｍ（ｍｏＭ）、Ｍ（ＲＯＭ）→Ｒ（、ＣＤ
Ｌ）、Ｒ（ＲＴＷＮ））。さらに、波形サンプルナンバ
ｎ、波形ナンバｉ、補間係数ＭＬＰ。

キャリー・フラグＣＦ（ＭＬＰ）、波形サンプルｆ　（
Ｘｉ、ｎ）、ｆ　（Ｘｉ＋＋、ｎ）の初期設定（’（０
）１ｏ−＋Ｒ（ｎ）。

Ｒ（ｉ）、Ｒ（ＭＬＰ）、ＯＦ（ＭＬＰ）、Ｒ（ＷＤＩ
）。

Ｒ（ＷＤＩＩ））　を行なう。

■　波形サンプルｆ　（Ｘｉ、ｎ）１．ｆ　（Ｘｉ−）
１．ｎ）と補間係数ＭＬＰをＷＤＰ（６０７）へ供給〔
Ｒ（ＷＤＩ）。

Ｒ（ＷＤ…）＋　Ｒ（ＭＬＰ）→ＷＤＰへ〕するととも
に、波形ナンバｉに対応する推移データＲＥＰの読み取
りを行なうものである。

推移データＲＩＰの読み取りは、推移データアドレスの
算出（Ｒ（ＴＡＤ）十Ｒ（ｉ）＋１）を行ないデータＲ
ＯＭ（１０６）に供給（→Ｒ（ＲＯＭ））Ｌ−データＲ
ＯＭ（１ｏ６）から推移データＲＩＣＰを読み取る（Ｍ
（ＲＯＭ）−＞Ｒ（Ｒ１！：Ｐ）’）。

■　最終波形の有無を調べるものであり、レジスタＲ（
ＲＥＰ）に格、納した推移データＲＥＰが（Ｆ）１６な
ら最終波形を示し、次の■の処理を実行し、ＲＥＰ＼（
Ｆ）１６なら次の＠の処理をスキップして■の処理に進
む分岐判断を行なうものである。

■　最終波形データの場合実行するものであり、レジス
タＲ（ＲＴＷＮ）に格納したループ先頭波形ナンバデー
タＲＴＷＮを波形ナンバレジスタＲ（ｉ）に転送し、波
形ナンバｉをループ先頭波形にセットする（　Ｒ（ＲＴ
ＷＮ　）　−）Ｒ（ｉ））。そして、波形ナンバｉに対
応する推移データＲＥＰの読み取りを行なうものである
。

推移データＲＩＰの読み取りは、上述の■の処理で説明
したものと同様な処理を行なう。

■　波形サンプルｆ　（Ｘｉ、ｎ）の読み取りと、波形
サンプルナンバｎの更新（Ｒ（ｎ）＋　１−＞Ｒ（ｎ）
）および、補間係数ＭＬＰとキャリフラグＣＦ（ＭＬＰ
）の初期設定（Ｕｌｏ−＋Ｒ（ＭＬＰ）、ＣＦ（ＭＬＰ
））を行なうものである。

波形サンプルｆ（Ｘｉ、ｎ）の読み取りは、波形サンプ
ルアドレスの算出（Ｒ（ＴＡＤ）＋Ｒ（ＣＤＬ）＋５Ｄ
（ｉ）＋Ｒ（ｎ））を行ない、データＲＯＭ（１０６）
に供給（、、Ｍ（ＲＯＭ））Ｌ、データＲＯＭ（１０６
）から波形サンプルｆ（Ｘｉ、ｎ）を読み取りレジスタ
Ｒ（ＷＤＩ）に格納する（Ｍ（ＲＯＭ）→Ｒ（ＷＤＩ）
）。

■　波形サンプルｆ　（Ｘｉ、ｎ）、　ｆ（Ｘｉ＋１．
ｎ）と補間係数ＭＬＰとをＷＤＰ（６０７）へ供給（Ｒ
（ＷＤＩ）。

Ｒ（ＷＤＩ）、Ｒ（ＭＬＰ）→ＷＤＰへ〕するとともに
、波形サンプルｆ（Ｘｉ、ｎ）とｆ　（Ｘｉ＋１．ｎ）
の読み取りと、補間係数ＭＬＰの更新処理（Ｒ（ＭＬＰ
）＋ｎ（α）→Ｒ（ＭＬＰ））と波形サンプルナンバｎ
の更新処理（Ｒ（ｎ）＋１→Ｒ（ｎ）　）を行なうもの
である。

波形サンプルｆ（Ｘｉ、ｎ）の読み取りは、波形サンプ
ルアドレスの算出（Ｒ（ＴＡＤ）＋Ｒ（ＣＤＬ）＋５Ｄ
（ｉ）＋１Ｒ（ｎ））を行ない、データＲＯＭ（１０６
）に供給するとともに、レジスタＲ（ＷＤＡ　）に格納
する。そして、データＲＯＭ（１０６）から波形サンプ
ルｆ（Ｘｉ、ｎ）を読み取る（Ｍ（ＲＯＭ）−＋Ｒ（Ｗ
ＤＩ））。

波形サンプルｆ　（Ｘｉ＋１．ｎ　）の読み取りは、波
形サンプルアドレスの算出（Ｒ（ＷＤＡ）　＋　Ｄ　（
Ｓ　Ｄ　）、）を行ない、データＲＯＭ（１０６）に供
給し、データＲＯＭ（１０６）から波形サンプｋ　ｆ　
（Ｘｉ＋＋、　ｎ　）を読−’ｈ取９ｖジ、ｚ、ｐＲ（
ＷＤＩＩ）Ｋ格納（Ｍ（ＲＯ’Ｍ）→Ｒ（ＷＤ…）〕す
る。なお、波形サンプルアドレスは、波形サンプルｆ（
Ｘｉ、ｎ）でめたアドレス（レジスタＲ（ＷＤＡ）に格
納しである）と波形サンプル数ＳＤとの加算処理を行な
うことにょシ算出できる。

■　利用波形データの更新の有無を調べるものであシ、
フラグＯＦ（ＭＬＰ）二１１″なら波形ナンバの更新処
理を行ない、処理■へ進む。まだ。

ＯＦ（、ＭＬＰ）＼パ１”′なら更新を行なわず、処理
■に進む分岐判断を行なうものである。

■　波形ナンバｉの更新処理（Ｒ（ｉ）＋１−→Ｒ（ｉ
））を行なうものである。

次に、第１３図の処理流れ図を用い、前述（１）〜０１
１）の処理について説明する。

（１）　イニシャル処理 キーオン／オフ信号ＫＤがオフ（ｔ（０１１）からオン
（パ１”　）に変化すると、処理■を実行して押鍵スイ
ッチに対応する楽音を発生するだめの初期設定を行なう
。

（ＩＩ）波形生成処理 イニシャル処理が終了した後、計算要求フラグと所定の
演算タイミングから、第１図中（３）に示した波形発生
区間の波形を生成するものであり、処理■、■、■→■
、■→■、■→・・・・・・■。

■→■、■、■→■、■、■→■、■→・・・・・・と
順次計算要求フラグと演算タイミングに従い処理を行い
、最終波形Ｗ９まで推移する。使用波形を更新する場合
、処理■、■、■、および■を実行し推移データＲＥＰ
　と波形ナンバｉの更新を行なう。その他の場合は、処
理■を実行し、順次波形サンプルｆ（Ｘｉ、ｎ）げ（Ｘ
ｉ＋１．ｎ）ｔ　ｆ（Ｘｉ、ｎ＋＋）ｉｆ（Ｘｉ＋１．
ｎ＋１）＋　・・・・・・＋　ｆ（Ｘｉ、ト＋）；７（
Ｘｉ＋＋、ｎ−１）＋　−・・・を読み取るとともに、
補間係数ＭＬＰの更新を行なう。

なお、処理■、■のくり返し実行回数ＣＲＰは、ＣＲＰ
　＝　Ｍ（ｉ）Ｘ　Ｓ　Ｄ−１となる。Ｍ　（ｉ）は、
推移データＲＩＰ　に基づいたくり返し数である（第７
表参照）。ＳＤは波形サンプル数である（ＳＤ＝４．　
８．−・・・・−，５１２）。

（ｉｉｉ）　ループ制御処理 使用波形の更新を行ない、読み取った推移データＲＩＰ
がＲＩＰ−ＣＦ）１６となると、レジスタＲ（ＲＴＷＮ
）に格納しているループ先頭波形ナンバＲＴＷＮＱ波形
ナンバレジスタＲ（ｉ）に転送し波形ナンバｉの変更を
行なう。以降上述の（１１）波形生成処理と同様な処理
を行ない、再び、最終波形となると、ループ制御処理を
行ないループ先頭波形に戻り波形サンプルの読み取りな
どを行ない、ループ波形発生区間を実現する。

処理■、■、■、■→■、■→■、■−ン・・・・・・
→■、■→■、■、■−）■、■、■→■、■−）■、
■−・・・・・・・→■、■→■、■、■→■、■。

■、■→■、■→・・・・・・と順次所定のタイミング
に従い実行する。

そして、キーオン／オフ信号が再びオフ（０）から（”
１”）に変化すると、処理■に戻り、上述したような、
イニシャル処理→波形生成処理→ループ制御処理→波形
生成処理→ループ制（財）処理→・・・・・・を順次実
行する。

なお、イニシャル処理、波形生成処理、ループ制御処理
中にキーオン／オフ信号ＫＤがオフからオンになった場
合でも、所定のタイミングで処理を中断して、イニシャ
ル処理から再び実行する。

丑だ、波形データＷ５と波形データＷ９とを同一の波形
とすることにより、波形データＷ８と波形データＷ９の
補間処理が終了した後、使用波形データがＷ５とＷ６と
なっても、連続的につながったループ波形を発生するこ
とができる。

波形サンプル数ＳＤと波形サンプルナン／＜　ｎ　。

補間係数ＭＬＰ、波形ナン、＜１の推移関係を下記に示
す。

（ＳＤ＝４、推移データＲＫＰ＝Ｄの場合）ｎＭＩＪＰ
　ｉ ＯＯ。

１　８１９２　０ ２　１６３８４　０ ３　２４５７６　０ ０　３２７６８　０ １　４０９６０　０ ２　、、、．４９’＋５２　０ ３　５７３４４　０ Ｑ　６５５３６（＝Ｏ）　１ ２．２’　２ 波形デ一タプロセツサｗｎｐ（６ｏ了）の処理内容の説
明 ＷＤＰ（ｅｏ７）の処理としては、４種類の演算処理が
ある。

■　波形補間処理を行なって仮想波形サンプル値ｆ　（
Ｘｉ、ｍ、ｎ）をめる。

■　仮想波形サンプル値ｆ（Ｘｉ、ｍ、ｎ）　（！：エ
ンベローグ信号ＥＤとの乗算を行ない、エンベロープ付
△ 加液形サンプル値ｆ　（Ｘｉ、ｍ、ｎ、ｑ、ｒ）をめる
。

■　前回求めたエンベロープ付加波形サンプル値ｆ　（
Ｘｉ、ｉｎ、　ｎ−１，ｑ　、ｒ−１）と今回求めだエ
ンベロープ付加波形サンプル値ｆ　（Ｘｉ、ｍ、ｎ、ｑ
、ｒ　）との差分演算を行ない差分波形サンプル値Ｄｆ
　（Ｘｉ、ｍ、ｎ、ｑ、ｒ）をめる。

■　エンベロープ信号ＥＤの更新を行なう。

エンベロープ信号ＥＤとエンベローフ付加方法について
説明する。

エンベロープ信号ＥＤは２０ビツトで構成している。上
位４ビット−ｑ　Ｅ　Ｄ　Ｕ　（Ｑ）％下位１６ビツト
をＥ　Ｄ　Ｌ　（Ｒ）とする。

エンベロープ信号ＥＤの更新方法は、新ＥＤ−旧ＥＤ＋
Δ１ｊＤと云う演算処理を行なってめる。

増分エンベロープデータΔＥＤは、ＣＰＵ（１０３）か
ら入力レジスタ部（ｅｏ３）に供給している減衰データ
を使用する。

エンベロープ付加波形サンプル値をめる演算式を下式に
示す。

・・・・・・（→ ｑ　＝ｏ、１１　２１　−−＋　Ｑ　’　（Ｑ＝２　；
　ＥＤ”　）ｒ、＝ｏ、１，２．　・−−−−−、Ｒ−
１（Ｒ＝２　；ＫＩ）Ｌ）エンベロノブデー夛ｕｎｉ単
調増加すなわち、新ＥＤ−旧ＥＤ＋ΔＥＤ　（一定）と
し％（６）式を実行することにより、指数特性の減衰エ
ンベローフ。

を付加することができる０ なお、キーオン／オフ信号ＫＤが＋！１１１（オン状態
）の場合は、エンベロープ信号Ｋｎ二に）１０（ＥＤＵ
＝ゆ）、０．　’Ｅ　Ｄ　Ｌ　＝　（０）＋ｏ’）を設
定し、キーオン／オフ信号ＫＤがゞｔｏ＋１　（オフ状
態）になると、上述したエンベロープ信号ＥＤの更新処
理を行なうＯ この結果、キーオン時には、実質的に。

ｆ　（Ｘｉ、ｍ、ｎ、ｑ、ｒ　）　＝　ｆ　（Ｘｉ、ｍ
、ｎ）となる。

そして、キーオフになると（５）式を実行し、エンベロ
ープ付加波形サンプル値をめることになる。

また、エンベロープ信号ＫＤの更新が進み、ＥＤＵ：（
１１１１）２　となると、エンベロープ付加波形サンプ
ル値ｆ（ｘｌｌ　ｍ＋　ｎ＋　Ｑ＋　ｒ　）　−ｂ）１
ｏ　と設定するとともに、エンベロープ信号ＫＤの更新
処理を禁止する。この結果、楽音波形の発生が終了した
ことになる。

第１４図に前述した■〜■の演算処理の流れ図を示す。

第１４図中Ｃ点で処理■に対応する仮想サンプル値ｆ（
Ｘｉ、ｍ、ｎ）が算出できる。

Ｇ点で処理■に対応するエンベロープ付加波形サンプル
値ｆ　（Ｘｉ、ｍ、ｎ、ｑ、ｒ　）が算出できる。

Ｈ点で処理■に対応する差分波形サンプル値Ｄ　ｆ　（
Ｘｉ、ｍ、ｎ、ｑ、ｒ）が算出できる。

次に、ＤＲＰ（６０８）で読み取った波形サンプルと仮
想サンプル値ｆ（Ｘｉ、ｍ、ｎ）の関係について述べる
。

〈処理■で読み取ったデータ〉 ＷＤｌ　＝ｆ（Ｘｉ、ｎ） ＷＤ…＝伺でも良い。

ＭＬＰ　＝に）１゜ となり％　ｆ　（Ｘｉ、ｍ、ｎ　）　＝　ｆ　（Ｘｉ、
ｎ）となる。

〈処理■で読み取ったデータ〉 ”Ｉ＝ｆ（Ｘｉ、ｎ） Ｗ　Ｄ　ｌ　””　ｆ　（Ｘｉ＋＋、ｎ　）ＭＬＰ＝＝
（Ｎｍ＋ｎ、）α となり。

となる。

次に、ＷＤＰ（６０７）　とＤＲＰ（６０８）の相互関
係について説明する。

チャネル１に対応する説明を行なう。なお、計算要求フ
ラグ信号ＧＲＦが発生しているものとする。

■　シーケンサ（６０２）で発生しているチャネルコー
ドＣＨＣがチャネル１のタイミングになると、チャネル
１に対応する楽音発生データを入力レジスタ部（６０３
）からＦＤＰ　（６０ｅ）、ｗｎｐ（６０７）＋ＤＲＰ
（６０８）　へ供給する。

■　そうすると、ＤＲＰ（６０８）で楽音発生データに
基づいて、データＲＯＭ（１０６）から先頭アドレスデ
ータ、制御データ、波形データｆ（Ｘｉ、ｎ）。

ｆ　（Ｘｉ＋１．ｎ　）を読み取り、制（財）データに
基づいてめた係数（Ｎｍ＋ｎ）α　と波形データｆ（Ｘ
ｉ、ｎ）。

ｆ　（Ｘｉ＋＋、　ｎ　）　とを命令ステップ１１のタ
イミング（第８図参照）でＤＲＰ　（６０８）内のレジ
スタＲ（ＷＤＩ）、Ｒ（ＷＤｌ［）、Ｒ（ＭＬＰ）に格
納する。

■　一方、ＷＤＰ（６０７）では、命令ステップ１のタ
イミングで、チャネルコードＣＨＣに基づいてＤＲＰ（
６０８）内のレジスタＲ（ＷＤ　ｌ　）、Ｒ（Ｗｌｌｌ
）。

Ｒ（ＭＬＰ）から読み出されている係数データ（Ｎｍ＋
ｎ）α−１と波形データｆ（ｘｉ、ｎ−１）＋　ｆ（Ｘ
ｉ＋＋、ｎ−１）とを一時記憶する。そして、一時記憶
したデータを用い波形演算処理を行なう。そして、命令
ステップ１１のタイミングで、演算結果（差分波形サン
プル値Ｄｆ（Ｘｉ、ｍ、ｎ−＋＋ｑ＋ｒ））をＷＤ　Ｐ
　（６０７）内のレジスタＲ（ＯＢＲ）に格納し、ＤＡ
Ｃｉ（６１１）に供給する。

上述の■〜■の処理が、シーケンサ（ｅｏ２）から発生
しているチャネルコードＣＨＣのチャネル１に対応する
命令ステップト１１の同一タイミング内で実行される。

そして、再びシーケンサ（６０２）で発生しているチャ
ネルコードＣＨＣがチャネル１となると。

下達の処理を行なう。

■　上述■の説明と同様に、チャネル１に対応する楽音
発生データを、ＦＤＰ（６０６）、ＷＤＰ（６Ｑ７）、
ＤＲＰ（６０Ｂ）に供給する。　。

■　上述の■の説明と同様に、ＤＲＰ（６ｏｓ）で、デ
ータＲＯＭ（１ｏｅ）内に格納している制（財）データ
、波形データｆ（Ｘｉ、ｎ＋＋）、ｆ（Ｘｉ＋１．ｎ４
−＋）　′ｆ：読み取シ、レジスタＲ（ＷＤＩ）、Ｒ（
ＷＤ川）、、Ｒ（ＭＬＰ）に格納する。

ただし、上述■で説明した内容と異なる点は、データメ
モリ（１ｏ６）から読み取る制御データや波形データは
、上述■のタイミング、すなわち、前回のチャネル１の
計算タイミングで更新した波形ナンバｉ、波形サンプル
ナンバｎに基づいたデータとなる。

■　上述■と同様に、ＤＲＰ（ｅｏｓ）内のレジスタＲ
（ＭＬＰ）、Ｒ（ＷＤｌン、Ｒ（ＷＤｌ［）から読み出
されているデータに基づいて、波形演算処理を行なう。

なお、今回の計算タイミングで波形演算処理に用いるデ
ータは、前回のチャネル１のタイミングでＤＲＰ（ｅｏ
ａ）内に読み取り処理を行なった係数データ、波形デー
タｆ（Ｘｉ、ｎ　）、ｆ（Ｘｉ＋１．　ｎ　）である。

以降、計算要求フラグ信号ＯＲＦに基づいて、チャネル
１に対応する計算タイミングで、上述の処理がくり返さ
れる。

なお、ＤＲＰ（ｅｏｓ）で読み取るデータは、第１３図
で説明した処理流れ図に基づくものである。

上述の説明のように、ＤＲＰ’（６０８）で読み取った
データは、次回に発生する計算タイミング（ただし、計
算要求フラグ信号ＣＲＦが発生している時）で％ＷＤＰ
　（６０７）で行なう波形演算処理に用いる。

このように、読み出し、波形演算処理を、同一計算タイ
ミング内ですべて実行せず、時間的に処理タイミングを
分け、パイプライン的処理を行なうことにより、各一部
の構成要素の動作スピードを低速化できる。− たとえば、命令ステップト１１のタイミング内で、楽音
合成データＲＯＭ（１０６）から先頭アドレスデータと
制（財）データあるいは、制御データと波形データｆ（
Ｘｉ、ｏ）あるいは、波形データｆ（Ｘｉ、ｎ）。

ｆ　（Ｘｉ＋＋、　ｎ　）の２種類のデータを読み取れ
ばよく、１デゴタ当りの読み取り時間ＲＴは、 ＲＴ　＝　２．７５　μｓ／２　＝　１．３７ｐｓ　（
、ｍａｘ）となる。

一方、命令ステップト１１のタイミングですべての処理
を実行する場合、１データ当りの読み出し時間ＲＴ’は
、波形演算処理を考慮して。

ＲＴ’≦（２，７５μＢ／２　）／２　＝　８８７１ｓ
となり、データＲＯＭ（，１０６）の動作スピードが約
２倍になる。

また、　ＷＤＰ（６０７）内にある乗算器などの動作ス
ピードも約２倍となる。

発明の詳細 な説明したように、本発明の電子楽器は、楽音合成デー
タを記憶するデータメモリ部と、上記データメモ９部か
ら楽音合成データを読み取るデータ読み取シ部と、上記
データ読み取り部で読み取った楽音合成データを用い楽
音を生成する波形発生部とを具備し、データ読み取り蔀
で楽音合成データ読み取り処理を行なうとともに、波形
発生部で前回読み取った楽音合成データを用い楽音を生
成するように構成することにより、各部の動作スピード
を低速化することができ、ＬＳＩ化が容易になる。

【図面の簡単な説明】

第１図は本発明の一実施例の電子楽器のブロック図、第
２図〜第５図はその動作説明図、第６図は同実施例の楽
音発生部の構成図、第７図は同実施例のシーケンサの構
成図、第８図は第７図の動作説明図、第９図は同実施例
のアナログバッファメモリ部の構成図、第１０図〜第１
４図はその動作説明図である。 （１０１）・・・・°°鍵盤、（１０２）−・−・−操
作部、（１ｏａ）・・・・・・中央処理装置、（１０４
）・・・・・・ＲＡＭ、（１０５）・・・・・・ＲＯＭ
、（１ｏｅ）・・・・・・楽音合成データＲＯＭ。 （１ｏ７）・・・・・・楽音発生部、（ｅｏｌ）・・・
・・・主発振器、（６０２）・・・・・・シーケンサ、
（６０３）・・・・・−人力レジ−スタＴａ、（６０４
）・・・・・・タイマー、（６０５）・・・・・・比較
レジスタ部、（６，０６）・・・・・・周波数ｆ−タブ
ロセソサ、（ｅｏ７）・・・・・・波形計算部、（６０
Ｂ、）・・・・・・データ・リード・プロセッサ、（６
０９）・・・・・・読み出しパルス形成部、（６１０）
・・・・・・計算要求フラグ発生部、（ｅｌ　１　）・
・・・・・ＤＡＣ，（６１２）・・・・・・アナログバ
ッフ１メモリ部％　（６１３）・・・・・・積分器。

Claims (1)

【特許請求の範囲】
1. 楽音合成データを記憶するデータメモリ部と、上記デー
   タメモリ部から楽音合成データを読み取るデータ読み取
   り部と、上記データ読み取り部で読み取った楽音合成デ
   ータを用い楽音を生成する波形発生部とを具備し、デー
   タ読み取９部で楽音合成データ読み取り処理を行なうと
   ともに、波形発生部で前回読み取った楽音合成データを
   用い楽音を生成するようにしたことを特徴とする電子楽
   器。