JPS6033596A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はジェネレータアサイナ方式の電子楽器に関し、
特に、複数の楽音発生チャネルが同一音名を選択した場
合、複数の楽音発生チャネルから出力する楽音の位相関
係を一定の状態に保つようにする位相合わせ処理の使用
の有無を制御することができる電子楽器に関する。

従来例の構成とその問題点 ジェネレータアサイナ方式の電子楽器とは、全鍵に相当
する楽音信号が発生出来るようになっている楽音発生チ
ャネルを使用可能な鍵数より少ない個数有し、押鍵操作
により空いている楽音発生チャネルを選択して押鍵に対
応する楽音信号を発生させるものである。

このようなジェネレータアサイナ方式の電子楽器では、
押鍵操作により複数チャネルの楽音発生装置のうち空い
ている適当なチャネル、たとえばチャネル１を選択し押
鍵に対応する楽音信号を発生させる。その後、チャネル
ｉで発生している楽音信号とオクターブ関係（たとえば
１オクターブ下）の鍵が押鍵され、チャネル（ｉ＋１）
に割り当てて楽音信号を発生させる時、チャネル（ｉ＋
１）から楽音信号が発音される発音開始タイミングとチ
ャネルｉで発音されている楽音信号とは無関係なタイミ
ングで動作している。

そのだめ、チャネルｉで発音している楽音信号の基本波
成分の位相と、チャネル（ｉ＋１）で発音しようとする
楽音信号の２倍波成分の位相との関係が逆位相の状態で
チャネル（ｉ＋１）から楽音信号の発音を開始した場合
楽音信号間で打ち消しが発生し特定音程が発音されなく
なる。

また、２段鍵盤（上・下鍵盤）構成の電子楽器では、複
数のチャネルに同一音名・同一オクターブが設定される
ことがあり、複数チャネル間で発音される楽音信号の位
相関係が発音開始タイミングにより最悪の場合逆位相に
なる。このような状態になると複数チャネルから発音さ
れている楽音信号が打ち消し合い押鍵していても楽音信
号が発生しないことになる。

このような位相打ち消しを防止する電子楽器が各種捉示
されているが、これらは、常時、位相合わせを行なうよ
うになっている。

発明の目的 本発明の目的は、楽音発生チャネルで発生する楽音ある
いは、複数の楽音発生チャネルの使用状態などに応じて
、位相合わせの有無を制御する電子楽器を提供するもの
である。

発明の構成 本発明の電子楽器は、楽音を生成する複数の楽音発生チ
ャネルと、鍵スィッチにより要求された楽音を」二記複
数の楽音発生チャネルのうち空いている適当なチャネル
に割り当てるジェネレータアサイナとを具備した電子楽
器において、上記複数の楽音発生チャネルで生成する楽
音の音名が同一の場合楽音の位相を一定の位相関係に合
わせる位相合わせ回路と、上記位相合わせ回路で行なう
位相合わせの有無を指定し位相合わせ回路の動作を制御
する動作制御部とを付加し、位相合わせの付加の有無を
制御するように構成したものである。

実施例の説明 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の電子楽器のブロック図である。

１０１は鍵盤部（ＫＢ）、１０２は音色タブレットスイ
ッチやビブラート効果のオンオフスイッチやグライド効
果のオンオフスイッチなどにより構成される操作部（Ｔ
ＡＢ）、１０３は中央処理装置（ＣＰＵ）で、コンピュ
ータなどに用いられているものと同様のもの、１０４は
読み書き可能な記憶装置（ランダムアクセスメモリでＲ
ＡＭと呼ぶ）、１０５はＣＰＵ１０３の動作を決定する
プログラムが格納された読み出し専用記憶装置（リード
オンリーメモリでＲＯＭと呼ぶ）、１０６は楽音の合成
を行なうだめの波形サンプルデータや波形内挿を行なう
だめの制御データなどを記憶しティるＲＯＭである。１
０７はＲＯＭ１０７に記憶している波形サンプルデータ
や制御データを用いて楽音を発生する楽音発生部、１０
８はサンプリングノイズを除去するフィルタ、１０９は
電気音響変換器である。

鍵盤部１０１、操作部１０２、ＣＰＵ１０３、ＲＡＭ１
０４、ＲＯＭ１０５，１０６．楽音発生部１ｏ７はデー
タバス、アドレスバスオヨヒコントロール線で結合され
ている。このようにデータバストアドレスバスとコント
ロール線とで結合スる方法そのものは、ミニコンピユー
タやマイクコンピュータを中心とした構成方法として公
知のものである。データバスとしては８〜１６本位用い
られ、このバス線上をデータが一方向でなく多方向に時
分割的に送受信される。アドレスバスも複数本たとえば
１６本用意され、通常はＣＰＵ１０３がアドレスコード
を出力し、他の部分がアドレスコードを受け取る。コン
トロール線は通常メモリ・リクエスト線（ＭＲＥＯ）　
、Ｉ　１０リクエスト線などが用いられる。

ＭＲＥＱはメモリを読み書きすることを示し、ｌ０ＲＱ
は入出力装置（Ｉｌｏ）の内容を取り出しすることを示
し、ＲＤはメモリやＩｌｏからデータを読み出すタイミ
ングを示し、ＷＲはメモリやＩｌｏにデータを書き込む
タイミングを示す。

このようなコントロール線を用いたものとしては、ザイ
ログ社のマイクロプロセッサＺａｏがあげられる。

次に第１図の電子楽器の動作について述べる。

鍵盤部１０１は、複数の鍵スィッチを複数の群に分けて
、群内の鍵スィッチのオン／オフ状態を一括してデータ
バスに送ることができるように構成される。たとえば６
１鍵の鍵盤の場合、６鍵（半オクターブ）ずつの１Ｑ群
と１鍵の１群の１１群に分け、各群にアドレスコードを
１つずつ割りつける。アドレスラインに上記各群のうち
の１つを示すアドレスコードが到来し、信号ｌ０ＲＱと
信号ＲＤが印加されると、鍵盤部１０１はそのアドレス
コードを解読して、対応する群内のキースイッチのオ゛
ン／オフを示す６ビツ１またけ１ビツトのデータをデー
タバスに出力する。これらは、デコーダ、バスドライバ
および若干のゲート回路を用いて構成することができる
。操作部１０２のうち、タブレットスイッチについては
、鍵盤部１０１と同様の構成をとることができる。

ＣＰＵ１ｏ３はその内部にあるプログラムカウンタのコ
ードに対応するＲＯＭ１０５のアドレスから命令コード
を読み取り、これを解読して算術演算、論理演算、デー
タの読み込みと書き込み、プログラムカウンタの内容の
変更による命令のジャンプなどの作業を行なう。これら
の作業の手順はＲＯＭ１０５に書き込まれている。まず
ＣＰＵ１０３はＲＯＭ１ｏｃｓより鍵盤部１ｏ１のデー
タを取り込むだめの命令を読み取り、鍵盤部１ｏ１の各
錘のオン／オフを示すコードを各群ごとに取り込んで行
く。そして、押鍵されている鍵コードを、楽音発生部１
０７の有限のチャネルに割り当て鍵コードに対応する楽
音発生データを送出する。

次にＣＰＵ１０３は操作部１０２よシデータを取り込む
だめの一群の命令を順次ＲＯＭ１０５から読み取り、こ
れらを解読して操作部１０２に対応するアドレスコード
とコントロール信号Ｉ　ＯＲＱとＲＤを出力し、データ
バスに操作部’１０２のスイッチの状態を表現するコー
ドを出力させ、ＣＰＵ１ｏ３内に読み込む。ＣＰＵ１ｏ
３内に読み込んだデータに基づいて、音色の選択や所定
の効果制御データの生成を行ない、ＲＯＭ１０６に音色
選択データ、楽音発生部１０７に効果制御データを送出
する。なお、押鍵されている鍵コードを楽音発生部１０
７の有限のチャネルに割り当ててゆく方法そのものは、
ジェネレータアサイナ機能として公知のものである。

楽音発生部１０７ではＣＰＵ１０３から供給された楽音
発生データに基づいて、楽音合成データＲＯＭ１０６か
ら所定の波形サンプルデータや制御データを取り込み波
形内挿処理を行なって楽音波形を発生し、フィルタ１０
Ｂを介して電気音響変換器１０９から楽音を発生させる
。

第２図にＣＰＵ１０３から楽音発生部１０７にデータを
供給する場合のタイムチャートを示す。

アドレスバスにＩ１０ポートアドレスを、データバスに
楽音発生データや効果制御データなどをそれぞれ供給す
る。そして、コントロール信号ＩｏＲＱ、！：ＷＲが論
理ロウレベル（以下”Ｏ”と略す）から論理ハイレベル
（以下”１”と略す）へ・変化するタイミングで、Ｉ１
０ポートアドレスで指定されているチャネルにデータバ
スの内容をラッチする。

０ 次に、楽音発生部１０７に供給する各種のデータについ
ての説明を行なう。

第１表にＩ１０ボートアドレスと各種データの内容を示
す。Ｉ１０ポートアドレスは１６進表示となっている。

Ｉ１０ポートアドレス（Ｏｏ）１６から（０７）１６に
対応するデータは、楽音発生データで８チャネル分すな
わち、８音分の発生が可能となっている。Ｉ１０ボート
アドレス（ｏ８）１６は減衰奎−夕でエンベロープ信号
の減衰特性を指定するものである。Ｉ１０ポートアドレ
ス（０９）、６はエンベロープ特性がピアノ型の時に有
効となるダンパデータで、サスティンデータと同様エン
ベロープ信号の減衰特性を指定するものである。

Ｉｌｏ　ポートアドレス（ＯＡ）　１６はビートデータ
で、２楽音発生時の周波数のずれを指定するものである
。Ｉ１０ポートアドレス（ＯＢ）１６は効果制御データ
で、ビブラートオン／オフ信号やグライドオン／オフ信
号などで構成している。

第２表に楽音発生データの構成内容を示す。ピット位置
ＤｏからＤ３は音階周波数を指定するノ−トクロソク指
定データである。ビット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ビット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は”　ｏ　”、オン時はパ１”となる
。

第３表に波形サンプル数指定データＳＤｏ〜ＳＤ２のコ
ード内容とそのコードで指定される波形１周期のサンプ
ル数を示す。波形サンプル数指定データＳＤは（ｏｏｏ
）２から（１１１）２までの８種類の波形サンプル数が
指定できるようになっており、本実施例では６１２サン
プルから４サンプルまでを指定している。

第４表にノートクロック指定データＮＤｏ−ＮＤｓで表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す。

第６表に効果制御データの構成内容を示す。ビット位置
Ｄｏはビブラートオン／オフ信号（ＶＩＢ）で、操作部
１′０２内のビブラートオン／オフスイッチがオフの時
“０″、オンの時“１”となる。

ビット位置Ｄ１はディレィビブラートオン／オフ（ＤＶ
ＩＢ）信号で、ディレィビブラート効果制御信号であり
、操作部１０２内のディレィビブラートオン／オフスイ
ッチがオフの時“°０”、オンの時″１′″となる。

ビット位置Ｄ２はグライドオン／オフ信号ＣｉＬで、操
作部１０２内のグライドスイッチがオフの時”ｏ”、オ
ンの時“１”となる。

ビット位置Ｄ３はオルガン型／ピアノ型指定信号ＯＰＳ
で、エンベロープ特性を指定するものであり、オルガン
型の時″ｏ″′、ピアノ型の時“１”となる。

ビット位置Ｄ４はダンパオン／オフ信号ＤＭＰで、エン
ベロープ特性がピアノ型の時のみ有効となるもので、ダ
ンパオフの時ａｔ　Ｏ＃、オンの時°°１＃となる。

ビット位置Ｄ６は位相合わせ有／無信号ＰＨＬで、ビブ
ラートのオン／オフやグライドのオン／オフあるいは楽
音発生チャネルで発生する楽音の種類などによって、位
相合わせを行なうか、行なわないかを指示するもので、
位相合わせ無しの時パ０″、位相合わせ有りの時°゛１
”となる。

第　１　表 第　２　表 第　３　表 第　４　表 第　６　表 楽音合成データＲＯＭ１０６の記憶内容についての説明 第３図に発音開始時から発音終了時までの楽音波形のエ
ンベロープ包絡状態の一例を示す。第３図に示したエン
ベロープ包絡の発音開始時から発音終了時までの楽音波
形から１枚（ｎ＝ｏ、１゜２．３．・・・・・・、ｌ−
１）を選択抽出する。そして、選択抽出した楽音波形１
周期をそれぞれＮ分割する。第４図に選択抽出した楽音
波形の一例を示す。

抽出した１枚の楽音波形１周期をＮ分割（ｍ＝ｏ。

１．２，３．・・・・・・Ｉ　Ｎ−１）　して得たＮ個
の波形サンプル値すなわち、ＩｘＮ個の波形サンプル値
と、楽音を生成する時に使用する制御データ（本発明で
は、波形内挿を行なうだめの制御データを考えている。

）とをデータメモリに記憶しておく。

波形生成方法についての説明 波形生成方法としては、波形内挿処理を行ない楽音波形
を生成するものであり、選択抽出して得たサンプル波位
置ｉからｉ＋１の間を楽音波形１周期がＭ回（ｍ＝ｏ　
、　１　、２　、３、−−−・、Ｍ−１）くり返して推
移するものとし、波形サンプルｆ（Ｘ、ｎ）とｆ（ｘ、
＋、ｎ）との間に存在する仮想サンプル値ｆＡ（ｘｉ　
ｍｎ）を補間演算を用い仮想サンプル点の波形サンプル
値を算出して近似値をめるものである。補間式を下式に
示す。

ｆＡ（ｘ、）−ｆ（ｘ、） １、ｍ、ｎ　１．ｎ ＋Ｉｆ（ｘｉ＋１ｎ）−ｆ（ｘｔ　ｎ月×Ｍ・・・・・
・・・・・・・・・・・・・・・・・・・・・・（１）
ｉは、選択抽出した１枚の波形サンプル位置で、波形ナ
ンバを表わす。（２＝０．１．・・・・・・、Ｉ−１’
）ｍは、波形ナンバｉからｉ＋１の間をＭ回繰り返し推
移している途中の位置を表わすものである。

（ｍｈｏ　、　１　、・・・・・・、Ｍ−１）、ｎは、
楽音波形１周期をＮ分割したサンプル位置で、波形サン
プルナンバを表わす。（ｍ＝ｏ、１゜・・・・・・、Ｎ
−１） 第６図ａに（１）式を用いだ補間例を示す。図からもわ
かるように、波形のつなぎ目で不連続が発生している。

この不連続点のレベル差が大きい場合は、不用なノイズ
成分として聴感上問題となる場合がある。そこで、本実
施例では、（１）式に補正項を加えて第５図（ｂ）に示
すように不連続点の発生を防止している。（２）式に補
正項を加えた補間式を示す。

・・・・・・・・・・・・・・・・・・・・・・・・・
・・（２）音程の発生方法についての説明 音階の決定については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、データメモ
リに記憶している楽音波形１周期のサンプル数をかえる
ことによシオクターブ関係の音程を発生している。

ｃｏ音を６１２サンプルとすると、音階クロック信号は
、３２．７０３ＨｚＸ　５１２　サンプ＃　＃１６．７
４ＫＨｚとなる。第６表に音階と音階クロックの関係を
示す。

第　６　表 ｆｙｃＫ＝８．０００９６ＭＨｚ 第６図は楽音発生部１０７の構成図である。第６図にお
いて７０１は主発振器、７０２は楽音発生部１０７の動
作内容を制御するシーケンサ、７０３はＣＰＵ１０３か
ら供給される各種のデータをラッチする入力レジスタ部
、７０４はタイマー、７０６は比較レジスタ部、７０６
は発音すべき周波数に対応する周波数データを発生する
周波数データプロセッサ（以下ＦＤＰと略す）　、７０
７は前述で説明した（２）式の波形内挿処理を行なう波
形データプロセッサ（以下ＷＤＰと略す）、７０８は楽
音合成データＲＯＭ１０６から波形サンプルデータや制
御データなどを読み込むデータ・リード・プロセッサ（
以下ＤＲＰと略す）、７０９は所定のパルス幅のパルス
信号を生成する読み出しパルス形成部、７１０はＷＤＰ
７０７、ＤＲＰ７０８などに演算処理要求を行なう計算
要求フラグ発生部、７１１はディジタル信号をアナログ
信号に変換するディジタル／アナログ変換器（以下ＤＡ
Ｃと略す）、７１２は１チャネル当りアナログスイッチ
２つとコンデンサ１つとで構成し、アナログ信号を保持
するアナログバッファメモリ部、７１３は積分器である
。

上記構成において、７０４　、７０５　、７０６　、７
１０は発音音階を決定するノートクロック発生部を構成
し、７０８は楽音合成データＲＯＭ１０６から所定のデ
ータを読み出すデータ読み出し部を構成し、７０７は該
読み出したデータを処理し楽音を形成する波形計算部を
構成し、７１１，７１２，７１３は該計算結果のディジ
タル信号をアナログ信号に変換する変換部を構成する。

入力レジスタ部７０３、比較レジスタ部７０５、ＦＤＰ
７０６、ＷＤＰ７０？、ＤＲＰ７０Ｂ、計算要求フラグ
発生部７１０はシーケンサ７０２によって処理を行なう
手順が決１っている。

ＣＰＵ１０３から所定のチャネルたとえばチャネル１に
楽音発生データが供給されると、シーケンサ７０２で決
められている所定のタイミングで入力レジスタ部７０３
からＦＤＰ７０６、ＷＤＰ７０７、ＤＲＰ７０Ｂに楽音
発生データを供給する。

そうすると、ＤＲＰ了ｏ８において、楽音合成デ−夕Ｒ
ＯＭ１０６から波形サンプルデータと制御データを読み
取る。そして、（２）式に示したｆ（Ｘｉ　ｎ）をデー
タＷＤＩｆ（ｘｉ＋１　ｎ）をデータＷＤＩとしてＷＤ
Ｐ７０７に供給する。さらに、読み取った制御データに
基づいた（２）式に示した内挿係数の分子項をデータＭ
ＬＰとしてＷＤＰ７０７に供給する。′＝１だ、最終波
形データになると最終波形データを指示するＷＥＦ信号
をＷＤＰ７０７に供給する。

ＷＤＰ７０７Ｔは、ＤＲＰ７０８から供給されたデータ
ＷＤＩ　、ＷＤＩＩ　、ＭＬＰを用い、（２）式の波形
演算処理を行なってＤＡＣ７１１に供給する。そしてＤ
ＡＣ７１１において、ＷＤＰ７０７から供給されたディ
ジタル信号をアナログ信号に変換し、アナログバッファ
メモリ部７１２にアナログ信号として供給し、チャネル
１に対応するコンデンサに電荷が蓄えられる。

一方、ＦＤＰ７０６では、入力レジスタ部７０３から供
給した楽音発生データに基づいた周波数データを生成し
、比較レジスタ部７０５のチャネル１に対応するレジス
タに供給する。そして、比較レジスタ７０１５に供給し
たデータとタイマー７０４から供給している時間データ
との比較処理を行ない、一致が検出できると一致パルス
を読み出しパルス形成部７０９と計算要求フラグ発生部
７１０に供給する。

そうすると、読み出しパルス形成部７０９で所定のパル
ス幅の読み出し信号を生成し、アナログバッファメモリ
部７１２に供給する。アナログバッファメモリ部７１２
内のチャネル１に対応するコンデンサに蓄えている電荷
は読み出し信号によって積分器７１３に流れ込む。

計算要求フラグ発生部７１０では、次の波形サンプルす
なわち、仮想サンプル点ｆ　（Ｘｉ　ｍ　ｎ＋１）をめ
るための計算要求フラグを発生し保持する。

そして、その後再び処理タイミングがチャネル１となる
と、計算要求フラグが発生しているので前述と同様に波
形内挿処理を行ない、アナログバッファメモリ部７１２
内のコンデンサに電荷を蓄える。

以降、計算要求フラグに対応して波形内挿処理との差分
に相当する。そして、積分器７１３によって今回求めた
波形サンプル値ｆ　（Ｘ、　ｍ　ｎ）を復元する。アナ
グロノ９ツファメモリ部７１２と積分器７１３周辺の動
作については、特願昭６７−１２６４１３「波形読み出
し装置」に述べである。

第７図はシーケンサ７０２の一具体例のブロック図であ
る。図中、８０１は２相りロック信号φ　と信号φ２と
を発生する２相りロック発生部、８０２は１チャネル当
りの動作シーケンスを決める１１進カウンタ、８０３は
現在演算処理を行なっているチャネルコードを発生する
カウンタ、８０４は動作手順を記憶しているＰＯＭ、８
０６はデコーダである。第８図にシーケンサ７０２のタ
イミングチャート図を示す。

主発振器７０１からマスタクロック（ＭＣＫ）信号を２
相りロック発生部８０１に供給する。２相りロック発生
部８０１では、第８図に示すような２相りロック信号φ
１．φ２を発生する。信号φ１は１１進カウンタ８０２
とカウンタ８０３に供給する。

１１進カウンタ８０２は４ピツト構成となっており、信
号φ１が°゛０′″から”１＃へ変化するタイミングで
カウントアツプ処理を行ない、出力信号が（１１１１）
２となり、次にカウントアツプを行なうと（０１０１）
２にセットする。この結果、１１進カウンタ８０２の出
力信号は１１の状態、すなわち（０１ｏ１）２〜（１１
１１）２となる。これを命令ステップ信号として使用す
る。

カウンタ８０３は３ビツト構成となっており、１１カウ
ンタ８０２の出力信号が（１１１１）２から（０１０１
）２へ変化するたびにカウントアツプ処理を行なう。

この結果、カウンタ８０３の出力信号は８の状態、すな
わち（Ｏｏｏ）２〜（１１１）２となる。これをチャネ
ルコードとして使用する。

ＲＯＭ８０４は１１進カウンタ８０２から供給している
命令ステップ信号に基づいた命令コードを読み出し、デ
コーダ８０５に供給する。デコーダ８０５はＲＯＭ８０
４から供給している命令コードを解読して処理制御信号
を各部に供給する。

この結果、１チャネル当りの計算時間は２７６μｓとな
り、１１の命令ステップで各演算処理を行なうことにな
る。そして２２μｓごとに割算タイミングが返されるこ
とになる。

第９図にアナログバッファメモリ部７１２の一具体例の
構成図を示す。図中、１００１は入力端、１ｏ０２は出
力端、１００３〜１００８はアナログスイッチ、０１〜
Ｃ３はコンデンサである。

アナログスイッチ１００３，１００５．１００７のゲー
ト入力に供給している信号ＡＷ１〜ＡＷａはＷＤＰ７０
７から供給している。また、アナログスイッチ１００４
，１００６．１００８のゲート入力に供給している信号
ＡＲ１〜ＡＲｓは読み出しパルス形成部７０９から供給
している。

ＤＡＣ７１１で変換したアナログ信号は入力端１ｏ０１
に印加し、アナログスイッチ１００３゜１００５．１０
０７に供給する。そして、チャネル１に対応するデータ
であれば、アナログスイッチ１００３のみオン状態とな
り、入力端１００１に印加したアナログ信号に相当する
電荷をコンデンサＣ１に蓄える。

その後、チャネル１に対応する読み出しパルスＡＲ１が
読み出しパルス発生部７０９からアナログスイッチ１０
０４のゲート入力に供給すると、コンデンサＣ１に蓄え
ている電荷を出力端１００２を介して積分器７１３に供
給する。

アナログスイッチ１ｏ０３，１ｏＯ５，１００７はＷＤ
Ｐ７０７の動作タイミングに同期しているので、同時に
複数個オン状態にならない。アナログスイッチ１００４
，１００６．１００８は音階周波数に同期してオンする
ようになっているため、複数個同時にオン状態となシう
る。

第１０図は楽音発生部１０了の内部動作タイミングチャ
ートである。第１０図には４チャネル分のタイミングを
示した。

図中の略記の説明 ９ ＣＲＦは、各チャネルごとの計算要求信号である。

そして、要求開始時点が比較レジスタ 部７０５から出力している一致信号と 同期している。すなわち、音階周波数 に同期することとなり、たとえば、Ｃ 音階であれば６９．μＢごとに発生する。

ＣＬＣは、波形演算タイミングを示す。

ＤＡＣは、ＤＡＣア１１を介してアナログバッファメモ
リ７１２内のコンデンサに電荷を蓄 えるタイミングを示す。

ＯＴＣは、アナログバッファメモリ７１２内のコンデン
サに蓄えている電荷を積分器 ７１３に供給するタイミングであり、 ＣＲＦと同様に、音階周波数に同期し て発生している。

チャネル１のタイムチャートについて説明する。

チャネル１に相当する演算タイミングはシーケンサ７０
２で発生しているチャネルコードによって決まっており
、図にも示しであるように、２２μＢごとに演算タイミ
ングが発生している。

３゜ ■１．・信号ＣＲＦ１がチャネルコード１の途中で発生
する。発生したタイミングでは波形内挿処理を行なわな
い。

■・・・信号ＣＲＦ１が発生すると同時に信号０ＴＣ１
が発生し、アナログバッフ７メモリ７１２内ノコンデン
サＣ１の電荷を積分器７１３に供給する。信号ＯＴＣの
パルス幅は２μＢ程度である。

■・・・チャネルコードが再び１となると、波形サンプ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ータの更新処理などを行なう。

■・・・チャネル１の演算処理が終了すると、信号ＤＡ
Ｃ１が発生し、ＤＡＣ７１１を介してコンデンサＣ１に
電荷を蓄える。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
１に蓄えた、電荷を積分器７１３に供給する。

以後、上述と同様に、信号ＣＲＦが発生するたびに、１
回の仮想波形サンプル値算出処理を行ない、信号ＣＲＦ
の発生タイミング、すなわち音階同期に同期して波形算
出結果を積分器７１３に供給する。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモリ部７１２内のコンデンサに電荷を蓄え
ることが出来ればよい。すなわち、最小音階周期内に１
０チャネル分に相当する演算タイミングを設ければよい
。

タイマ７０４、比較レジスタ部７０５、ＦＥＤ７０６、
計算要求フラグ発生部７１０で構成しているノートクロ
ック発生部の説明 第１１図にＥＤＰ７０６から比較レジスタ部７０６に供
給する周波数データの推移を示す。タイマー７０４は１
０ビツトの２進カウンタで構成しており、出力状態を１
６進表示で表わすと、（ｏｏｏ）１６から（ａ　Ｆ　Ｆ
　）１ｅまで順次カウントアツプを行ない、（３Ｆ　Ｆ
　）１６から再び（ｏｏＯ）１６となり、（ｏｏｏ）１
６から（３ＦＦ）１６が主発振器７０１から供給される
信号ＭＣＫに基づいてくり返される。

すなわち、タイマー７０４のくり返し周期ＴＲは下式の
ように々る。

＝１２７．９８７ｔｓ　・・・・・・・・・・・・・・
・・・・・・・・・・・・（３）タイマー７０４の出力
データ推移状態を第１２図中のタイマー出力データとし
て記載しである。

音階周期の発生方法としては、タイマー７０４の出力信
号とＦＤＰ７０６から比較レジスタ部７０５に供給され
た周波数データとの比較を行ない、一致が検出できれば
一致パルスを比較レジスタ部７０５から送出する。その
一致パルスの発生周期が発音すべき音階の音階周期とな
る。

第１１図に示したように、周波数データを更新すること
によりノートクロック信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ７０６で
行なう。

ＮＦＤ−ＭｏＤ（ＯＦＤ＋ＰＤ、ＴＤｍａり・、−、・
−・・・−・・（４）ＮＦＤは、新しい周波数データで
ある。

ＯＦＤは、更新前の周波数データである。

ＰＤは、発生音階によって決まっている音階データであ
る。

ＴＤｍａｘは、タイマー７０４の出力状態数である。

本実施例の場合ＴＤｍａＸは２　すな わち１０２４である。

第７表に１２音階に対応する音階データＰＤを示す。

なお、ノートクロック発生部の動作については、特願昭
５７−２３１４８２号「楽音発生装置」に述べである。

以　下　余　白 ４ 第　７　表 数字表現は１０進数である。

３５ データ・リード・プロセッサＤＲＰ７ｏｓの詳細な説明 まず、楽音合成データＲＯＭ１０６（以後データ・バン
ク（ＤＢＫ）と称する）のデータ７オーマツトについて
説明する。

第１２図はＤＢＫ１０６のデータ構成図である。

アドレス（００００）１６から１２８語の領域に、以後
に続く合成データの先頭位置を示す先頭アドレスを格納
している。合成データは制御データと波形データとで構
成している。制御データは波形間のくシ返し回数指定デ
ータと最終波形フラグデータとで構成している。

出を簡略化する方法として以下のようにしている。

（１）　＜２）式ではＮｍ＋ｎ項の増分値が１であった
がか、内挿係数の分子の増分値をαとする。

える。

特開昭ＧＯ−３３５９６（１０） （３）ＭＮα項を２　と固定する。

この結果、内挿係数は、（Ｎｍ＋ｎ）α／２　となり、
１／２　項は右シフト操作を行なうだけでよ（、ＭＮ項
をめる必要がなくなり、内挿係数の算出が容易になる。

第８表にくり返し指定デー久増分値α、波形１周期のサ
ンプル数と、くシ返し回数の関係を示す。

なお、くり返し数指定データが（Ｆ）１６であれば、最
終波形を示す最終波形フラグ（信号ＷＥＦ）として用い
ている。

ＤＢＫｌ　０Ｓの制御データ領域は波形枚数に関係なく
１２８誤として固定化している。また、制御データ１語
は１６ビツト構成であり、次のように、４ビツトづつの
４グループにくり返し指定データを分けている。

ビット位置０〜３・・・・・・Ｃ，Ｃ”Ｄ″を日 ビット位置４〜７・・・・・・Ｄ≠、ＥＦ立１日 ビット位置８〜１１・・・・・・ＦΦＧ　、　Ｇ％ビッ
ト位置１２〜１６・・・・・・Ａ、Ａ”、Ｂ音このよう
にすることにより、音階によって制御７ データを異なるように設定でき、１オクターブ内同−波
形データを使用しても、楽音の立上り時間や、波形形状
の変化時間を一定にすることが可能となる。波形データ
は１語１６ビツト構成のＰＣＭデータである。

以　下　余　白 ３９　べ−−・ 第１３図はＤＲＰ７０８の一具体例を示す構成図である
。図中、１４０１は楽音合成データＲＯＭ（ＤＢＫ）１
０６から所定の合成データを読み出すアドレスデータを
格納するＤＢＫアドレスレジスタ、１４ｏ２は楽音合成
データＲＯＭ（ＤＢＫ）１０６から合成データをＤＲＰ
７０８の内部に取り込むＤＢＫ人カバカバッファ４０３
はＤ　Ｂ　Ｋ１０６に格納している先頭アドレスを読み
取るためのアドレスデータを出力する参照先頭アドレス
ゲート、１４０４ｉｆ（ｘ、ｎ）に相当する波形サンプ
ルに値を格納する波形データメモリＩ、１４０５はｆ（
ｘｉ＋１　ｎ）に相当する波形サンプル値を格納する波
形データメモ！ＪＩＩ、１４０６は内挿係数の分子に相
当する（Ｎｍ＋ｎ’）αを格納する係数データメモリ、
１４０７は先頭アドレスレジスタ、１４０８は内挿係数
の（Ｎｍ＋ｎ’）０項の増分値αを生成する増分生成部
、１４ｏ９は波形サンプルナンバデータＷＳＮを格納す
る波形サンプルナンノくメモリ、１４１ｏは波形ナンイ
くｉを格納する波形ナンノ（メモリ、１４１１はオフセ
ットデータゲート、１４１２は４０ページ 累積レジスタ（ＡＣＣ）、１４１３はフルアダー、ラッ
チ、やキャリフラグレジスタなどで構成している演算部
、１４１４は演算部１４１３内のラッチＡＬにデータを
供給するＤＡババス１４１６は演算部１４１３内のラッ
チＢＬにデータを供給するＤＢＢ１１１４１６は演算部
１４１３で行なう演算結果を各レジスタに供給するＤＣ
バス、１４１７はＤＢＫ入カバソファ１４０２の出力を
波形データメモリ１１４０４などに供給するＤＢＫバス
、１４１８は、複数チャネル間の楽音の位相を一定の関
係に合わせる位相合わせ部、１４１９は楽音発生チャネ
ルで生成する楽音の初期位相を検出して楽音の生成開始
を制御する発音制御部である。

次に各部の構成について説明する。波形データメモリ［
４０４、波形データメモリ１１１４０５は、それぞれＤ
ＢＫ１０６から読み取った波形データをシーケンサ７０
２から供給されている制御データの中の信号ＷＲＷＤ　
ｌ、ＷＲＷＤＩＩによって一時格納しておくレジスタＲ
（ＷＤ　ｌ　）、Ｒ（ＷＪ）４１ぺ゛ ソト×８語のメモリＭ（ＷＤＩ）、Ｍ（ＷＤ■）で構成
されている。通常、メモリは読み出し状態となっており
、シーケンサ７０２から供給されているチャネルコード
ＣＨＣに基づいたチャネルの波形データＷＤｌ、ＷＤ■
をＷＤＰ７０７に供給している。

そして、シーケンス７０２からの制御データの中の信号
ＷＲＲＡＭによって、メモリは書き込み状態となり、レ
ジスタＲ（ＷＤＩ）、Ｒ（ＷＤ■）に格納している波形
データをチャネルコードＣＨＣに基づいたメモリの所定
のアドレスに書き込む。

なお、計算要求フラグ発生部７１０から供給している信
号ＣＲＦが”　１”　（要求あり）の場合、メモリＭ（
ＷＤＩ　）、Ｍ（ＷＤ［ｌ　）は書き込み状態となり、
信号ＣＬＲＦが”ｏ”（要求なし）の場合、信号ＷＲＲ
ＡＭ　が発生しても、メモリＭ（ＷＤＩ）。

Ｍ（ＷＤ■）は読み出し状態を保つようになっている。

これは、計算要求が発生した時のみデータの７１０内で
発生している複数チャネルに対応する信号ＣＲＦ（第１
０図参照）をシーケンサ７０２から供給しているチャネ
ルコードＣＨＣに基づいて選択し、命令ステップ１のタ
イミングで計算要求あり／なしを調べた信号である。

さらに、レジスタＲ（ＷＤＩ　）、Ｒ（ＷＤＩＩ　）は
、発音制御部１４１９から供給している信号ＧＳＦによ
ってリセット（格納データを（ｏ）１゜とする）するよ
うになっている。

係数データメモ１７１４０６は、演算部１４１３の演算
結果をシーケンサ７０２から供給されている制御データ
の中の信号ＷＲＤによって一時格納しておくレジスタＲ
（ＭＤ）と、８チャネル分の係数データを記憶する１６
ビツト×８語のメモリＭ（ＭＤ　）とメモリＭ（ＭＤ）
の出力データを信号ＲＤＭＤによってＤＢババス供給す
るゲートで構成している。通常、メモリは読み出し状態
となっており、シーケンサ７０２から供給されているチ
４３／・　〕・ ７０７に供給している。

そして、信号ＷＲＲＡＭによって、メモリは書き込み状
態となシ、レジスタ（ＭＤ　）に格納している新係数デ
ータをチャネルコードＣＨＣに基づいたメモリの所定の
アドレスに書き込む。

なお、係数データメモリ１４０６も波形メモリ１３ｏ４
と同様に、信号ＣＬＲＦに基づいて書き込み制御を行な
うようになっている。

先頭アドレスレジスタ１４０７は、ＤＢＫｌ　０６から
読み取った先頭番地をシーケンサ７０２からの制御デー
タの中（以下同じ）の信号ＴＤＡによってＤＡババス供
給するゲート１と、信号ＷＲＴＡＤによって読み取った
先頭番地を一時格納するレジスタＲ（ＴＡＤ　）と、信
号ＲＤＴＡＤによってレジスタＲ（ＴＡＤ　）に格納し
ている先頭番地をＤＢババス供給するゲート２から構成
している。

増分生成部１４０８は、ＤＢＫｌ　０Ｓから読み取った
制御データを信号ＷＲＲＥＰによって一時格納するレジ
スタＲ（ＲＥＰ）と、入力レジスタ部４３から供給され
ているノートクロック指定ブーケ ４４７、−シ・ −タＮＤに基づいてレジスタＲ（ＲＥＰ）に格納してい
る制御データから所定のくり返し指定データを選択する
選択器と、選択器で選択したくり返し数指定データを第
８表に示しだ増分値ａに変換する変換器と、最終波形フ
ラグを検出して最終波形フラグＷ　Ｅ　Ｆ　（”　１”
〕を出力する検出器と、信号ＲＤＲＦＰによって変換器
の出力データ（増分値ａ）をＤＡババス供給するゲート
とで構成している。

波形サンプルナンバメモリ１４ｏ９は、演算部１４１３
の演算結果（新波形サンプルナンバデータＷＳＮ）を信
号ＷＲＷＳＮによって一時格納しておくレジスタＲ（Ｗ
ＳＮ　）と、８チャネル分の波形サンプルナンバデータ
ＷＳＮを記憶する１６ビツト×８語のメモリＭ（ＷＳＮ
）と、メモリＭ（ＷＳＮ）の出力データを信号ＲＤＷＳ
ＮによってＤＢババス供給するゲートと信号ＲＤＳＮに
よってメモリＭ’（ＷＳＮ）の出力データを入力レジス
タ部７０３から供給しているデータＳＤに基づいて有４
５７・　〕・ するビットマスク部とで構成している。通常、メモリＭ
（ＷＳＮ）は読み出し状態となっており、シーケンサ７
０２から供給されているチャネルコードＣＨＣに基づい
たチャネルの波形サンプルナンバデータＷＳＮを読み出
している。

また、信号ＷＲＲＡＭによってメモリＭ（ＷＳＮ）は書
き込み状態となり、レジスタＲ（ＷＳＮ）に格納してい
る新波形サンプルナンバデータＷＳＮをチャネルコード
に基づいたメモリの所定のアドレスに書き込む。

なお、波形サンプルナンバメモリ１４ｏ９も、波形デー
タメモリ１１４０４と同様に、信号ＣＬＲＦによって書
き込み制御を行なっている。

波形サンプルナンバデータＷＳＮと波形サンプルナンバ
ｎと波形１周期のサンプル数ＮＳ（第３表参照）との関
係は下記のようになっている。

ｎ　＝ＭＯＤ　（Ｗ　Ｓ　Ｎ　、　Ｎ　Ｓ　）これは、
有効ビット幅の制御によって達成される０ 波形ナンバメモリ１４１０は、演算部１４１３の演算結
果（新波形ナンバｉ）を信号ＷＲＷＮＤによって一時格
納しておくレジスタＲ（ＷＮＤ）と、８チャネル分の波
形ナンバｉを記憶する１６ビツト×８語のメモリＭ（Ｗ
ＮＤ）と、メモリＭ（ＷＮＤ）の出力データ（波形ナン
バ）を入力レジスタ部７０３から供給されている波形サ
ンプル数指定データＳＤに基づいてシフト処理（ｉＸサ
ンプル数）を行ない、波形ナンバアドレスＷＮＡを出力
するシック部と、信号ＲＤＷＮＤによってメモリの出力
データをＤＢババス供給するゲート１と、信号ＲＤＷＮ
Ａによってシフタ部の出力データをＤＢババス供給する
ゲート２と、波形サンプル数指定データＳＤに対応する
サンプル数データを発生するサンプル数発生器と、信号
ＲＤＮＷＳによってサンプル数発生器の出力データをＤ
Ｂババス供給するゲート３とで構成している。

通常メモリＭ（ＷＮＤ）は読み出し状態となっており、
シーケンサ７０２から供給されているチャネルコードＣ
ＨＣに基づいたチャネルの波形す４７ベーー′ る０ そして、信号ＷＲＲＡＭによって、メモリＭ（ＷＮＤ　
）は書き込み状態となり、レジスタＲ（ＷＮＤ　）に格
納している新波形ナンバｉをチャネルコードに基づいた
メモリの所定のアドレスに書き込む。

なお、波形ナンバメモリ１４１ｏも、波形データメモリ
１１４０４と同様に、信号ＣＬＲＦによって書き込み制
御を行なっている。

累積レジスタ（ＡＣＣ）１４１２は、演算部１４１３の
演算結果を信号ＷＲＡＣＣによって一時格納しておくレ
ジスタＲ（ＡＣＣ）と、信号ＲＤＡＣＣによってレジス
タＲ（ＡＣＣ）に格納しているデータをＤＡババス供給
するゲートとで構成している。

第１４図は演算部１４１３の一具体例を示す構成図であ
る。１６０１は信号φ２の立下りエッヂでＤＡババス内
容を記憶するラッチＡＬであり、信号ＤＣＲＡＬでクリ
ヤされる。１６ｏ２は信号φ２の立下りエッヂでＤＢバ
バス内容を記憶する２７４８戸〕 チＢＬ、１５０３はキャリ入力（ＣＩ）とキャリ出力（
Ｃｏ）とを有する１６ビツト加算器（ＦＡ）、１５０４
はＦ　Ａ　１５０３のキャリ出力信号を信号ＷＲＭＤに
よって格納するキャリフラグレジスタ、１５０５は信号
ＴＣＡによってＦ　Ａ　１５０３の出力データをＤＡバ
バス供給するゲート、１５ｏ６はＦ　Ａ　１５０３の出
力データをＤＣ′バスに供給するゲート、１５ｏ了はＤ
Ｃバスにデータ（ｏｏｏＯ）１６を供給するゲート、１
５０８．１５０９はＡＮＤゲート、１６１０はＯＲゲー
ト、１５１１はゲート１５０６．１５０７１７）開閉制
御を行なうゲート制御部である。

ゲート制御部１５１１の入・出力関係を下記に示す０ ＧＣ２＝Ａ−ＧＳＦ・ＷＲＷＳＮ＋ＰＬＦ−ＰＨＬ−Ｗ
ＲＷＳＮＡ、＝ＧＳＦ・（ＷＲＭＤ＋ＷＲＷＮＤ　）　
＋ＷＥＦ　−ＷＲＭＤＧＣｌ−”１″′ならゲート１５
ｏ６は閉状態、”０“なら開状態、 ＧＣ２−”“１′”ならゲート１５０７は閉状態°′０
″′なら開状態となる。

４９ベー〕 オフセットデータゲー）１４１１で発生するオフセット
データは１０進数で２５６であり、制御データの格納領
域に相当する。

第１５図は位相合わせ部１４１８の一具体例を示す構成
図である。１６０１は８チャネル分に相当するデータを
格納できる８ピツトのシフトレジスタＳＲ，１６０２は
ＲＡＭ、１６０３−１６０７はＮＡＮＤ。

ゲート、１６０８　、１６０９はＡＮＤゲート、１６１
゜〜１６１２は反転ゲートである。

第１５図中、シフトレジスタ１６０１、ＮＡＮＤゲート
１６０３−１６０５、ＡＮＤゲート１６ｏ９、反転ゲー
ト１６１０　、１６１１で、入力レジスタ部１０３　か
ら供給している信号ＫＤ（キーオン／オフ信号；ＫＤ＝
”１”でオン、”Ｏ”でオフ）がオフ状態パ０”からオ
ン状態゛′１＃に変化したタイミングを検出し、位相合
わせフラグ信号ＰＬＦ′°１″をＡＮＤゲーグー６０９
から出力する位相合わせフラグ検出部を構成している。

信号ＣＬＲＦが１＃の場合、シフトレジスタ１６ｏ１の
入力信号ＫＤを供給し、信号ＣＬＲＦがパ０′″の場合
、シフトレジスタ１６０１の入力ＤＩにはＮＡＮＤゲ−
）　１６０４．１６０５を介してシフトレジスタ１６ｏ
１の出力ＱＨから出力している信号を供給している。

これは、シフトレジスタ１６０１に格納する信号を信号
ＣＬＲＦが”′１′″の場合、書き込み、”０′″の場
合ホールド状態となる。そして、ＮＡＮＤゲート１６０
５の出力信号とシフトレジスタ１６０１の出力信号ｏＨ
とを用い位相合わせフラグ信号ＰＬＦを検出している。

一方、ＲＡＭ１６０２．ＮＡＮＤゲート１６０８　。

１６０７　、　Ａ　Ｎ　Ｄグー）１６０８．反転ゲート
１６１２で、音名ごとの位相データ（Ｐ　Ｄ　）　Ｎｐ
を格納する位相データメモリを構成している。信号ＣＬ
ＲＦとシーケンサ７０２から供給している信号ＷＲＷＳ
Ｎが共に１′″となり、信号ＰＬＦが”１″″の場合、
ＲＡＭ１６０２は読み出し状態となり、信号ＰＬＦが”
ｏ”の場合、書き込み状態となる。そして、信号ＣＬＲ
Ｆ　、信号ＷＲＷＳＮのどちらか一方が５１１．７ ンピーダンス状態となる。

また、入力レジスタ部７０３から供給している信号ＰＨ
Ｌ　（位相合わせ有／無信号）が、“０′″（位相合わ
せ無し）の場合は、ＮＡＮＤゲート１６０６　、１６０
７の出力信号はともに“１＃となシ、ＲＡＭ１６０２の
Ｉ１０端は常時、ハイインピーダンス状態となる。そし
て、信号ＰＨＬが“′１”（位相合わせ有り）となると
、ＲＡＭ１６０２は上述のような動作を行なう。

なお、本実施例では、波形サンプルナンバＷＳＮを位相
データとしている。

第１６図は発音制御部１４１９の一具体例を示す構成図
である。第１７図において、１７０１は入力レジスタ部
１０３から供給している波形サンプル指定データＳＤを
入力とするデコーダ、１７０２〜１７０８．１７１４．
１７２２−１７２９はＡＮＤゲート、１７０９−１７１
１．１７１３．１７２１はＯＲゲート、１７１２はＮＯ
Ｒゲート、１７１５．１７３０は反転ゲ５２べ゛ ットのシフトレジスタＳＲ，１７２０はＤフリップフロ
ップ（ＤＦＦ　）である。

第１６図中、デコーダ１７０１、ＡＮＤＮＯゲート７０
２−　１７０８．１７２３−１７２８　、ＯＲゲート１
７ｏ９−１７１１、ＮＯＲゲート１７１２およびＤＦＦ
１７２０で、初期値検出部を構成している。信号ＳＤに
基づいて、デコーダ１７ｏ１の出力Ｙｏ−Ｙ７のいずれ
か１つが°′０″″となり他の出力はすべて“′１”と
々る。たとえば、５Ｄ−（１１ｏ）２とすると、デコー
ダ１７０１の出力Ｙ６のみ０”となる。そうすると、Ａ
ＮＤ　グー）１７０３〜１７０８の出力信号はすベテ”
　ｏ　’となり、ＯＲゲート１７１０．１７１１の出力
信号はＩＩ　ｏＩＩとなる。

そして、ＤＣバスから供給しているデータ（ビット位置
ｏ（ＬＳｔＢ）、１，２）がすべて”０″となるとＮＯ
Ｒゲーグー７１２の出力信号はｕ１＃となり、信号ＷＲ
ＷＳＮによ、てＤＦＦ１７２０にｔ′１”を格納するこ
とになる。

第１６図中、ＮＯＲゲート１７１３、ＡＮＤゲー１７３
０、ＯＲゲグー１７２１、ＮＡＮＤゲート１７１６〜１
７１８およびシフトレジスタ１７１９で、楽音の発生開
始を検出し、発音制御信号ＧＳＦを生成するスタート検
出部を構成している。

スタート検出部の動作について説明する。なお、ＤＦＦ
１７２０の出力信号を信号ＡＺＦとする。また、チャネ
ル１に対応するデータについて説明する。なお、信号Ｐ
ＨＬはパ１″″すなわち、位相合わせ有りの状態とする
。

〈信号ＣＬＲＦ＝”　１”の場合〉 キーオン／オフ信号ＫＤがオフからオンに変化すると、
位相合わせ部１４１８から供給している信号ＰＬＦが０
″″から１＃に変化する。

信号ＰＬＦが”　１　”となると、ＡＮＤゲート１７１
４の出力は°゛１”となり、シフトレジスタ１７１９０
入力ＤＩには信号ＰＬＦが加わる。

そして、信号ＮＲＲＡＭによってシフトレジスタ１７１
９の１ビツト目に′°１”を書き込む。

その後、再びチャネル１の計算タイミングになが現われ
る。まだ、信号ＰＣＰは°°１”から”０”に変化して
おり、ＡＮＤゲーグー７１４の出力は′Ｏ′″となる。

そうすると、シフトレジスタ１７１９の入力ＤＩにはシ
フトレジスタ１７１９の出力信号（ＯＨ）が加わり、シ
フトレジスタの内容を保持することになる。

その後、信＋−５ＡｚＦが０”から１＃に変化すると、
ＡＮＤゲート１７１４の出力は“１＃となり、再びシフ
トレジスタ１７１９の入力ＤＩには信号ＰＬＦが加わる
。この時信号ＰＬＦは′０”となっている。そして、信
号ＷＲＲＡＭによってシフトレジスタ１７１９の１ビツ
ト目に°′０＃を書き込む。

再び、チャネル１の計算タイミングになると、シフトレ
ジスタ１７１９の出力ｏＨには”ｏ”が現われる。

この結果、チャネル１に対応する信号ＧＳＦは、信号Ｐ
ＬＦが発生してから、信号ＡＺＦが発生す〈信号ＣＬ　
ＲＦ　＝　”　Ｏ”の場合〉信号ＣＬＲＦが０”の場合
、ＡＮＤゲート１７１４の出力は常時”ｏ″′となり、
上述で説明したように、シフトレジスタ１７１９はホー
ルド状態となる。

一方、信号ＰＨＬが”ｏ”すなわち、位相合わせ無しの
状態では、ＡＮＤゲーグー７２２の出力信号は常時°゛
０＃となり、シフトレジスタ１７１９に書き込むデータ
は”ｏ”となる。この結果、シフトレジスタ１７１９は
実質的にリセット状態となシ、出力ｏＨからの出力信号
は常時”ＯＪ′となる。そうすると、信号ＧＳＦは、信
号ＰＩ、Ｆと等価なものとなる。

ＤＲＰ７０８は、シーケンサ７０２から供給される制御
信号に基づいて上述する演算処理を行なう。

■　ＤＢＫに格納しである先頭アドレスＴＡＤを読み取
る。

から供給されている信号ＲＤＲＴＡによってＤＣバスに
供給する。そして、ＤＣバス上の信号ＮＤ、ＳＤを信号
ＷＲＤＢＫによってＤＢＫアドレスレジスタ１４０１に
格納シ、ＤＢＫｌｏｅに供給する。ＤＢＫｌ　０Ｓから
読み出した先頭アドレスデータＴＡＤを信号ＷＲＴＡＤ
によって先頭アドレスレジスタ１４ｏ７のレジスタＲ（
ＴＡＤ）に格納する。

■　くシ返し数指定データの読み込み処理。

読み込んだ先頭アドレスデータＴＡＤと波形ナンバメモ
リ１４１ｏに格納している波形ナンバｉとの加算処理（
ＴＡＤ＋ｉ）を演算部１４１３で行ない、加算結果をＤ
ＢＫアドレスレジスタ１４０１に格納し、ＤＢＫｌ　０
６からくり返し数指定データを読み取り、増分生成部１
４０８のレジスタＲ（ＲＦＰ）に格納する。

■　波形サンプルｆ（ｘｉ　ｎ）の読み取り処理。

先頭アドレスレジスタ１４ｏ７に格納した先頭アドレス
データＴＡＤとオフセットデータ（２６６）１゜との加
算処理（ＷＡＤ１＝ＴＡＤ＋２５６）を演算部１４１３
で行ない、加算結果をＡＣＣ１４１２のＲ（ＡＣＣ）に
格納する。ＡＣＣ１４１２に格納したアドレスデータＷ
ＡＤ１と波形サンプルナンバメモリ１４１ｏに格納して
いる波形サンプルナンバデータＷＳＮを入力レジスタ部
７０３から供給している波形サンプル数指定データＳＤ
に基づいてビットマスク処理を行なった結果の波形サン
プルナンバｎとノ加算処理（ＷＡＤ１’＝ＷＡＤ１＋ｎ
）を演算部１４１３で行ない加算結果をＡＣＣ１４１２
に格納する。

ビットマスク処理は、データＳＤによって有効ビット幅
を制御するものであり、たとえば、５Ｄ−（１１１）２
　の場合は、下位２ビツトのみ有効となり、それ以外の
ビットはすべて”　ｏ　”となる。そして、ＡＣＣ１４
１２に格納しであるアドレスデータＷＡＤ１′と波形ナ
ンバｉを波形サンプル数指定データＳＤに基づいてシフ
ト処理したデータ（ｉＸサンプル数：ｉ−０，１゜行な
い、加算結果をＡＣＣ１４１２とＤＢＫアドレスレジス
タ１４０１に格納し、ＤＢＫｌ　０６からｆ（ｘｌ　ｎ
）に相当する波形サンプルデータを読み取り波形メモリ
１１４０４内のレジスタＲ（ＷＤＩ）に格納する。

■　波形サンプルｆ（ｘ、＋１　ｎ）の読み取り処理。

ＡＣＣＩ４．１２に格納したアドレスデータｗＡＤ１“
と波形サンプル数指定データＳＤで指定している波形サ
ンプル数ＮＷＳ　（波形ナンバメモリ１４１０　内で発
生）との加算処理（ＷＡＤ２−ＷＡＤ１″＋ＮＷＳ　）
を演算部１４１３で行ない加算結果をＤＢＫアドレスレ
ジスタ１４ｏ１に格納し、ＤＢＫｌ　０６からｆ（ｘｉ
＋１　ｎ）に相当する波形サンプルデータを読み取り波
形メモリ■１４０５内のレジスタＲ（ＷＤＩ）に格納す
る。

■　波形サンプルナンバデータＷＳＨの更新処理。

波形サンプルナンバデータＷＳＮとシーケンサ７０２か
ら供給される信号ＤＡＤＤ１との加）こ処理（ＷＳＮ＝
ＷＳＮ＋１　）を演算部１４１３テ行ない、波形サンプ
ルナンバメモＩＪ１４０９内の波形ナンバレジスタＲ（
ＷＳＮ）に格納するとともに、位相合わせ部１４１８内
にあるＲＡＭ１６ｏ２を書き込み状態とし、入力レジス
タ部７０３から供給しているノートクロック指定データ
ＮＤに対応するアドレスに更新処理した波形サンプルナ
ンバデータＷＳＮを書き込む。

■　内挿係数（Ｍｍ＋ｎ）α　の更新処理。

係数データメモリ１４０６に格納している内挿係数［（
Ｎｍ＋ｎ）ａ］と増分生成部１４ｏ８で発生している増
分値αとの加算処理を演算部１４１３で行ない、加算結
果を係数データメモｌ７１４０６内にある係数データレ
ジスタＲ（ＭＤ）に格納すると共に、加算結果がオーバ
フォローした場合演算部１４１３内にあるキャリーフラ
グレジスタＣＦを１”にセットする。

■　波形ナンバｉの更新処理。

波形ナンバメモＩＪ１４１０に格納している波形ナンバ
ｉと上述■で説明したキャリーフラグレジスタＣＦの内
容との加算処理（ｉ＝ｉ＋ｃＦ）６゜ を演算部１４１３で行ない、波形ナンバメモリ１４１ｏ
内にある波形ナンバレジスタＲ（ＷＮＤ）に格納する。

■　レジスタＲ（ＷＮＤ）、Ｒ（ＷＳＤ）、Ｒ（ＭＤ）
、Ｒ（ＷＤＩ）、Ｒ（ＷＤＩ＋）に格納した各種データ
をチャネルコードＣＨＣで指定されたそれぞれのメモリ
領域へのデータ転送処理。

命令ステップ１１のタイミングで、シーケンサ７０２か
ら供給される信号ＷＲＲＡＭに基づいてデータ転送処理
が行なわれる。なお、計算要求フラグ信号ＣＬＲＦが′
０″の場合には転送　・処理を行なわないようにしてい
る。なぜならば、新しい波形リーンプルの算出を行なわ
ないためである。

第９表にＤＲＰ７０８の演算シーケンスを示す。

第９表に示す命令ステップを順次実行することにより、
上述■〜■で説明した処理が実現できる。

また、位相合わせ有無信号ＰＨＬが１＃の場合、第２表
で説明したキーオン／オフ信号ＫＤが、ｔλＷ”から１
＃に変化すると、位相合わせ処理と発音制御処理として
、上述のような条件設定を行なう。

〈位相合わせ処理〉 Ｐｌ　位相データの設定。

信号ＫＤがパ○′″から１”に変化した後発生する最初
の計算タイミング（なお、信号ＣＬＲＦがＩＩ　１１Ｉ
の時で、信号ＰＬＦは“１＃となる。

信号ＰＬＦが”１”となり、第９表に示した命令ステッ
プ７のタイミングで信号ＷＲＷＳＮが発生すると、位相
合わせ部１４１８内のＲＡＭ１６０２は読み出し状態と
なり、入力レジスタ部７０３から供給しているノートク
ロック指定データＮＤに対応する位相データ（ＰＤ）Ｎ
Ｄを読み出し、ＤＣバスに供給する。そして、波形サン
プルナンバメモリ１４０９内のレジスタＲ（ＷＳＮ）に
位相データ（ＰＤ）ＮＤを格納する。

命令ステップ１１のタイミングで信号ＷＲＲＡＭが発生
すると、レジスタＲ（ＷＳＮ）に格納した位相データ（
Ｐ　Ｄ　）　Ｎｒ：、をメモリＭ（ＷＳＮ）　シーケン
サ７．９２で発生しているチャネルコードＣＨＣに対＝
２．Δ 応するアドレスに書き込む。

上述の処理を行々うことにより、複数チャネル間で同一
音名の楽音を発生する場合、位相合わせ部１４１８内の
ＲＡＭ１６０２を介して実質的にチャネル間で位相デー
タ（Ｐ　Ｄ　）　Ｎ　Ｄの転送を行なうようになってい
るので、複数チャネル間の位相データ（ＰＤ）ＮＤすな
わち、波形サンプルナンバデータＷＳＮが等しくなり、
各高調波の位相が一定の関係となり、位相合わせが実現
できる。

〈発音制御処理〉 信号ＰＬＦが°′１″になってから、波形サンプルナン
バｎがｎ＝０（信号ＡＺＦが１”）となるまでの開信号
ＧＳＦは“１”となっている。

信号Ｃ１５Ｆが°′１″であると、上述の条件設定を行
なう。

（→内挿係数の分子項（Ｎｍ＋ｎ）α＝（０）１ｏ設定
〇命令ステツプ９のタイミングで、信号ＷＲＭＤが演算
部１４１３に加わる。そうすると、ゲート制御部１６１
１の出力ＧＣ２の出力信号は”１″となき、ＤＣバスに
（Ｏｏｏｏ）１６を供給し、係数レジ６３　べ−；− メタメモリ１４ｏ６内のレジスタＲ（ＭＤ）に（ｏＯｏ
ｏ）１６を格納する。

＠）波形す／バｉ　＝　（０）１ｏの設定。

命令ステップ１ｏのタイミングで、信号ＷＲＷＮＤが演
算部１４１３に加わる。そうすると、ゲート制御部１５
−１１の出力ＧＣ２の出力信号はパ１”となり、ＤＣバ
スに（００００）　１６を供給し、波形ナンバメモリ１
４１０内のレジスタＲ（ＷＮＤ　）に（Ｏｏｏｏ）１６
を格納する。

０）波形データＷＤＩ　、ＷＤＩ＋＝（０）１０設定。

信号ＧＳＦによって、波形データメモ１Ｊ１１４０４お
よび波形データメモリ９１４０５内にあるレジスタＲ（
ＷＤＩ　）、Ｒ（ＷＤＩＩ）をリセット状態とし、レジ
スタＲ（ＷＤＩ　）、Ｒ（ＷＤＩＩ　）の格納データを
（０）１ｏとする。

←）レジスターメモリ転送。

命令ステップ１１のタイミングで信号ＷＲＲＡＭが発生
すると、レジスタＲ（ＭＤ　）　、　Ｒ（ＷＮＤ　）＋
Ｒ（ＷＤＩ　）、Ｒ（ＷＤＩＩ　）にそれぞれ格納した
デー４ Ｍ（、ＷＤＨ）のシーケンサ７０２で発生しているチャ
ネルコードＣＨＣに対応するアドレスに書き込む０ 上述のＧ１−Ｇ４の処理を行なうことにより、信号ＡＺ
Ｆが“１”の間すなわち、位相合わせを行なった後、波
形サンプルナンバｎ＝Ｏとなるまでの間、波形データＷ
Ｄｌ　、ＷＤｌ＝Ｏ１内挿係数（Ｎｍ＋ｎ）ａ＝ｏと条
件設定を行ない、信号ＫＤが′“１″（オン）でも楽音
の発生を禁止することになる０これは、楽音波形の途中
のサンプル（ｎ＼０）から楽音の発生を開始することを
禁止し、波形サンプルｎ　＝　Ｏから発生開始を行なう
ようにし、楽音発生開始時点の不用なノイズ成分の発生
を防止している。

上述の位相合わせ処理１発音制御処理は、キーオン／オ
フ信号ＫＤがオフからオンに変化するたびに初期条件設
定として行なう。

一方、位相合わせ有／無信号ＰＨＬが”０”の場合は、
位相合わせ処理を実行せず、位相データ１憶しているＲ
ＡＭ１６０２のＩ１０端を常時ハイ６５　Ｉニー　： インピーダンス状態とし、信号ＫＤが”　ｏ　”から”
　１　”に変化した後発生する最初の計算タイミング（
なお、信号ＣＬＲＦが′１′″の時）で、信号ＰＬＦが
パ１′″となり、命令ステップ７のタイミングで信号Ｗ
ＲＷＳＮが発生すると、演算部１４１３内にあるゲート
制御部１６１１の出力ＧＣ２の出力信号が′１″となり
、ＤＣバスに（ＯｏＯｏ）１６を供給し、波形サンプル
ナンバメモリ１４ｏ９内のレジスタＲ（ＷＳＮ）に（ｏ
ｏＯｏ）１６を格納する。

そして、命令ステップ１１のタイミングでレジスタＲ（
ＷＳＮ）に格納したデータをメモリＭ（ＷＳＮ）のシー
ケンサ７０２で発生しているチャネルコードＣＨＣに対
応するアドレスに書き込み、波形サンプルナンバデータ
ＷＳＮの初期設定を行なうとともに、内挿係数の分子項
（Ｎｍ＋ｎ）α＝（０）１゜設定、波形ナンバ１＝（０
）１゜設定、および波形データＷＤＩ　、ＷＤ１１＝（
０）１ｏ設定を行なう。

なお、信号ＰＨＬによってシフトレジスタ１７１９が実
質的にリセット状態と々っているので、信号ＮｈＦと信
号ＰＬＦとは等価なものとなる、すなわち、信号ＫＤが
パ０′″からパ１＃に変化した後発生する最初の計栃タ
イミング（なお、信号ＣＬＲＦが“１″の時）のみ′１
″と々す、その他の計算タイミングでは０″と々る。

上述の各種初期設定は、キーオン／オフ信号ＫＤがオフ
からオンに変化するたびに行なう。

丑だ、ＤＢＫ１０６から読み込んだくり返し指定データ
が（Ｆ）１６すなわち、最終波形（信号Ｗ　Ｅ　Ｆ　−
”　１″″）々らば、上述のような条件設定を行なう。

■）波形サンプル数ＮＷＳ＝（ｏ）１ｏ設定。

第９表に示した命令ステップ７のタイミングで信号ＲＤ
ＮＷＳが演算部１４１３内のＡＮＤゲート１６０８に供
給される。そうすると、ＡＮＤゲート１５０８の出力信
号は”　１　、”と々す、ラッチＢＬ１５ｏ２の格納状
態をクリヤ（００００）１６する。この結果、波形サン
プルｆ（ｘｉ＋Ｉ　ｎ）を読み込むだめのＤＢＫｌ　０
６のアドレスデータは波形サンプルｆ（ｘｌ　ｎ）を読
み込んだアドレスデータと等しくなる。

６７　べ−−一 ［相］内挿係数の分子項（Ｎｍ十ｎ）α＝（ｏ）１ｏ設
定。

第９表に示した命令ステップ９のタイミングで信号ＷＲ
ＭＤが演算部１４１３内のゲート制御部１６１１に加わ
ると、ゲート制御部１６１１の出力ＧＣ２の出力信号は
１”となり、ＤＣバスに（ＯｏＯｏ）１６を供給し、係
数レジスタメモ１月４０６内のレジスタＲ（ＭＤ　）に
（ｏｏＯｏ）１６を格納する。

上述の■順→の設定を行なうことにより、実質的に波形
内挿処理を実行せず、最終波形をくり返し発生すること
になる〇 また、波形サンプルナンバデータＷＳＮは下式に示すよ
うなモジュロデータである。

ＷＳＮ＝ＭＯＤ（ＷＳＮ、ＮＳｍａｘ）ＮＳ　は、波形
サンプル数指定データＳＤでａｘ 指定する最大のサンプル数で、ＮＳｍａ工＝５１２であ
る。

第９表に示した信号についての説明 上述する信号はシーケンサ７０２から供給している。

ＲＤＯ３Ｄは、オフセットデータ（２５６）１ｏをＤＡ
８ バスに供給する。

ＲＤＡＣＣは、ＡＣＣ１４１２内のレジスタＲ（ＡＣＣ
）に格納しているデータをＤＡババ ス供給する命令。

ＲＤＲＥＰは、増分生成部１４０８内で生成した増分値
ａをＤＡババス供給す“る命令。

ＲＤＷＳＮは、波形サンプルナンバメモリ１４ｏ９内の
メモリＭ（ＷＳＮ）から読み出 している波形サンプルナイバＷＳＮ をＤＢババス供給する命令。

ＲＤＷＮＤは、波形ナンバメモリ１４１ｏ内のメモリＭ
（ＷＮＤ　）から読み出してい る波形ナンバｉをＤＢババス供給 する命令。

ＲＤＷＮＡは、波形ナンバメモリ１４１ｏ内にあるシフ
タ部で発生している波形ナンバ アドレス（ＷＮＡ　）をＤＢババス 供給する命令。

ＲＤＳＮ　は、波形サンプルナンバメモ１Ｊ１４０９内
のメモリＭ（ＷＳＮ）の出力デ ６９ベー〕 一夕をデータＳＤに基づいてピッ トマスク処理した波形サンプルナ ンバｎをＤＢババス供給する命令。

ＲＤＴＡＤは、先頭アドレスレジスタ１４０７内のレジ
スタＲ（ＴＡＤ）に格納して いる先頭番地をＤＢババス供給す る命令。

ＲＤＮＷＳは、波形ナンバメモリ１４１ｏ内のサンプル
数発生器で発生しているサン プル数をＤＢババス供給する命令。

ＲＤＭＤは、係数データメモリ１４０６内のメモリＭ（
ＭＤ）から読み出している 係数データをＤＢババス供給する 命令。

ＲＤＲＴＡは、入力レジスタ部７０３から供給している
楽音発生データ（ＮＤ　、　ＳＤ）をＤＣバスに供給す
る命令。

ＷＲＤＢＫは、ＤＣバス上のデータをＤＢＫアドレスレ
ジスタ１４０１内のレジスタ Ｒ（ＤＢＫ）に格納する命令。

ＷＲＡＣＣは、ＤＣバス上のデータをＡＣＣ１４１２内
のレジスタＲ（ＡＣＣ）に格納 する命令。

ＷＲＷＳＮは、ＤＣバス上のデータを波形サンプルナン
バメモＩＪ１４０９内のレジス タＲ（ＷＳＮ）に格納する命令Ｏ ＷＲＭＤ　は、ＤＣバス上のデータを係数データメモリ
１４ｏ６内のレジスタＲ（ＭＤ）に格納する命令。

ＷＲＷＮＤは、ＤＣバス上のデータを波形ナンバメモリ
１４１０内のレジスタＲ（ＷＮＤ） に格納する命令。

ＴＤＡ　は、先頭アドレスレジスタ１４ｏ７にＤＢＫか
ら読み込んだ先頭番地をＤＡバ スに供給する命令。　゛ ＴＣＡ　は、ＤＣバス上のデータをＤＡババス供給する
命令。

ＤＣＲＡＬは、演算部１４１３内のラソｆ　Ａ　Ｌｌ　
５０１をクリヤする命令。

ＤＡＤＤｌは、演算部１４１３内のＦ　Ａ　１５０３に
キ７１　べく ヤリ入力信号（＋１）を供給する 命令。

ＷＲＲＡＭは、波形データメモリ７１４０４内のレジス
タＲ（ＷＤＩ）、波形データ メモリ［１４０５内のレジスタＲ （ＷＤＩＩ）、係数データメモリ １４０６内のレジスタＲ（ＭＤ　）、 波形サンプルナンバメモリ１４ｏ９ 内のレジスタＲ（ＷＳＮ　）、波形 ナンバメモリ１４１ｏ内のレジスタ Ｒ（ＷＮＤ　）に格納しているデー タを、それぞれのメモリＭ（ＷＤＢ）。

Ｍ（Ｗｌ］　）、Ｍ（ＭＤ）、Ｍ（ＷＳＮ）。

Ｍ（ＷＮＤ）に書き込む命令。

以　下　余　白 ７３ぺ。

第１７図は位相合わせ処理の動作タイミングチャートで
ある。第１７図には２チャネル分（チャネル１とチャネ
ル２）のタイミングを示す。

図中の記号の説明 ＫＤは、キーオン／オフ信号である０ ＣＲＦは、第１１図で説明した各チャネルごとの計算要
求信号である。

ＣＬＣは、第１１図で説明したものと同様の、演算タイ
ミングを示す。

ＷＳＮは、波形サンプルナンバメモ１Ｊ１４０９内に記
憶している波形サンプルナンバデー タの推移状態を示すものである。

ＯＴＣは、第１１図と同様のものであり、アナログバッ
ファメモリ７１２内のコンデン サに蓄えている電荷を積分器７１３に 供給するタイミングである。

ＰＤ　は、ＲＡＭ１６０２に記憶している位相データの
推移状態を示すものである０ タイムチャートについて説明する。

チャネル１では、楽音発生データがＮＤ＝Ｃ音７４／ （ｏｏｌｏ）２，５Ｄ−８サンプル（１１ｏ）２　（第
３表参照）に対応する楽音をすでに発生しているものと
する。

タイミング■信号ＣＲＦ１がチャネルコード１の途中で
発生する。発生したタイミン グではデータの読み取り、波形内挿 処理を行なわない。

タイミング■信号ＣＲＦ１が発生すると同時に信号ＱＴ
Ｃ１が発生し、アナログバッフ ァメモリ７１２内のコンデンサＣ１ の電荷を積分器７１３に供給する。

このタイミングで出力する波形サン プルは波形サンプルナンバｎ１＝＝＝　４に相当する。

タイミング■チャネルコードが再び１となると、波形サ
ンプルデータの読み取り処理 や波形内挿処理や各種の更新処理お よび、位相データの書き込み処理を 行なう。波形サンプルナンバデータ は第１７図のＷＳＮ１に示すように ７５７−　〕− ＷＳＮ１＝５からＷＳＮ＝ｅとなり、位相データ（ＰＤ
）Ｃも６となる。

タイミング■上述の■と同様に、信号ＣＲＦ１が再び発
生するタイミングで、上述■ のタイミングで計算処理したデータ に相当する電荷（コンデンサＣ１に蓄 えている）を積分器７１３に供給す る。このタイミングで出力する波形 サンプルは波形サンプルナンバｎ１−５に相当する。

以降、上述と同様に、信号ＣＲＦが発生するたびに、波
形データの読み取り、波形内挿処理および、各種更新処
理と位相データの書き込み処理を行なう。

なお、データＷＳＮ１とＯＴＣのタイミングで発生する
波形サンプルナンバｎとの関係は次のようになる。ＮＳ
は波形１周期のサンプル数、ｎ　＝ＭＯＤ　（ＷＳＮｌ
　、　ＮＳ　（ｃｈｌ　）　）タイミング■チャネル２
に楽音発生データＮＤ−Ｃ音（００１０）２，５Ｄ＝４
サンプル （１１１）２　を供給する。（チャネル１と同一音名と
なる０） タイミング■位相合わせ部１４１８内にあるＲＡＭ１６
ｏ２に記憶しているＣ音に対応す る位相データ（Ｐ　Ｄ　）　ｃ　＝　ｅを読み出し、波
形サンプルナンバメモリ１４ｏ９内にあるメモリＭ（Ｗ
ＳＮ）のチャネ ル２に対応するアドレスに書き込み、 チャネル１とチャネル２の波形サン プルナンバデータＷＳＮを等しくす る０ タイミングのデータＷＳＮ２の更新結果へ８すなわち、
ｆｉ２＝　ＭＯＤ　（８、４）　＝Ｏ（ｎ２＝○＋’＋
２ｙ３’）となると、信号ＡＺＦが発生し、信号ＧＳＦ
をパ１”から”ｏ″′に変化させ、発音禁止を解除する
。

タイミング■波形サンプルデータの読み取り処理や波形
内挿処理および各種データの 更新処理などを行なう。

タイミング■信号ＣＲＦ２が再び発生するタイミン７７
　・ グで、上述■のタイミングで計算処 理してめたデータに相当する電荷 （コンデンサＣ２に蓄えている）を 積分器７１３に供給する。このタイ ミングで出力する波形サンプルは波 形サンプルナンバｎ２＝０に相当す る。

このように、キーオン／オフ信号ＫＤ２が”Ｏ”からパ
１＃に変化した後発生する計算タイミングＣＬＣ２（タ
イミング■）で前述した位相合わせ処理を行ない、チャ
ネル１とチャネル２の波形サンプルナンバデータＷＳＮ
を等しくしている。また、タイミング■からタイミング
のの間、前述した発音制御処理を行ない、チャネル２か
ら発生する楽音を禁止している。

なお、位相データを記憶しているＲＡＭ１６０２は、タ
イミング■のみ読み出し状態となり、それ以降に発生す
る計算タイミングＣＬＣ２では、書き込み状態となる。

また、波形サンプルナンノ（データＷＳＮは実質的に、
最低オクターブの波形サンプルナンバｎ゛と等しいので
、各オクターブ間で発生する楽音の高調波の位相が等し
くなる。このため、オクターブが異なる同一音名の楽音
の場合でも位相をそろえることが可能となる。

さらに、データＳＤによって、発音制御処理で行なう発
音禁ＥＬ時間が制御でき、高音域では速い楽音発生応答
が実現できる。たとえば、データ５Ｄ＝（１１１）２：
４サンプルの場合は、最大４計算タイミングで信号ＡＺ
Ｆ（初期値検出信号）を発生することができ、データ５
Ｄ−（ｏｏｏ）２；６１２サンプルの場合は、最大６１
２計算タイミングとなる。

波形データプロセッサＷＤＰ７０７の処理内容の説明。

ＷＤＰ７０７の処理としては、４種類の演算処理がある
。

■　波形補間処理を行なって仮想波形サンプル７９　・ ンベロープ信号ＥＤとの乗算を行ない、エンベをめる。

■　前回求めたエンベロープ付加波形サンプルとの差分
演算を行ない差分波形サンプル値■　エンベロープ信号
ＥＤの更新を行なう。

エンベロープ信号ＥＤとエンベローフ付加方法について
説明する。

エンベロープ信号ＥＤは２０ビツトで構成している。上
位４ビツトをＥ　Ｄ　Ｕ　（Ｑ）、下位１６ビツトをＥ
ＤＬ（Ｒ）とする。

エンベロープ信号ＥＤの更新方法は、新ＥＤ−旧ＥＤ＋
ΔＥＤと言う演算処理を行なってめる。

増分エンベロープデータΔＥＤは、ＣＰ　Ｕ（１ｏａ）
から入力レジスタ部７０３に供給している減衰データを
使用する。

エンベロープ付加波形サンプル値をめる演算式を下式に
示す。

△ ｆ　（Ｘｉ、、・ｌ　ｑｌ　ｒ） ・・・・・・・・・・・・・・・・・・（５）ｑ＝ｏ、
１，２．・・・・・・、Ｑ−１（Ｑ＝２Δ；ＥＤＵ）ｒ
＝ｏ、１．２．−−−−・・、Ｒ−１（Ｒ＝２　；ＥＤ
Ｌ）エンベロープデータＥＤを単調増加すなわち、新Ｅ
Ｄ＝旧ＥＤ＋ΔＥＤ（一定）とし、（５）式を実行する
ことにより、指数特性の減衰エンベロープを付加するこ
とができる。

なお、キーオン／オフ信号ＫＤが”　１　”　（オン状
態）の場合は、エンベロープ信号ＥＤ−（ｏ）１゜〔Ｅ
ＤＵ＝（０）１ｏ、ＥＤＬ−（ｏ）１゜〕を設定し、キ
ーオン／オフ信号ＫＤが”ｏ”（オフ状態）になると、
上述したエンベロープ信号ＥＤの更新処理を行なう。

この結果、キーオン時には、実質的に、ｆ　（Ｘ、　Ａ ｚ、ｍ、ｎ、ｑ、ｒ）＝ｆ（ｘｉ　ｍ　ｎ　）８１ペー
ジ となる。

そして、キーオフになると（５）式を実行し、エンベロ
ープ付加波形サンプル値をめることになる。

また、エンベロープ信号ＫＤの更新が進み、ＥＤＵ、＝
（１１１１）２と々ると、エンベロープ付加と設定する
とともに、エンベロープ信号ＫＤの更新処理を禁示する
。この結果、楽音波形の発生が終了したことになる。

第１９図に前述した■〜■の演算処理の流れ図を示す。

第７図中Ｃ点で処理■に対応する仮想サンプル０点で処
理■に対応するエンベロープ付加波形Ｈ点で処理■に対
応する差分波形サンプル値りなお、ＷＤＰ７０７の動作
については、特願昭５７−２３１４８２号「楽音発生装
置」に述べである。

８２　。

なお、第１３図の動作説明で述べた発音制御処理の必要
性は、楽音の立上シ部については、楽音合成データＲＯ
Ｍ１ｏｅに記憶している波形データに依存しているため
、波形サンプルナンバｎ＼０に相当する波形データがＷ
Ｄ（ｎ＼。）＼ｏの場合、波形サンプルナンバｎ＼０か
ら発音を開始すると、上述の波形データＷＤ（ｎ＼。）
を楽音として出力するため、データＷＤ（ｎ＼。）のレ
ベルによって不用なりリックノイズが発生する。このた
め、波形サンプルナンバｎ−０に相当する波形データＷ
Ｄ（ｎ−８）−〇とし、発音制御を行なうことにより、
楽音の発生開始時点での不用なノイズ成分の発生を防止
することができる。

さらに、本実施例で生成する楽音は、波形内挿処理を行
なうように彦っていたが、自然楽器音をより生々しくす
るために、立上り部の一部をＰＣＭ波形とした場合も、
上述と同様に発音制御を行なうことにより、発音開始時
点での不用なノイズ成分の発生を防止することができる
。

捷だ、エンベロープデータがＥＤＵ＝（１１１１）２８
３　； と々す、楽音の発生を終了した後、波形サンプルナンバ
データＷＳＮがＷＳ　Ｎ＝ｏとなった以降、ＲＡＭ１６
０２への位相データ書き込みを禁止することにより、発
音を終了したチャネルの音名と他の７チヤネルに入力し
ている音名とが異なっている場合、ＲＡＭ１６０２に記
憶している発音終了したチャネルの音名に相当する位相
データ（ＰＤ）ＮＤは（ＰＤ）ＮＤ−（０１ＦＦ）１６
を保持することになる。

そうすると、新たに、上述した発音終了した音名と同一
音名の楽音を発生する場合、位相合わせ処理で使用する
位相データが（ｏｌＦＦ）１６であるので、発音制御処
理で行なう発音禁止時間を最小限・とすることができる
。

なお、第１６図に示した発音制御部１４１９内にある初
期値検出部（デコーダ１７０１．ＡＮＤゲート１７０２
−１７０８．１７２３−１７２８．ＯＲゲート１７０９
−１７１１　、ＮＯＲゲート１７１２およびＤＦＦ１７
２ｏで構成している。）では、波形サンプル数指定デー
タＳＤが（ｏｏｏ）２すなわち最低オクターブの場合、
デコーダ１７ｏ１の出力Ｙ。のみ”　ｏ　”となりその
他の出力Ｙ１〜Ｙ７はすべて°′１″″となる。そうす
ると、ＡＮＤゲ〜）１７０２〜１７０８の出力信号は、
ＤＣバスから供給している信号によって左右されること
になり、発音禁止時間は、最悪最低オクターブの１周期
分となっていたが、最低オクターブの基本波は、他のオ
クターブには存在しないため、位相合わせを行外う必要
がなく、最低オクターブの２次高調波以上の位相を合わ
せればよいことになる。具体的には、デコーダ１７０１
の出力Ｙ。とＹｌとから出力する出力信号の論理和（Ｙ
ｏ４Ｙ１）を実行した信号をＡＮＤゲ−）１７２８に供
給することで実現できる。このようにすることにより、
最低オクターブを発音する場合、発音禁止時間は、最悪
最低オクターブの半周期分とすることができ、発音開始
を速くすることができる〇 次に、位相合わせ有／無の必要性について説明する。

各高調波のスタート位相をすべて零位相に揃えた構造の
波形データを楽音合成データＲＯＭ１０６８６　・　、 内に記憶し、楽音を発生する場合、たとえば、従来のオ
ルガンサウンドなどには、各高調波の打ち消しを防止す
るために、位相合わせ処理が必要となる。

一方、楽音の立上り部分をＰＣＭ波形（自然楽音の立上
り数周期分のデータをそのまま楽音合成データＲＯＭ１
０６内に記憶しておき、楽音発生時には、波形内挿処理
を行なわず、数周期分のデータをそのまま出力して生成
する波形）とする場合、ＰＣＭ波形については、各高調
波の位相関係は必ずしもすべて零位相に揃っていないの
で、位相合わせ処理を行なっても意味がなくなる。この
ような場合には、自然楽器の生々しさを模擬することに
重点をおき、位相合わせ処理を中止する。

また、特願昭５８−６３１２号「波形発生方法」にも述
べであるように、楽音合成データＲＯＭ１０６内に記憶
している１枚の波形データの構造を、各波形データごと
に各高調波のスタート位相を制御する。たとえば、波形
ナンバｉに対応する波形データのある高調波の位相より
も波形ナンバｉ＋１に対応する高調波の位相が進んでい
る場合は、発生する波形の対応する高調波において徐々
に位相が進み、その高調波の周波数が若干高くなる。こ
のような操作を行なうことにより非高調波性を有する楽
音が発生できるが、この場合にも、各高調波の位相関係
は必ずしもすべて零位相に揃わないので位相合わせ処理
を行なう意味がなくなる。上述と同様に、自然楽音を模
擬することに重点をおき、位相合わせを中止する。

また、８チヤネルの使用状態を、４チヤネル分が手動演
奏用、４チヤネル分が自動演奏用（コード音、ベース音
など）とし、手動演奏用のチャネルではビブラートやグ
ライドをオフとし、自動演奏用のチャネルではビブラー
トあるいはグライドをオン状態で使用する場合、第６表
に示した位相合わせ有／無信号ＰＨＬを、８チャネル独
立設け、各チャネルごとに独立に位相合わせ有無の制御
を行なうことにより、手動演奏用の４チャネル間のみ位
相合わせを行がい、自動演奏用の４チヤネルについては
位相合わせを実行しないという制御が実現でき、有限個
のチャネルを使いわけ複数の音源群（ビブラート無しの
音源、ビブラート付加の音源など）を設ける場合、周波
数変調を付加していない音源群については位相合わせ処
理を付加することができる。

発明の詳細 な説明したように、本発明の電子楽器は、楽音を生成す
る複数の楽音発生チャネルと、鍵スィッチにより要求さ
れた楽音を上記複数の楽音発生チャネルのうち空いてい
る適当なチャネルに割り当てるジェネレータアサイナと
を具備した電子楽器において、上記複数の楽音発生チャ
ネルで生成する楽音の音名が同一の場合楽音の位相を一
定の位相関係に合わせる位相合わせ回路と、上記位相合
わせ回路で行なう位相合わせの有無を指定し位相合わせ
回路の動作を制御する動作制御部とを付加し、位相合わ
せの付加の有無を制御するようにしているので、楽音発
生チャネルで発生する楽音あるいは、複数の楽音発生チ
ャネルの使用状態などに応じて、位相合わせの有無を制
御することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における電子楽器のブロック
図、第２図〜第５図はその動作説明図、第６図はその楽
音発生部の一構成図、第７図はそのシーケンサの−・構
成図、第８図はその動作説明図、第９図は同実施例のア
ナログバッファメモリ部の一構成図、第１ｏ図、第１１
図はその動作説明図、第１２図は同実施例のデータメモ
リの一構成図、第１３図は同実施例のデータ・リード・
プロセッサの一構成図、第１４図は同実施例の演算部１
４１３の一構成図、第１５図は同実施例の位相合わせ部
１４１８の一構成図、第１６図は同実施例の発音制御部
１４１９の一構成図、第１７図、第１８図はその動作説
明図である。 １０１・・・・・・鍵盤、１０２・・・・・・操作部、
１０３・・・・ＣＰＵ、　１ｏ４−＝−ＲＡＭ、　１ｏ
ｒｓ−−−−−−ＲＯＭ。 １０６・・・・・・楽音合成データＲＯＭ、１０７・・
・・・・楽音発生部、７０１・・・・・・主発振器、７
０２・・・・・・シーケンサ、７ｏ３−・・・・・入力
レジスタ部、７ｏ４・出・・８９　・ タイマー、７０６・川・・比較レジスタ部、７ｏ６・・
・・・・周波数データプロセッサ、７０７・川・・波形
データプロセッサ、７０８・・・・・・データ・リード
・プロセッサ、７０９・・・・・・読み出しパルス形成
部、７１゜・・・・・・計算要求フラグ発生部、７１１
・・・・・・ＤＡＣ。 ７１２・・・・・・アナログバッファメモリ部、７１３
・・・・・・積分器、１４１８・・・・・・位相合わせ
部、１４１９・・・・・・発音制御部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第４図 第５図 （α） ｍ＋Ｏｍ−１ｍ−２Ｉｎ”３ 第１８図 ＷＳＤ　Ｉ　ＶＪＳ　Ｄ　’ｆｆ　テ”−９ｆ（１ｉ、
ａＪ　ｆ（１１＋ｔ、ｎｌ　（ＮｍｔｌＣＡ＋１ 八 を亙 十　Ｂ ＣＥＤ Ｑ　Ｒ ＊Ｉ １］’２’ｊｐ　’／２　（くし↑ｆ）６　反転 ＋１　−１− １」磯り吟テ゛ 瓦詐 ＋ｌ　＋ Ａ”＋（１ｉ＋＋、ｎ）−イ（ｔＬ＋１ｌｌＣ＝ｆ（ｘ
ｉ、ｒ）ｔＢ υ″１７Ｃ Ｇ＝Ｅ−Ｆ ＡＱａ−

Claims (1)

【特許請求の範囲】
1. 楽音を生成する複数の楽音発生チャネルと、鍵スィッチ
   により要求された楽音を上記複数の楽音発生チャネルの
   うち空いている適当々チャネルに割シ当てるジェネレー
   タアサイナとを具備した電子楽器において、上記複数の
   楽音発生チャネルで生成する楽音の音名が同一の場合楽
   音の位相を一定の位相関係に合わせる位相合わせ回路と
   、上記位相合わせ回路で行なう位相合わせの有無を指定
   し位相合わせ回路の動作を制御する動作制御部とを付加
   し、位相合わせの付加の有無を制御するようにしたこと
   を特徴とする電子楽器。