JPS6032096A - ノ−トクロック発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のノートクロック発生装置に関し、
特に複数チャネルの同時発音が可能な電子楽器において
、一定のチャネルだけ周波数変調をかける場合に利用で
きるノート２クロツク発生装贋に関する。

従来例の構成とその問題点 従来、電子楽器において周波数変調をかける場合には、
ポリフォニック電子楽器についても共通、の周波数変調
がかかる構成になっておシ、特に特願昭５３−１１８３
４８号「電子楽器」に示されるような２チヤネルを用い
て発音する方式の電子楽器においても、２つの発生音に
対して、同じ周波数変調がかかるようになっている。そ
のため周波数変調効果は、単調かつ、人工的な響きをも
ったものであった。

発明の目的 本発明の目的はポリフォニック電子楽器、特に１鍵に対
して複数チャネルを用いて発音できる電子楽器において
、特定のチャネルの音のみに周波数変調をかけることに
よって、周波数変調のかかつている音と、かかっていな
い音との間に生じる干渉を利用して独特のアンサンプル
効果を得る場合に利用できるノートクロック発生装置を
提供するものである。

発明の構成 本発明のノートクロック発生装置は周波数変調信号を発
生する周波数変調信号発生部と、複数チャネルのノート
クロックを発生するノートクロック発生部と、上記周波
数変調信号発生部の出力を制御する周波数変調信号出力
制御部を具え、上記周波数変調信号発生部の出力信号を
特定のチャネルのノートクロックのみに適用し、特定の
チャネルのメートクロックのみに周波数変調をかけるよ
うに構成したものであシ、簡単な構成で特定のチャネル
の発生楽音を選択して周波数変調をかけることができる
ものである。

実施例の説明　” 以下本発明の一実施例について図面を参照しながら説明
する。第１図は、本発明のノートクロック発生装置を採
用した電子楽器のブロック図である。１０’ｌは鍵盤部
（ＫＢ）、１０２は音色タブレットスイッチやビブラー
ト効果のオンオフスイッチやブライ・ド効果のオンオフ
スイッチなどにより構成される操作部（ＴＡＢ）、１０
３は中央処理装置（ＣＰＵ）で、コンピュータなどに用
いられているものと同様のもの、１０４は読み書き可能
な記憶装置（ランダムアクセスメモリでＲＡＭと呼ぶ）
、１０５はＣＰＵ１０３の動作を決定するプログラムが
格納された読み出し専用記憶装置（リードオンリーメモ
リでＲＯＭと呼ぶ）、１０６は楽音の合成を行なうため
の波形サンプルデータや波形内挿を行なうだめの制御デ
ータなどを記憶しているＲＯＭである。１０７はＲＯＭ
１ｏｅに記憶している波形サンプルデータや制御データ
を用いて楽音を発生する楽音発生部、１０８はサンプリ
ングノイズを除去するフィルタ、１０９は電気音響変換
器であるＯ鍵盤部１ｏ１．操作部１０２．ＣＰＵ１ｏ３
　、ＲＡＭ１０４、ＲＯＭ１０５，１０６．楽音発生部
１０７はデータバスｌ　７　）’レスバスおよびコント
ロ〜ル線テ結合されている。このようにデータノくスと
アドレスノくスとコントロール線とで結合する方法その
ものは、ミニコンピユータやマイクロコンピュータを中
心とした構成方法として公知のものである。データバス
としては８〜１６本位用いられ、このノくス線上をデー
タが一方向でなく多方向に時分割的に送受信される。ア
ドレスバスも複数本たとえば１６本用意され、通常はＣ
ＰＵ１０ｓがアドレスコードを出力し、他の部分がアド
レスコードを受け取る。

コントロール線は通常メモリ・リクエスト線（ＭＲｌｉ
：Ｏ）　、Ｉ１０リクエ、ｘ、ト線（ＩＯＲＱ）、リー
ド線（ＲＤ）、ライト線（ＷＲ）などが用いられるＯＭ
ＲＥＱはメモリを読み書きすることを示し、ｌ０ＲＱは
入出力装置（Ｉｌｏ）の内容を取り出しすることを示り
、ＲＤはメモリやＩｌｏからデータを読み出すタイミン
グを示し、ＷＲはメモリやＩｌｏにデータを書き込むタ
イミングを示す。このようなコントロール線を用いたも
のとしては、ザイログ社のマイクロプロセッサｚ８゜が
ちけられる。

次に第１図の電子楽器の動作について述べる０鍵盤部１
０１は、複数の鍵スィッチを複数の群に分けて、群内の
鍵スィッチのオン／オフ状態を一括してデータバスに送
ることができるように構成される０たとえば６１鍵の鍵
盤の場合、６鍵（半オクターブ）ずつの１０群と１鍵の
１群の１１群に分け、各群にアドレスコードを１つずつ
割９つける。アドレスコードに上記各群のうちの１つを
示すアドレスコードが到来し、信号１０ＲＱと信号ｎが
印加されると、鍵盤部１０１はそのアドレスコードを解
読して、対応する群内のキースイッチのオン／オフを示
す６ピツトまたは１ビツトのデータをデータバスに出力
する。これらは、デコーダ、バスドライバおよび若干の
ゲート回路を用いて構成することができる。操作部１０
２のうち、タブレットスイッチについては、鍵盤部１０
１と同様の構成をとることができる。

ＣＰＵ１０ｓはその内部にあるプログラムカウンタのコ
ードに対応するＲＯＭ１ｏｅｓ　のアドレスから命令コ
ードを読み取り、これを解読して算術演算、論理演算、
データの読み込みと書き込み、プログラムカウンタの内
容の変更による命令のジャンプなどの作業を行なう。こ
れらの作業の手順はＲＯＭ１０５に書き込まれている。

まずＣＰＵ１０３　はＲＯＭ１０６より鍵盤部１０１の
データを取り込むための命令を読み取り、鍵盤部１０１
の各錘のオン／オフを示すコードを各群ごとに取り込ん
で行く。そして、押鍵されている鍵コードを、楽音発生
部１０７の有限のチャネルに割り当て鍵コードに対応す
る楽音発生データを送出する。

次にＣＰＵ１０３は操作部１０２よりデータを取り込む
ための一群の命令を順次ＲＯＭ１０５から読み取シ、こ
れらを解読して操作部１０２に対応するアドレスコート
トコントロール信号ｌ０ＲＱとＨＤ　を出力し、データ
バスに操作部１０２のスイッチの状態を表現するコード
を出力させ、ＣＰＵ１０３内に読み込む。ＣＰＵ１ｏａ
内に読み込んだデータに基づいて、音色の選択や所定の
効果制御データの生成を行ない、ＲＯＭ１ｏｅに音色選
択データ、楽音発生部１０７に効果制御データを送出す
る。なお、押鍵されている鍵コードを楽音発生部１０７
の有限のチャネルに割シ当ててゆく方法そのものは、ジ
ェネレータサイナ機能として公知のものである。

楽音発生部１０７ではＣＰＵ１０３から供給された楽音
発生データに基づいて、楽音合成データＲＯＭ１０６か
ら所定の波形サンプルデータや制御データを取シ込み波
形内挿処理を行なって楽音波形を発生し、フィルタ１０
８を介して電気音響変換器１０９から楽音を発生させる
。

第２図にＣＰＵ１０３から楽音発生部１ｏアにデータを
供給する場合のタイムチャートを示す。アドレスバスＫ
Ｉ１０ポートアドレスヲ、データバスに楽音発生データ
や効果制御データなどをそれぞれ供給する。そして、コ
ントロール信号ｌ０ＲＱとＷＲが論理ロウレベル（以殿
”　ｏ　”と略す）から論理ハイレベル（以下１１１１
＋と略す）へ変化するタイミングで、Ｉ１０ポートアド
レスで指定されているチャネルデータバスの内容をラッ
チする。

次に、楽音発生部１０７に供給される各種のデータにつ
いての説明を行なう。

第１表にＩ１０ボートアドレスと各種データの内容を示
す。Ｉ１０ボートアドレスは１６進表示となっている。

Ｉ１０ボートアドレス （Ｏｏ）１６から（０７）１６に対応するデータは、楽
音発生データで８チャネル分すなわち、８音分の発生が
可能となっている。Ｉ１０ボートアドレス（ｏｓ）１．
　はサスティンデータで、エンベロープ信号の減衰特性
を指定するものである。Ｉ１０ポートアドレス（ｏ９）
、６はエンベロープ特性がピアノ型の時に有効となるダ
ンノく−データで、サスティンデータと同様エンベロー
プ信号の減衰特性を指定するものである０ 以下余白 第１表 第　２　表 Ｉ１０ポートアドレス（ＯＡ）、６はビートデータで、
２楽音発生時の周波数のずれを指定するものである。

Ｉ１０ポートアドレス（ＯＢ）　１６は効果制御データ
で、ビブラートオン／オフ信号やグライドオン／オフ信
号などで構成している。

Ｉ１０ポートアドレス（ＱＣ）１６は、ビブラートセレ
クトデータで、複数のビブラートデータの中から、１つ
のビブラートデータを指定するだめのデータである。

第２表に楽音発生データの構成内容を示す。ピット位置
ＤｏからＤ３は音階周波数を指定するノートクロック指
定データである。ピット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サインプ数指定データである。ピット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は′０″、オン時は１”となる。

第３表に波形サンプル数指定データＳＤＯ〜８Ｄ２のコ
ード内°容とそのコードで指定される波形１周期のテン
プル数を示す。波形サンプル数指定データＳＤは（ｏＯ
ｏ）２から（１１１）２までの８種類の波形サンプル数
が指定できるようになっておシ、本実施例では、６１２
サンプルから４サンプルまでを指定している。

以下余白 第　４　表 第４表にノートクロック指定データＮＤｏ〜ＮＤ３で表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す。

第６表に効果制御データの構成内容を示す０ビット位置
ＤＯはビブラートオン／オフ信号ＶＩＢで、操作部１０
２内のビブラートオン／オフスイッチがオフの時″０”
、オンの時″１″となる０ビット位置Ｄ１　はディレィ
ビブラートオン／オフ信号ＤＶＩＢで、ディレィピグ２
−ト効果制御信号であシ、操作部１０２内のディレィビ
ブラートオン／オフスイッチがオフの時”　Ｏ”　、オ
ンの時″′１″となる。

ビット位置Ｄ２はグライドオン／オフ信号ＧＬで、操作
部１０２内のグライドスイッチがオフの時″ｏ”、オン
の時″１”となる０ ビット位置Ｄ３はオルガン型／ピアノ型指定信号ＯＰＳ
でエンベロープ特性を指定するものであシ、オルガン型
の時″０″、ピアノ型の時″１″となる。

ビット位置Ｄ４はダイパオン／オフ信号ＤＭＰで、エン
ベロープ特性がピアノ型の時のみ有効となるもので、ダ
ンパオフの時″ｏ″、オンの時″１”となる。

ビット位置ｐ６はジェネレータアサイナ動作モード信号
ＧＡＭで、１鍵で楽音発生チャネルを２チヤネル使用す
る場合の指定信号であり、ＧＡＭ信号が０”の場合、１
鍵１チヤネル使用（８音発生）となシ、′１”の場合、
１鍵２チヤネル使用（４音発生）となＬ　（Ｎ）チャネ
ルと（Ｎ＋４）チャネルが１鍵に対応する楽音の発生を
行う（Ｎ＝１゜２．３．４）。

なおジェネレータアサイナの動作モードについては、特
願昭５３−１１８３４８号「電子楽器」に詳しく説明さ
れているので、ここでは省略する０ビット位置Ｄ６は、
ハーフビブラートオン／オフ信号ＨＶＩＢであυ、操作
部１０２の／Ｓ−７ビブラートオン／オフスイツチがオ
フのとき″０″、オンのとき１”となる。

ビット位置Ｄ７は、チャネル独立ビブラートオ立ビブラ
ートオン／オフスイッチがオフのとき＝＋０″、オンの
とき１”となる。

第３図は楽音発生部１０７の構成図である。第３図にお
いて、３０１は主発振器、３０２は楽音発生部１０７の
動作内容を制御するシーケンサ、３０３はＣＰＵ１ｏｓ
から供給される各種のデータをラッチする入力レジスタ
部、３０４はタイマー、３０５は比較レジスタ部、３０
６は発音すべき周波数に対応する周波数データを発生す
る周波数データプロセラ？（以下ＦＤＰと略す）、３０
７は波形内挿処理を行なう波形データプロセッサ（以下
ＷＤＰと略す）、３０８は楽音合成データＲＯＭ１ｏｅ
から波形サンプルデータや制御データなどを読み込むデ
ータ・リード・プロセッサ（以下ＤＲＰと略す）、３０
９訓定のパルス幅のパルス信号を生成する読み出しパル
ス形成部、３１０はＷＤＰｓｏｙ、ＤＲＰ３０８　など
に演算処理要求を行なう計算要求フラグ発生部、３１１
はディジタル信号をアナログ信号に変換するディジタル
／アナログ変換器（以下ＤＡＣと略す）、３１２糾４−
Ｆ−島太ル呂り丁子ログスイ、１１手９つシコンデンサ
１つとで構成されておシ、アナログ信号を保持するアナ
ログバックアメモリ部、３１３゜３１４は積分器である
。

ここで、ＷＤＰ２０７で実行する波形内挿方法について
説明する。

波形内挿方法としては、！分割して選択抽出したサンプ
ル波位置１からｉ＋１（ｉ冨０．１．２・・・、１〜１
）の間を楽音波形１周期がＭ回〈シ返して推移するもの
とし、波形サンプルｆ（Ｘｉ　ｎ）とｆ（ｘｉ＋１．ゎ
）との間に存在する仮想サンプル値Ａｘｉ　、ｍ、　ｎ
）を補間演算を用い仮想的に仮想サンプル点の波形サン
プル値を算出して近似値をめようとするものである。補
間式を下式に示す（ｆ（Ｘｉ、ｖＱ、ｎ）＝（ｆ（Ｘｉ
＋１．、）−ｆ（Ｘ、、り）Ｎｍ＋ユ ×　ＭＭ　”（Ｘｉ　ｎ）　”””（すｉは、１分割し
て抽出したサンプル位置で、波形ナンバである。（ｉ＝
ｏ、１，２．・・・、Ｉｌ−１）は、波形ナンバｉから
ｉ＋１の間をＭ回線シ返し推移している途中の位置を表
わすものである。

（ｍ＋＋＋＝ｏ、　１　、２　、・・−、Ｍ−１）ｎは
、楽音波形１周期をＮ分割したサンプル位置で波形サン
プルナンバである。

（ｎ＝ｏ、　１，２．−、Ｎ−Ｉ　） なお、ＷＤＰ２０７．ＤＲＰ２０８周辺の動作について
は、特願昭５７−２３１４８２　Ｆ楽音発生装置」、Ｋ
詳細に述べである。

上記構成において、３０４　、３０６　、３０６　、３
１０は発音音階を決定するノートクロ・ツク発生部を構
成し、その出力信号に基づいて、データ読み出し部であ
るＤＲＰ３０８が楽音合成データＲＯＭ１０６からデー
タを読み出す。

また、入力レジスタ部３０３、比較レジスタ部３０６、
ＦＤＰ３０６．ＷＤＰ３０７．ＤＲＰ３０８．計算要求
フラグ発生部３１０はシーケンサ３０２によって処理を
行なう手順が決められている。

ＣＰＵ１０３から所定のチャネルたとえばチャネル１に
楽音発生データが供給されると、シーケンサ３０２で決
められている所定のタイミングで入力レジスタ部３０３
からＦＤＰ３０６．ｖｌｌｒＤＰ３ｏ７．ＤＲＰ３０８
に楽音発生データが供給される。そうすると、ＤＲＰ３
０８において、楽音合成データＲＯＭ１ｏｅから波形サ
ンプルデータと制御データを読み取る。

そして、（り式に示したｆ（Ｘｉ、ユ）をデータＷＤＩ
とし、’（Ｘｉ＋１　ｎ）をデータ　としてＷＤＰ３０
７に供給する。さらに、読み取った制御データに基づい
た（１）式に示した内挿係数の分子項（Ｎｍ＋ｎ）をデ
ータＭＬＰとしてＷＤＰ３０７に供給する。また、最終
波形データになると最終波形データを指示するＷＥＦ信
号をＷｌ）Ｐ２Ｏ３に供給する。

ＷＤＰ３０７では、ＤＲＰ８０Ｂから供給されたデータ
ＷＤｌ、ＷＤＩ、ＭＬＰを用い、（１）式の波形演算処
理を行なってＤＡＣ３１１に供給する。そしてＤＡＣ３
１１において、ＷＤＰ３０７から供給されたディジタル
信号をアナログ信号に変換し、アナログバッファメモリ
部３１２にアナログ信号として供給し、チャネル１に対
応するコンデンサ電荷が蓄えられる。

一方、ＦＤＰ３０６では、入力レジスタ部３０３４、デ
ータが生成され、比較レジスタ部３０６のチャネル１に
対応するレジスタに供給される。そして、比較レジスタ
３０５に供給されたデータとタイマー３０４から供給さ
れている時間データとの比較処理を行ない、一致が検出
できると一致パルスを読み出しパルス形成部３０９と計
算要求フラグ発生部３１０に供給する。

そうすると、読み出しパルス形成部３０９で所定のパル
ス幅の読み出し信号が生成され、アナログバッファメモ
リ部３１２に供給される。アナログバフフッメモリ部３
１２内のチャネル１に対応するコンデンサに蓄えられて
ｂる電荷は読み出し信号によって積分Ｂ５１３に流れ込
む。

計算要求フラグ発生部３１０では、次波形す請求めるた
めの計算要求フラグを発生し保持する。

そして、その後再び処理タイミングがチャネル１となる
と、計算要求フラグか発生しているので前述と同様に波
形内挿処理が行なわれ、アナログバられる。以後、計算
要求フラグに対応して波形内挿処理が行なわれ、楽音波
形を発生することになる０ なお、コンデンサに蓄える電荷は、 分器３１３　、３１４によって今回求めた波形サンプル
△ 値ｆ（Ｘ、ｍ　ｎ）が復元されることになる。アナログ
バッファメモリ部３１すと積分器３１３，３１４周辺の
動作については、特願昭ｅｓ−ｒ−１２６４１３ｒ波形
読み出し装置ｊに述べである。

第４図はシーケンサ３０２の一具体例のブロック図であ
る。図中、４０１は２相りロック信号φ１と信号φ２と
を発生する２相りロック発生部、４０２は１チャネル当
りの動作シーケンスを決める１１進カウンタ、４０３は
現在演算処理を行なっているチャネルコードを発生する
カウンタ、４０４は動作手順が記憶されているＲＯに４
０６はデコーダである。第６図にシーケンサ３０２のタ
イミングチャート図を示す。

主発振器３０１からマスタクロック（ＭＣＫ）信号が２
相りロック発生部４０１に供給される。２相りロック発
生部４０１では、第６図に示すような２相りロック信号
φ１．φ２を発生する。信号ψ１は１１進タウンタ４０
２とカウンタ４０３に供給されている。

１１進カウンタ４０２は１ピツト構成となっており、信
号ψ１がＮ　ｏ　＋１から１゛へ変化するタイミングで
カウントアンプ処理が行なわれ、出力信号が（１１１１
）２となり、次にカウントアツプを行なうと（ｏｌｏｌ
）２にセクトされる。この結果、１１進カウンタ４０２
の出力信号は１１の状態、すなわち（０１０１）２〜（
１１１１）２となる。これを命令ステップ信号、として
使用する。

カウンタ４０３は３ビツト構成となっており、１１カウ
ンタ４０２の出力信号が（１１１１）２から（０１０１
）２へ変化するたびにカウントアツプ処理が行なわれる
。この結果、カウンタ４０３の出力信号は８の状態、す
なわち（ＯＯＯ）　２〜（１１１）２となる。これをチ
ャネルコードとして使用する０　′第６表は、ＣＰＵ１
ｏａがら供給される楽音発生データと楽音発生部１０７
のチャネルコードの関係を示したものである。

第　６　表 ＲＯＭ４０４は１１進カウンタ４０２から供給される命
令ステップ信号に基づいた命令コードを読み出し、デコ
ーダ４０６に供給する。デコーダ４０５はＲＯＭ４０４
から供給された命令コードを解読して処理制御信号を各
部に供給する。

この結果、１チヤネル描シの計算時ｒＶＪは２．７５μ
Ｂとなシ、１１の命令ステップで各演算処理を行なうこ
とになるｐそして、２２μｓごとに計算タイミングが繰
シ返されることになる。

第６図−にアナログバッファメモリ部３１２の一具体例
の構成図を示す。図中、６００は入力端、６０１．６０
２は出力端、６０３〜６１８はアナログスイッチ、Ｃ１
〜Ｃ８はコンデンサである。

アナログスイッチ６０３〜６１０のゲート入力に供給さ
れている信号ＡＷ１〜ＡＶＶａ　はＷＤＰ３０７がら供
給されている。また、アナログスイッチ６１１〜６１８
のゲート入力に供給されている信号ＡＲ１〜ＡＲａは読
み出しパルス形成部３０９から供給されている。

ＤＡＣ３１１で変換されたアナログ信号は入力端６００
に印加されアナログ信号ッｆ６０３〜６１０に供給され
る。そして、チャネル１に対応するデータであれば、ア
ナログスイッチ６０３のみオン状態となり、入力端６０
０に印加されたアナログ信号に相当する電荷がコンデン
サＣ１に蓄えられる。

その後、チャネル１に対応する読み出しパルスＡＲ１が
読み出しパルス発生部３０９からアナログスイッチ６１
１のゲート入力に供給されると、コンデンサＣ１に蓄え
られている電荷が出力端６０１を介して積分器３１３に
供給される。

アナログスイッチ６０３〜６１ｏはＷＤＰ３０７１７）
動作タイミングに同期しているので、同時に複数個オン
状態にはならない。アナログスイッチ６１０〜６１８は
音階周波数に同期してオンするようになって−るため、
複数個同時にオン状態となりうる。

なお、チャネル１〜チヤネル４に対応する読み出し用ア
ナログスイッチ６１１〜６１４の出力は、上述のように
出力端６０２を介して積分器３１３に供給され、チャネ
ル６〜チヤネル８に対応する読み出し用アナログスイッ
チ６１６〜６１８の出力は、出力端６０３を介して積分
器３１４に供給される。従って、チャネル１〜チヤネル
４に対応する楽音とチャネル６〜チヤネル８に対応する
楽音とは、独立な信号経路を通って出力される。

第７図は、楽音発生部３０７の内部動作タイミングチャ
ートである０第７図には４チャネル分のタイミングを示
した。

図中の略記号の説明 ＣＲＦは、各チャネルごとの計算要求信号である。

そして、要求開始時点が比較レジスタ 部３０６から供給される一致信号と同期している。すな
わち、音階周波数に同 期することとなシ、たとえば、Ｃ音階 であれば５９．７４μ８・ごとに発生する。

ＣＬＣは、波形演算タイミングを示す。

ＤＡＣは、ＤＡＣ３１１を介してアナログバッファメモ
リ３１２内のコンデンサに電荷を蓄えるタイミングを示
す。

ＯＴＣは、アナログバッフ７メモリ３１２内のコンデン
サに蓄えられている電荷を積分器 ３１３．３１４に供給するタイミングであり、ＣＲＦと
同様に、音階周波数に同期して発生している。

チャネル１のタイムチャートについて説明する０チヤネ
ル１に相当する演算タイミングはシーケンサ３０２で発
生しているチャネルコードによって決まっておシ、図に
も示しであるように、２２μＢごとに演算タイミングが
発生している。

■・・・信号ＣＲＦＮがチャネルコード１の途中で発生
する。発生したタイミングでは波形内挿処理と周波数デ
ータの更新を行なわない。

■・・・信号ＣＲＦ１か発生すると同時に信号０ＴＣ１
が発生し、アナログバック７メモリ３１２内のコンデン
サＣ１の電荷が積分器３１３に供給される。信号ＯＴＣ
のパルス幅は２μ８程度である。

■・・・チャネルコードが再び１となると、波形サンプ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ー　タの更新処理などを行なう。

■・・・チャネル１の演算処理が終了すると、信号ＤＡ
Ｃ１が発生し、ＤＡＣ３１１を介してコンデンサＣ４に
電荷が蓄えられる。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ　１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
４に蓄えられた電荷が積分器３１３に供給される。

以後、上述と同様に、信号ＣＲＦが発生するたびに、１
回の仮相波形サンプル値算出処理と周波数データの更新
処理が行なわれ、信号ＣＲＦの発生タイミング、すなわ
ち音階周期に同期して波形算出結果が積分器３１３，３
１４に供給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモリ部３１２内のコンデンサに電荷を蓄え
ることが出来ればよい０すなわち、ビブラート、グライ
ドなどを考慮した最小音階周期内に１０チャネル分に相
当する演算タイミングを設ければよい。

音程の発生方法についての説明 ノート関係については、１２音階に相当するクロック信
号を発生する。オクターブ関係については、楽音合成デ
ータＲＯＭ１ｏｅに記憶している楽音波形１周期のサン
プル故をかえることによシオクターブ関係の音程を発生
しているＱ Ｃ０音（３２，７０８Ｈｚ）　を６１２ザンプルとす・
ると、ノートクロック信号は、３２．７０８ＨｘＸ６１
２サンプル＃１６．７４ＫＨｔとなる。第７表にノート
クロック周波数を、第８表に波形サンプル数とオクター
ブ関係について示す。

音階周期の発生方法についての説明 第８図に、ＦＤＰ３０６から比較レジスタ部３０６に供
給する周波数データの推移を示す。タイマー３０４は１
０ビツトの２進カウンタで構成しておシ、出力状態を１
６進表示で表わすと、（０００）　１６から（３ＦＦ）
、６まで順次カウントアンプを行ない、（３ＦＦ）、６
から再び（０００）１６となり、（００ｏ）１６から（
３ＦＦ）１６が主発振器３０１から供給される信号ＭＣ
Ｉに基づいて〈シ返される。

以下余白 第　７　表 ｆＭＣＫ＝８．０００９６ＭＨｚ すなわち、タイマー３０４のぐシ返し周期ＴＲは下式の
ようになる。

ミ１２７．９８μＢ タイマー３０４の出力データ推移状態を第８図中のタイ
マー出力データとして記載しである。

音階周期の発生方法としては、タイマー３０４の出力信
号とＦＤＰ３０６から供給された周波数データとの比較
を行ない、一致が検出できれば一致パルスを比較レジス
タ部３０５から送出する。その一致パルスの発生周期が
発音すべき音階の音階周期となる。

第８図に示したように、周波数データを更新することに
よシノートクロソク信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ３０６で
行なう。

ＮＦＤ＝ＭＯＤ（ＯＦＤ＋ＰＤ、ＴＤ！ｎａり　−・−
・（３）ＮＦＤは、新しい周波数データである。

ＯＦＤは更新前の周波数データである。

ＰＤは、発生音階によって決まっている音階データであ
る。

ＴＤｍａｗは、タイマー３０４の出力状態数である。

索蛍緯佑Ｉの憔会ＴＤ　−Ｈ２”す浄ｈち１ｏ２４であ
る。

第９表に１２音階に対応する音階データＰＤを示す０ 第９図は、Ｆ］）Ｐ２Ｏ３の一具体例の構成図である。

第９図において、９０２はジェネレータアナイト動作モ
ード信号ＧＡＭが１１Ｉで、チャネルコード２　（ＣＨ
Ｃ２）が０”のときビートデータを選択するビートデー
タゲート（ＣＢＤ）、９０１はセント尺度で表わした音
階データ（ＣＰＤとする）を発生するセント音階データ
発生部（以下ＣＰＤ発生部と略す）でセント音階データ
を記憶しているＲＯＭで構成しており、ノートクロック
指定データ（ＮＤ）と波形サンプル数指定データ（ＳＤ
）とオルガン型／ピアノ型指定信号（ｏｐｓ）に基づい
たＣＰＤｉ選択発生するようになっている。

以下余白 第９表 ライド信号を発生するグライド信号発生部、９Ｑ５はセ
ント尺度で表わされた周波数値を周波数に正比例する周
波数データに変換する指数変換器、９０６は演算部、９
０７はう７　ｆ　（Ａ　Ｌ（！：する）、９０８はう７
　ｆ　（Ｂ　Ｌとする）、９０９は加算器（ＦＡとする
）、９１０はバッファ、９１１はゲートである。９１２
，９１３，９１４はパスラインで、９１２ががＦＡババ
ス９１３がＦＢババス９１４がＦＣバスである。

なお、ビートデータＣＢＤ、ビブラートデータＣＶＤ、
グライドデータＣＯＤもセント尺度で表わしている。

各種データの構造 セントピッチデータ（ＣＰＤ） １１ピツト構成で、上位４ピントで１２音階平均律を表
わし、下位７ビツトで半音階を１２８等分した各点を表
わしている。

ビートデータ（ＣＨＤ）、ビブラートデータ（ＣＶＤ）
、Ｉｆ　ライトｆ　−ＩＩ　（ＣＧＤ）各ビット構成は
８ピツトで、２の補数表現を用い、半音階を１２８等分
した分解能を有する。

そして、正負のビート成分、ビブラート成分。

〃→λに＋虚Ａち奥も１イ亀八入− ビブラート信号発生部９０３の説明 第１０図にビブラート信号発生部９０３の一具体例の構
成図を示す。図中、１０ｏ１はビブラートデータＣＶＤ
を複数個記憶しておくビブラートＲＯＭ。

１０ｏ２はビブラートＲＯＭ１００１に記憶しであるビ
ブラートデータを読み出すためのアドレスデータを格納
するビブラートアドレスレジスタ、１ｏｏ３はディレィ
ビブラート効果の時に用いるシフタ、１００４ｉ信号Ｒ
ＤＣＶＤＫｊシシ７タ１００３の出力信号（ビブラート
データＣＶＤをＦＢババス供給するゲート、１ｏ０６は
入力レジスタ部３０３から供給されている信号ＫＤ、信
号ＶＩＢ、信号ＤＶＩＢ、信号ＨＶＩＢとシーケンサ３
０２から供給されている信号ＣＨＣに基づいてビブラー
ト信号発生部９０３の動作条件を設定する条件設定部、
１００６はセレクタ、１００７はゲル２ト、１ｏ０８は
ＡＮＤゲート、１００９は入力レジスタ部３０３から供
給されるチャネル独立ビブラート信号（ＩＶ−ＩＢ）が
”１”のときビブラートセレクトデータ（ＶＢＤ）の下
位１ビツトのかわりにチャネルコード２　（ＣＨＣ２）
を選択し、”０°゛のときデータＶＢＤをその−ｉｔ出
力するセレクタである。

第１１図は、ピブラー）ＲＯＭ１００１に格納されてい
るビブラートデータメモリのデータマツプ図である。ビ
ブラートデータは、１ワード８ピツトで２０４８ワード
の構成になっており、レジスタ１００２に格納される１
４ピツト構成のビブラートアドレスデータの下位１１ビ
ツトをアドレスデ〜りとして読み出しが行われる。ビブ
ラー）ＲＯＭＪＯＯｌには、上記１１ビツトのアドレス
データとともに、入力レジスタ部３０３から供給される
ビブラートセレクトデータＶＢＤの下位４ビツトがセレ
クトデータとして供給される。したがってビブラートセ
レクトデータＶＢＤによって、ビブラートＲＯＭ１００
１に格納されている１６個のビブラートメモリのうち１
個が選択される。

レジスタ１００２に格納するビブラートアドレスデータ
は１４ビツト構成となっておシ、下位１１ビツトをビブ
ラートＲＯＭ１００１のアドレスデータとし、上位３ビ
ツトをシフタ１ｏ０３のシフトデ〜りとしている。シフ
タ１００３はシフトデータに基づいてピプラー）ＲＯＭ
１００１から供給されているビブラートデータＣＶＤの
振幅を制御するものである。シフトデータＶＳＦＤとシ
フタ１ｏ０３の出力データ０８ＦＤとの関係は次のとお
シである。

ＶＳＦＤ＝（ｏｏｏ）２・０８ＦＤ＝（ｏｏ）　１６、
ＶＳＦＤ＝（ｏｏｌ）　２−０８ＦＤ＝（ＣＶＤ／６４
）、ＶＳＦＤ＝（ｏｌｏ）２・０８ＦＤ＝（ＣＶＤ／３
２）、・・・、ＶＳＦＤ＝（１１ｏ）　２−０８ＦＤ＝
（ＣＶＤ／２）、ＶＳＦＤ＝　（１１１）２・−０８Ｆ
Ｄ＝（ＣＶＤ）条件設定部１ｏ０６は次のような動作条
件設定を行なう。

ビブラートオフ ビブラートオン／オフ信号ＶＩＢが０”の場合であり、
ゲート１００６の出力を強制的に常時（００）１６とす
る。そうすると、シフタ１ｏ０３のシフトデータは常時
（ｏＯｏ）２となる。この結果、シフタ１０ｏ３の出力
データは（ｏｏ）１６となる。すなわち、ビブラートデ
ータＣＶＤが常時（００）、６となる。

ビブラートオン ビブラートオン／オフ信号ＶＩＢがｎ　１１１で信号Ｄ
ＶＩＢが０″の場合、ビブラートオン状態となる。レジ
スタ１０ｏ２に格納しているアドレスデータをグー）１
００７とシフタ１００３に供給する。なお、アドレスデ
ータの上位３ビツト、すなわちシフトデータを強制的に
（１１１）２　とする。そうすると、グー）１００４０
入力にはピブラー）ＲＯＭ１００１の出力（ビブラート
データＣＶＤ）がそのまま供給されることになる。

ビブラートオン状態で、入力レジスタ部３０３から供給
されるジェネレータアサイナ動作モード信号Ｃ６ＡＭが
１”になると、１鍵の押鍵に対して２つのチャネルが発
音状態にな〃、２つのチャネルに同じビブラートがかか
っている。ただし２つのチャネルのビブラートの中心周
波数は、ビートデ〜り（ＣＢＤ）で指定される分の差が
ある。

ハーフビブラートについて ハーフビブラートとは、ジェネレータアサイナ動作モー
ド、つまり１鍵に対して２つのチャネルを用いて発音す
るモードにおいて、一方のチャネルの音にビブラートを
付加し、もう一方のチャネルの音には、ビブラートを付
加しないようにしたモードである。

本実施例では、チャネルニードによって前述のシフタ１
ｏ０３を制御することによって、ビブラートデータの出
力を禁止する方式をとっている。

なお前述のようにシフタ１００３はシフトデータＶＳＦ
Ｄ、出力データ０８ＦＤとすると、以下のような関係が
ある。

ＶＳＦＤ＝　（ｏｏｏ）２−Ｏ８ＦＤ＝　（ｏｏ）１６
ＶＳＦＤ＝（１１１）２・　０８ＦＤ＝（ＣＶＤ）つま
シ■５ＦＤ＝＝（００ｏ）２　のときビブラートデータ
ＣｖＤの出力を禁止ＬＶＳＦＤ＝　（１１１）２（７）
ときＣＶＤをそのまま出力する。

以下にハーフビブラートモードの動作を説明する０ ビブラートオンのときバー７ビブラートオン／オフ信号
ＨＶＩＢが１″になると、チャネルコード２　（ＣＨＣ
２）が′０”のとき、ゲート１ｏ０６を介して、ＦＣバ
スから供給されるビブラートセレクデータの上位３ビツ
ト、すなわちシフトデータＶＳＦＤを強制的に（１１１
）２としてビブラートＲＯＭ１ｏｏ１の出力データが、
そのままＦＢババス供給されるようにする。チャネルコ
ード２（ＣＨＣ２）が１”のとき、上記シフトデータＶ
ＳＦＤを強制的Ｋ（ｏｏＯ）２として、ＦＢバスＭ（０
０）、６が供給されるようにする。したかつ１チヤネル
コードと楽音発生チャネルの関係は第６表で示されるよ
うになっているのでチャネル１へ４に対応する音にはビ
ブラートがかがシ、チャオル６〜８に対応する音には、
ビブラートがかからない０さらにジェネレータアサイナ
動作モード対ンの状態では、１鍵に対して発音される２
音のうち、一方はビブラートかかかシ、一方はかからな
いＯ チャネル独立ビブラートについて チャネル独立ビプ２−トとは、前述のジェネレータアサ
イナ動作モード、つまり１鍵に対して２つのチャネルを
用いて発音するモードにおいて、２つの発生音に対して
独立の振幅１位相、波形をもったビグ２−トを付加する
ようにしたモードである。

、　本実施例では、チャネルコードによって上記ビプラ
ー）ＲＯＭ１００１上の異なるビブラートデータメモリ
を選択するようにして、チャネル独立ピプラ〜トを実現
している。

以下に動作の説明を行う。

チャネル独立ビブラート信号ＩＶＩＢが°゛０°”のと
きビブラートセレクトデータＶＢＤはセレクタ１００９
を介してビブラートＲＯＭｌ０ＣＨに加えられ、デ〜り
ＶＢＤの指定するビブラートデータメモリをビブラート
ＲＯＭ１ｏＱ１の中から選択する。

チャネル独立ビブラート信号ＩｖＩＢ力に′′１″のと
き、ビブラートセレクトデータＶＢＤはセレクタ１ｏ０
９によって、ＬＳＢのみ、チャネルコード２（ＣＨＣ２
）に置き換えられる。

ナオチャネルコードと楽音発生チャネルノ関係は第６表
に示されるとおりである。

したがって、ＣｋＩＣ２の変化に対応して、ピプラ−）
ＲＯＭ１００１上の２つのビブラートデータメモリが交
互に選択される。ジェネレータアサイナ動作モードオン
のとき上述の、チャネル独立ビブラートオンの状態にす
ると、１鍵に対応する２つの発生音に異なるビブラート
が付加される。

第１２図は、ビブラートＲＯＭ１００１に格納されるビ
ブラートデータの一例であシ、横軸はアドレス、縦軸は
データを表わしている。ＶＢＤ＝（ｏｏ）１６のときａ
のデータが、ＶＢＤ＝（ｏｌ）　、６のときｂのデータ
が選択されるものとする。　゛ビブラートＲＯＭ１００
１が上述のようなビブラートデータをもつ場合、ジェネ
レータアサイナ動作モードオン、チャネル独立ビプラ〜
トオンのとき、１鍵の押鍵に対して、波形の形と、周波
数振幅が等しく、位相の異なるビブラートが２７の発生
音に対して、別々にかかることになる。

ディレィビブラート ビブラートオン／オフ信号ＶＩＢとディレィビブラート
オン／オフ信号ＤＶＩＢが”１°゛の場合、ディレィビ
ブラート状態となる。８チヤネルのキーオン／オフ信号
ＫＤがすべてオフ状態からいずれか１つのキーオン／オ
フ集号ＫＤがオン状態となると、アドレスデータを（０
００）１６に設定するように、ゲート１ｏ０６を制御す
る。そうすると、シック１００３において、ビブラート
信号１周期ごとに、ビブラートデータＣＶＤの振幅制御
（０゜ＣＶＤ／１６　、ＣＶＤ／３２．ＣＶＤ／１６．
ＣＶＤ／ｓ。

ＣＶＤ／４．ＣＶＤ／２．ＣＶＤ）ｌ）ｘ行ｆｘｂれる
。そして、シフトデータが（１１１）２となるとビブラ
ートオン状態と同様にシフトデータを強制的に（１１１
）２とする。レジスタ１ｏ０２に格納しているアドレス
データは、シーケンサ３０２から供給されている信号Ｒ
ＤＶＡＤによってグー）１００７を介してＦＢババス供
給される。

演算部９０８で加算処理されたアドレスデータは、信号
ＷＲＶＡＤによって信号φ２の立上シェッチで、ＦＣバ
スからレジスタ１ｏ０２に格納される。また、信号ＲＤ
Ｃ！ＶＤ　Ｋ　ｊ　ッＴ−、ヒフラ−）　ＲＯＭ１００
１ｉＣ格納しであるビブラートデータＣＶＤがシフタ１
００３、ゲ〜）、１００４を介してＦＢババス供給され
る０ 第１０表に記載している記号の説明は次の通シである。

ＡＬは、ＦＡババス供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＢＬは、ＦＢババス供給されたデータを信号φ２の立下
シエッヂでラッチするもの０ＣＲＡＬは、ラッチＡＬを
信号φ２の＋１″でクリヤする命令。

ＡＤＤＩは、ＦＡ９０９のキャリー人力に＋１″を加え
る命令。

ＴＣＡは、ＦＡ９０９で演算処理した結果をＦＡババス
供給する命令。

ＲＤＣＰＤは、ＣＰＤ発生部９０１で発生するセントピ
ッチデータＣＰＤをＦＡババス供 給する命令。

ＲＤＣＢＤは、ピートゲート９０２のゲートを開いてＦ
ＢババスビートデータＣＢＤを 供給する命令。

ＲＤＣＶＤは、ビブラート信号発生部９０３で発生する
ビブラートデータＣＶＤをＦＢ ババス供給す不命令。

、ＲＤＣＯＤは、グライド信号発生部９０４で発生する
ブライドブ〜りＣＧＤをＦＢババ ス供給する命令。

ＲＤＥＸＰは、指数変換器９０５内で変換したＥＸＰ（
ＣＰＤ）をＦＡババス供給する命 令。

ＲＤ−ＥＸＰは、指数変換器９０Ｂ内で変換したΔＥＸ
Ｐ　（ＣＰＤ）をＦＢババス供 給する命令。

ＲＤＦＤは、比較レジスタ部３０６から旧周波数データ
ＯＦＤを読み出してＦＢババス供 給する命令。

ＲＤＶＡＤは、ビブラート信号発生部９０３内にあるビ
ブラートアドレスレジスタ １ｏ０２の内容をＦＢババス供給す る命令。

ＲＤＧＡＤは、グライド信号発生部９０４からグライド
アドレスデータをＦＢババス 供給する命令。

ＷＲＶＡＤは、ＦＡ９０９で演算した結果をビブラート
信号発生部９０３内のビブラー トアドレスレジスタ１００２に信号 φ２の立上りエッヂで書き込む命 令。

ＷＲＧＡＤは、ＦＡ９０９で演算した結果をグライド信
号発生部９０４に信号φ２の立 上りエッヂで書き込む命令。

ＷＲＥＸＰは、ＦＡ９０９で演算した結果を指数変換部
９０６に信号φ２の立上シエソ ヂで書き込む命令。

ＷＲＦＤは、ＦＡ９０９で演算した結果を比較レジスタ
部３０６に信号φ２の立上シエッ ヂで書き込む命令。

なお、第４図に示したシーケンサ３０２内の１１進カウ
ンタ４０２で発生している１１の状態は、第９表に示し
た命令ステップト１１に対応している。

、ビブラートアドレスの歩進処理 命令ステップ１でビブラートアドレスレジスタ１０ｏ２
に格納しているアドレスデータをラッチＢＬ９０８に書
き込む。

そして、命令ステップ２において、ビブラートアドレス
データＶＡＤに＋１加算処理を行ない加算結果を再びビ
ブラートアドレスレジスタ１００２に格納する。

なお、ビブラート周期をｅ、ａＨｚ（１ｓｓｍｓ）　程
度とするために、チャネルコード、１の演算タイミング
、さらに、４回に１回の頻度で＋１歩進処理を行なう。

そしてビブラートアドレス長を１７９２とすることによ
シロ、３Ｈｚの周期が実現できる。

ｆｖＩＢ”’１／（２２μ１Ｘ４Ｘ１７９２）４＝＝６
．３ｆ（ｚ 以下余白 発明の効果 本発明のノートクロック発生装置は周波数変調信号を発
生する周波数変調信号発生部と、複数チャネルのノート
クロックを発生するノートクロック発生部と、上記周波
数変調信号発生部の出力を制御する周波数変調信号出力
制御部を具え、上記周波数変調信号発生部の出力信号を
特定のチャネルのノートクロックのみに適用し、特定チ
ャネルのノートクロックのみに周波数変調をかけるよう
に構成したものであシ、ポリフォニック電子楽器におい
て、簡単な構成で特定のチャネルのみを選択して周波数
変調をかけることができる０特に１鍵に対して複数のチ
ャネルを用いて発音できる方式の電子楽器においては周
波数変調のかかった音と、かかっていない音とが同時に
発生されるので、複数の音の間の干渉によって独特のア
ブサンプル効果が生み出される。

さらに１鍵にわ応する複数の発生音を独立に出力し、複
数のスピーカから出力するこ七によって、よシ自然で、
空間的な広がシをもったアンサンプル効果が得られる。

【図面の簡単な説明】

第１図は本発明のノートクロック発生装置を採用した電
子楽器のブロック図、第２図はＣＰＵ１ｏ３から楽音発
生部１０７にデータを供給する場合のタイムチャート図
、第３図は楽音発生部１０７の構成図、第４図はシーケ
ンサ３０２の一具体例のブロック図、第６図はシーケン
サ３０２の動作タイムチャート図、第６図はアナログバ
ッファメモリ部３１２の一具体例の構成図、第７図は楽
音発生部１０７の。 内部動作タイムチャート図、第８図はＦＤＰａｏ６から
比較レジスタ部３０６に供給する周波数データの推移図
、第９図はＦＤＰ３０６の一具体例の構成図、第１０図
はビブラート信号発生部９０３の一具体例を示す構成図
、第１１図はビブラー）ＩＲＯＭの内容を表わすデータ
マツプ図、第１２図はビブラートデータの具体例を表わ
す図である。 １０１・・・・・・鍵盤部、６０２・・・・・・操作部
、１０３・・・・・・中央処理装置、１０４・・・・・
・ＲＡＭ、１０６・・・・・・ＲＯＭ。 １０６・・・・・・楽音合成データＲＯＭ、１０７・・
・・・・楽音発生部、３０１・・・・・・主発振器、３
ｏ２・・・・・・シーケンサ、３０３・・・・・・入力
レジスタ、３０４・・・・・・タイマー、３０Ｂ・・・
・・・比較レジスタ部、３０６・・・・・・周波数デー
タプロセッサ、３０７・・・・・・波形データプロセッ
サ、３０８・・・・・・データリードプロセッサ、３ｏ
９・・・・・・読み出しパルス形成部、３１ｏ・・・・
・・計算要求フラグ発生部、３１１・・・・・・ＤＡＣ
，３１２・・・・・・アナログバックアメモリ部、３１
３・・・・・・積分器、９０１・・・・・・ＣＰＤ発生
部、９０２・・・・・・ビートデータゲート、９０３・
・・°・・ビブラート信号発生部、９０４・・・・・・
グライド信号発生部、９０６・・・・・・指数変換器、
９０６・・・・・・演算部、１ｏｏ１・・・・・・ビプ
ラー）ＲＯＭ、１００９・・・・・・セレクタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
１図 第１２図 （α） （ｂ）

Claims (2)

【特許請求の範囲】
1. （１）周波数変調信号を発生する周波数変調信号発生部
   と、複数チャネルのノートクロックを発生するノートク
   ロック発生部と、上記周波数変調信号発生部の出力を制
   御する周波数変調信号出力制御部を具え、上記周波数変
   調信号発生部の出力信号を特定のチャネルのノートクロ
   ックのみに適用し、特定のチャネルのノートクロックの
   みに周波数変調をかけるようにしたことを特徴とするノ
   ートクロック発生装置。
2. （２）ノートクロック発生部は１鍵の押鍵に対して複数
   チャネルのノートクロックを発生することを特徴とする
   特許請求の範囲第１項記載のノートクロック発生装置。