JP3006094B2 - 楽音波形発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、楽音波形発生装置にお
ける音源処理方式に関し、更に詳しくは、音源処理をソ
フトウエア処理として実行する楽音波形発生装置に関す
る。

【０００２】

【従来の技術】ディジタル信号処理技術とＬＳＩ処理技
術の発達により性能の良い様々な電子楽器が実現されて
いる。

【０００３】電子楽器の楽音波形発生装置は、大量かつ
高速のディジタル演算が必要なため、従来は、必要とす
る音源方式に基づく楽音発生アルゴリズムと等価なアー
キテクチャをハードウエアで実現した専用の音源回路に
よって構成されていた。そのため、ハードウエア規模が
大きくなってしまい、また、音源方式の自由な変更が困
難であり、更に、このような楽音波形発生装置を電子楽
器として実現するような場合に、演奏情報に対する処理
と音源に対する処理の両方を同期させて行うための制御
が複雑となり、その開発において多大なコストアップを
招いていた。

【０００４】その一方、近年においては、汎用のデータ
処理を行うための高性能なマイクロプロセッサが多く実
現されており、このようなマイクロプロセッサを使用し
て音源処理をソフト的に行う楽音波形発生装置を実現さ
せることも考えられる。

【０００５】このような方式では、例えばプロセッサ
が、通常、演奏情報処理プログラムを実行して演奏操作
に基づいて鍵盤等から発生する演奏情報を処理し、所定
の時間間隔で割り込みがかかることによって、音源処理
プログラムに処理を移して楽音生成を行う。その後、音
源処理プログラムの実行が終了すると、割り込みが解除
されて演奏情報処理プログラムの実行が再開される。

【０００６】ここで、プロセッサが実行する演奏情報処
理プロセッサ及び音源処理プログラムは、通常、プログ
ラムＲＯＭに記憶されており、プログラム命令の実行制
御回路が同ＲＯＭからプログラムデータを順次読み出し
て実行する形態をとる。

【０００７】上述のようなソフトウエア音源処理におい
ては、複数の楽音を同時に発音可能とすべく、一般に、
所定時間間隔の割り込み等の処理周期中に複数の発音チ
ャネルに対して時分割処理を行うようにしている。そし
て、発音チャネル数を増加させるためには、上記処理周
期中にできるだけ多くのプログラム命令を実行できるよ
うにする必要がある。

【０００８】この観点から、コスト及び装置の小型化を
考慮しつつ回路規模を増大させずに発音チャネル数を増
加させるために考えられる第１の従来例として、楽音を
発生させるサンプリング周波数を減少させ、上記音源処
理の時間間隔を大きくして、一音源処理周期中に多くの
プログラム命令を実行させるようにする方式が考えられ
る。

【０００９】第２の従来例として、プロセッサの動作ク
ロックの発振周波数を上げ、単位時間中に実行可能なプ
ロセッサ命令数を増加させる方式が考えられる。

【００１０】

【発明が解決しようとする課題】しかし、第１の従来例
では、楽音を発生させるサンプリング周波数が減少する
ため、生成される楽音の最高周波数が低くなってしま
い、その音質が劣化してしまうという問題点を有してい
る。

【００１１】また、第２の従来例では、プログラムデー
タ等を格納するプログラムＲＯＭのアクセス時間には限
界があって一定の時間以上短くはできないため、プロセ
ッサの動作クロックの発振周波数を上げてもプログラム
データのアクセスが追従できないという問題点を有して
いる。

【００１２】本発明の課題は、音源処理をプロセッサに
よるソフトウエア処理として実行する場合に、プロセッ
サの動作クロックの発振周波数を上げることを可能と
し、楽音波形発生装置の処理性能を向上させることにあ
る。

【００１３】

【課題を解決するための手段】本発明は、楽音制御デー
タを記憶するデータ記憶手段と、所定時間間隔で楽音信
号を得るための音源処理プログラムを実行して前記デー
タ記憶手段上の対応する楽音制御データに基づいて楽音
信号を生成するプログラム実行手段とを各々含む複数の
プロセッサで構成され、これらプロセッサの内の所定の
プロセッサが、前記音源処理プログラムの実行タイミン
グ以外のタイミングで演奏情報を処理するための演奏情
報処理プログラムを実行して前記各プロセッサのデータ
記憶手段の楽音制御データを制御する楽音波形発生装置
において、前記演奏情報処理プログラム及び前記音源処
理プログラムを保存する不揮発性の保存用プログラム記
憶手段と、前記所定のプロセッサ内に設けられ、該プロ
セッサにおけるプログラム実行時に該プロセッサ内のプ
ログラム実行手段によりアクセスされ、前記演奏情報処
理プログラム及び前記音源処理プログラムを記憶する第
１の実行用プログラム記憶手段と、前記所定のプロセッ
サ以外の各プロセッサ内に設けられ、該各プロセッサに
おけるプログラム実行時に該各プロセッサ内のプログラ
ム実行手段によりアクセスされ、前記音源処理プログラ
ムを記憶する第２の実行用プログラム記憶手段と、前記
保存用プログラム記憶手段から前記演奏情報処理プログ
ラム及び前記音源処理プログラムを読み出して前記第１
の実行用プログラム記憶手段に転送し、また、前記保存
用プログラム記憶手段から前記音源処理プログラムを読
み出して前記第２の実行用プログラム記憶手段に転送
し、その後に前記所定のプロセッサ内のプログラム実行
手段の動作を開始させるイニシャル転送制御手段とを有
することを特徴とする。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】本発明では、イニシャル転送制御手段が、
不揮発性の保存用プログラム記憶手段から読み出した演
奏情報処理プログラム及び音源処理プログラムを所定の
プロセッサ内に設けられる第１の実行用プログラム記憶
手段に、音源処理プログラムを前記所定のプロセッサ以
外の各プロセッサ内に設けられる前記第２の実行用プロ
グラム記憶手段にそれぞれ転送してから前記所定のプロ
セッサ内のプログラム実行手段の動作を開始させる。 し
たがって、所定のプロセッサでは、第１の実行用プログ
ラム記憶手段にアクセスして楽音信号を得るための音源
処理プログラムを実行すると共に、音源処理プログラム
の実行タイミング以外のタイミングで演奏情報を処理す
る演奏情報処理プログラムを実行し、一方、所定のプロ
セッサ以外の各プロセッサでは、第２の実行用プログラ
ム記憶手段にアクセスして楽音信号を得るための音源処
理プログラムを実行するようになるので、第１および第
２の実行用プログラム記憶手段として例えばＲＡＭを用
いると、これらプロセッサは動作クロックに追従したＲ
ＡＭアクセスが可能になる為、楽音生成の応答性能を向
上させ得る。また、こうしたＲＡＭアクセスする複数の
プロセッサにおいては、楽音信号を得るための音源処理
プログラムが見掛け上、並列的に実行される為、楽音生
成の応答性能を更に向上させることが可能になる。

【００１９】

【００２０】

【００２１】

【実施例】以下、図面を参照しながら本発明の実施例に
つき説明する。 ＜本実施例の構成＞図１は、本実施例の全体構成図であ
り、外部メモリ１１６以外は１チップで構成され、その
中のマスターとスレーブの２つのＣＰＵ（中央演算制御
装置）が互いに情報を交換しつつ、楽音作成のための音
源処理を分担して行う。

【００２２】図１において、まず、外部メモリ１１６に
は、エンベロープ値の目標値等の楽音制御パラメータ
と、ＰＣＭ（パルス符号変調）方式における楽音波形又
はＤＰＣＭ（差分パルス符号変調）方式における楽音差
分波形等が記憶されている。

【００２３】一方、マスタＣＰＵ（以下、ＭCPU と略称
する）１０１とスレーブＣＰＵ（以下、ＳCPU と略称す
る）１０２は、外部メモリ１１６上の上記各データをア
クセスして、分担して音源処理を行う。これらのＣＰＵ
は、ともに外部メモリ１１６の波形データ等を共用する
ので、このままでは、外部メモリ１１６からデータを読
み込むときに、競合が発生する恐れがある。そのため、
ＭCPU １０１とＳCPU１０２のそれぞれは、ＭCPU 外部
メモリアクセス用アドレスラッチ部１０３及びＳCPU 外
部メモリアクセス用アドレスラッチ部１０４を介して、
アクセス用アドレス競合回避回路１０５から外部メモリ
アクセス用のアドレス信号と外部メモリ制御データを出
力端子１１１、１１２から出力することにより、ＭCPU
１０１からのアドレスとＳCPU １０２からのアドレスの
競合を回避することができる。

【００２４】上記アドレス指定に基づいて外部メモリ１
１６から読み出されたデータは、外部メモリデータイン
端子１１５から外部メモリセレクタ部１０６に入力され
る。外部メモリセレクタ部１０６は、アクセス用アドレ
ス競合回避回路１０５からの制御信号に基づき、上記読
み出されたデータを、データバスＭＤを通ってＭCPU１
０１に入力されるデータと、データバスＳＤを通ってＳ
CPU １０２に入力されるデータに分離し、それぞれＭCP
U １０１とＳCPU １０２に入力させる。これにより、デ
ータの競合も回避することができる。

【００２５】その後、それぞれのデータに対し、ＭCPU
１０１及びＳCPU １０２で、ソフトウエアによって音源
処理が施された後、発音チャネル分全部が累算され、Le
ftＤ／Ａ変換器部１０７のレフト出力端子１１３及びRi
ght Ｄ／Ａ変換器部１０８のライト出力端子１１４か
ら、それぞれ楽音信号として、左チャネルのレフト・ア
ナログ出力と右チャネルのライト・アナログ出力が出力
される。

【００２６】次に、図２はＭCPU １０１の内部構成を示
すブロック図である。同図において、プログラムＲＯＭ
２１８には、後述する楽音制御用のプログラムが記憶さ
れており、このプログラムは電源オン時にプログラムＲ
ＡＭ２０１及び後述するＳCPU １０２内のプログラムＲ
ＡＭ３０１（図３）に転送（以下、この転送を「イニシ
ャル転送」と呼ぶ。）される。これが本実施例の最も特
徴とする点である。上述のイニシャル転送動作は、イニ
シャル転送制御部２１９が、プログラムＲＯＭ２１８、
プログラムＲＡＭ２０１及びＲＡＭアドレス制御部２０
５及び後述するＳCPU １０２の各部を制御することによ
り実行される。

【００２７】イニシャル転送後、プログラムＲＡＭ２０
１は、ＲＡＭアドレス制御部２０５からＲＡＭアドレス
デコーダ２０２を介して指定されたアドレスのプログラ
ム語（命令）を順次出力する。具体的には、各プログラ
ム語の語長は例えば２８ビットであり、プログラム語の
一部が次に読み出されるべきアドレスの下位部（ページ
内アドレス）としてＲＡＭアドレス制御部２０５に入力
されるネクストアドレス方式となっている。

【００２８】コマンド解析部２０７は、プログラムＲＡ
Ｍ２０１から出力される命令のオペコードを解析し、指
定されたオペレーションを実行するために、回路の各部
に制御信号を送る。

【００２９】ＲＡＭアドレス制御部２０４は、プログラ
ムＲＡＭ２０１からの命令のオペランドがレジスタを指
定している場合に、ＲＡＭ２０６内の対応するレジスタ
のアドレスを指定する。ＲＡＭ２０６には、図１６、図
１７等として後述する各種楽音制御データが８発音チャ
ネル分記憶されるほか、図１８等として後述する各種バ
ッファ等が記憶され、後述する音源処理に使用される。

【００３０】ＡＬＵ部２０８及び乗算器２０９は、プロ
グラムＲＡＭ２０１からの命令が演算命令の場合に、コ
マンド解析部２０７からの指示に基づいて、前者は加減
算と論理演算、後者は乗算を実行する。

【００３１】インタラプト制御部２０３は、内部の特に
は図示しないハードタイマに基づいて、一定時間毎に、
図１のＳCPU １０２にリセット解除信号Ａ、ＲＡＭアド
レス制御部２０５及び図１の各Ｄ／Ａ変換器部１０７、
１０８にインタラプト信号を供給する。

【００３２】上述の構成のほかに、図２のＭCPU １０１
には、次の各種のバスに関するインタフェースが設けら
れている。すなわち、外部メモリ１１６をアクセスすべ
く、そのメモリのアドレスを指定するためのアドレスバ
スＭＡのインタフェース２１５、アクセスされたデータ
を外部メモリセレクタ部１０６を介してＭCPU １０１と
の間で授受するためのデータバスＭＤのインタフェース
２１６、ＳCPU １０２とのデータの授受を実行すべくＳ
CPU１０２内部のＲＡＭのアドレスを指定するバスＭａ
のインタフェース２１２、ＭCPU １０１がＳCPU １０２
へデータを書き込むためのデータバスＤoutのインタフ
ェース２１３、ＭCPU １０１がＳCPU１０２からデータ
を読み込むためのデータバスＤinのインタフェース２１
４、Left Ｄ／Ａ変換器部１０７、Right Ｄ／Ａ変換器
部１０８に最終出力波形を転送するためのＤ／Ａデータ
転送バスのインタフェース２１７、及び外部のスイッチ
部又は鍵盤部（図７、図８参照）等との間でデータの授
受を行う入出力ポート２１０、２１１がある。

【００３３】次に、ＳCPU １０２の内部構成を図３に示
す。ＳCPU １０２は、ＭCPU １０１からの処理開始信号
を受けて音源処理を行うのみなので、図２の２２３に対
応するインタラプト制御部、図２の２１０及び２１１に
対応する外部回路とのデータの授受を行う入出力ポート
及び図２の２１７に対応するLeft Ｄ／Ａ変換器部１０
７とRight Ｄ／Ａ変換器部１０８に楽音信号を出力する
ためのインタフェースはない。それ以外の３０１、３０
２、３０４〜３０９の各回路は、図２の２０１、２０
２、２０４〜２０９の各回路と同じ機能を有する。ま
た、各インタフェース３０３、３１０〜３１３は、図２
の２１２〜２１６のそれぞれに対向して設けられる。な
お、ＭCPU １０１からバスＭａを介して指定されたＳCP
U １０２内部ＲＡＭアドレスは、ＲＡＭアドレス制御部
３０４に入力し、対応するアドレスがＲＡＭ３０６に対
して指定される。これによって、例えばＳCPU １０２で
生成されＲＡＭ３０６内部に保持されている最大８発音
チャネル分の累算波形データが、データバスＤINを介し
てＭCPU １０１に出力される。これについては後述す
る。

【００３４】また、電源オン時には、前述したように、
図２のＭCPU １０１内のプログラムＲＯＭ２１８に記憶
されている楽音制御用のプログラム（ここでは音源処理
プログラム）が、プログラムＲＡＭ３０１にイニシャル
転送される。このイニシャル転送動作は、図２のＭCPU
１０１内のイニシャル転送制御部２１９が、ゲート回路
３１４を介して、プログラムＲＡＭ３０１及びＲＡＭア
ドレス制御部３０５を制御することにより実行される。

【００３５】以上に示される構成のほか、本実施例で
は、ＭCPU １０１の入力ポート２１０に、図７及び図８
に示されるような機能キー７０１及び鍵盤キー７０２等
が接続される。これらの部分が、実質的な楽器操作部を
構成する。

【００３６】次に、図５は、図１のLeftとRight のＤ／
Ａ変換器部１０７、１０８（両変換部の内容は同じ）の
内部構成を示すもので、データバスを介して、音源処理
で作成された楽音の１サンプルデータがラッチ４０１に
入力される。そして、ラッチ４０１のクロック入力にＭ
CPU １０１のコマンド解析部２０７（図２）から音源処
理終了信号が入力されると、データバス上の１サンプル
分の楽音データがラッチ４０１にラッチされる。

【００３７】ここで、前述の音源処理に要する時間は、
音源処理用のソフトウエアにより変化する。そのため、
音源方式が異なる場合は、各音源処理が終了し、ラッチ
４０１に楽音データがラッチされるタイミングは一定で
ない。そのため、図４のように、ラッチ４０１の出力を
そのままＤ／Ａ変換器４０２に入力させることはできな
い。

【００３８】そこで、本実施例では図５の如く、ラッチ
４０１の出力を更にラッチ５０１でラッチし、インタラ
プト制御部２０３から出力されるサンプリングクロック
間隔に等しい図６に示されるインタラプト信号により、
楽音信号をラッチ５０１にラッチさせ、図６のように一
定間隔でＤ／Ａ変換器４０２に出力させるようにしてい
る。

【００３９】このようにラッチを２つ用いて、音源方式
による処理時間の変化を吸収したので、楽音データをＤ
／Ａ変換器へ出力させるための複雑なタイミング制御プ
ログラムが不用になった。 ＜本実施例の全体動作＞次に、本実施例の全体動作を説
明する。

【００４０】本実施例は、基本的にはＭCPU １０１が中
心となって動作し、図９のメインフローチャートに示す
ように、Ｓ902 〜Ｓ910 の一連の処理を繰り返し行って
いる。そして実際の音源処理は割り込み（インタラプ
ト）処理で行っている。具体的には、ある一定時間毎
に、ＭCPU １０１とＳCPU １０２に割り込みが掛かり、
それに基づいてそれぞれのＣＰＵが最大８チャンネルず
つの音を作る音源処理を行う。その処理が終わると、そ
れぞれのＣＰＵの最大８チャネル、計最大１６チャネル
分の楽音波形が加算され、Left Ｄ／Ａ変換器部１０
７、Right Ｄ／Ａ変換器部１０８から出力される。その
後、割り込み状態からメインフローに戻る。なお、上述
の割り込みは、図２のインタラプト制御部２０３内のハ
ードタイマに基づき周期的に行われる。この周期は楽音
出力時のサンプリング周期に等しい。

【００４１】以上が、本実施例の概略の全体動作であ
る。次に、本実施例の全体動作の詳細について、図９〜
図１１を用いて説明する。図９のメインフローチャート
のＳ902 〜Ｓ910 の処理が繰り返し実行されている間
に、インタラプト制御部２０３から割り込みが掛かる
と、図１０のＭCPU インタラプト処理と図１１のＳCPU
インタラプト処理の２つの処理が同時に起動する。そし
て、図１０と図１１の「音源処理」は、後述する図１３
に示される。

【００４２】図９のメインフローチャートは、インタラ
プト制御部２０３から割り込みが掛からない状態におい
てＭCPU １０１において実行される、音源処理以外の処
理の流れを示している。

【００４３】まず、電源がＯＮされると、後に詳述する
ように、プログラムＲＯＭ２１８に記憶されている楽音
制御用のプログラムが、図２のＭCPU １０１内のプログ
ラムＲＡＭ２０１及びＳCPU １０２内のプログラムＲＡ
Ｍ３０１にイニシャル転送され、その後に、ＭCPU １０
１内のプログラムＲＡＭ２０１に転送された図９のメイ
ンフローチャートのプログラムが実行を開始する。

【００４４】始めに、ＭCPU １０１のＲＡＭ２０６の内
容等の初期設定が行われる（Ｓ901）。次に、ＭCPU １
０１の外部に接続される機能キー７０１（図７参照）、
例えば音色スイッチ等が走査され（Ｓ902 ）、各スイッ
チの状態が入力ポート２１０からＲＡＭ２０６内のキー
バッファエリアに取り込まれる。その走査の結果、状態
の変化した機能キーが識別され、対応する機能の処理が
なされる（Ｓ903 ）。例えば、楽音番号のセット、エン
ベロープ番号のセット、また、付加機能にリズム演奏が
ついていれば、リズム番号のセット等が行われる。

【００４５】その後、押鍵されている鍵盤キーの状態が
上述の機能キーの場合と同様に取り込まれ（Ｓ904 ）、
変化した鍵（押鍵又は離鍵された鍵）が識別されること
によりキーアサイン処理が行われる（Ｓ905 ）。この処
理は、押鍵された鍵に基づいて発音されるべき楽音のデ
ータを発音チャネルに割り当てたり、逆に、離鍵された
鍵に対応する発音チャネルを解放したりする処理であ
る。なお、ここで実行される処理の一部であるキーオン
時のアサイン処理は、押鍵キーを発音チャネルへ割り当
てる処理のみであり、実際に押鍵キーに基づくピッチデ
ータをアサインされた発音チャネルに設定し発音指示を
行う動作は、後述する発音処理（Ｓ909 ）において実行
される。

【００４６】次に、機能キー７０１（図７参照）である
デモ演奏キーが押されたときは、外部メモリ部１１６か
らデモ演奏データ（シーケンサデータ）が順次読み出さ
れ、Ｓ905 と同様のキーアサイン処理などが行われる
（Ｓ906 ）。また、リズムスタートキーが押されたとき
は、リズムデータが外部メモリ１１６から順次読み出さ
れ、Ｓ905 と同様のキーアサイン処理などが行われる
（Ｓ907 ）。

【００４７】その後に、以下に述べるタイマー処理が行
われる（Ｓ908）。すなわち、後述するインタラプトタ
イマー処理（Ｓ1012）でインクリメントされている時間
データの時間値が判別され、デモ演奏制御用に順次読み
出される時間制御用のシーケンサデータ又はリズム演奏
制御用に読み出される時間制御用のリズムデータと比較
されることにより、Ｓ906 のデモ演奏又はＳ907 のリズ
ム演奏を行う場合の時間制御が行われる。

【００４８】更に、発音処理Ｓ909 では、上記各ステッ
プＳ905 〜Ｓ907 でアサインされ発音開始されるべき発
音チャネルにピッチデータを設定し、また、発音中の発
音チャネルのピッチデータを予め設定されたエンベロー
プに従って時間的に変化させ、発音中の楽音のピッチに
変化を付加するというピッチエンベロープ処理等が行わ
れる。

【００４９】更に、フロー１周準備処理が実行される
（Ｓ910 ）。ここでは、上述のステップＳ909 で新たに
ピッチデータが設定された発音チャネルの状態を発音中
に変えたり、逆にステップＳ905 〜Ｓ907 で解放された
発音チャネルの状態を消音中に変える等の処理が行われ
る。

【００５０】次に、図１０のＭCPU インタラプト処理に
つき説明する。ＭCPU １０１のインタラプト制御部２０
３によりＭCPU １０１に割り込みが掛かると、図９のメ
インフローチャートの処理が中断され、図１０のＭCPU
インタラプト処理の実行が開始される。この場合、ＭCP
Uインタラプト処理のプログラムにおいて、図９のメイ
ンフローのプログラムで書き込みが行われるレジスタ等
については、内容の書き換えが行われないように制御さ
れる。これにより、通常のインタラプト処理の開始時と
終了時に行われるレジスタの退避と復帰の処理は不要と
なり、図９のメインフローチャートの処理とＭCPU イン
タラプト処理との間の移行が迅速に行われる。

【００５１】図１０においては、まず、ＭCPU インタラ
プト処理において音源処理が開始される（Ｓ1011）。こ
の音源処理は後述する図１３に示される。上述の動作と
同時に、ＭCPU １０１のインタラプト制御部２０３から
ＳCPU １０２のＲＡＭアドレス制御部３０５に対してＳ
CPU リセット解除信号Ａ（図１参照）が出力され、ＳCP
U １０２において、図１１のＳCPU インタラプト処理の
実行が開始される。

【００５２】そして、ＭCPU インタラプト処理における
音源処理（Ｓ1011）とほぼ同時に、ＳCPU インタラプト
処理において音源処理が開始される（Ｓ1101）。このよ
うに、ＭCPU １０１とＳCPU １０２の両者が並行して音
源処理を実行することによって、１つのＣＰＵで音源処
理を実行する場合に較べて音源処理の処理速度が約２倍
になる。

【００５３】続いて、ＭCPU １０１では、Ｓ1012のイン
タラプトタイマー処理の後、ＳCPU１０２からＳCPU イ
ンタラプト処理の終了信号が来るのを待っている（Ｓ10
13）。なお、インタラプトタイマー処理では、図１０の
インタラプト処理が一定のサンプリング周期毎に実行さ
れることを利用して、ＲＡＭ２０６（図２）上の特には
図示しない時間データの値がインクリメントされる。す
なわち、この時間データの値を見れば時間経過がわか
る。このようにして得られる時間データは、前述したよ
うに、図９のメインフローのタイマー処理Ｓ908 におけ
る時間制御に用いられる。

【００５４】図１１のＳCPU インタラプト処理における
ステップＳ1101の音源処理が終了すると、ＳCPU １０２
のコマンド解析部３０７からＭCPU １０１のＲＡＭアド
レス制御部２０５に、ＳCPU処理終了信号Ｂ（図１参
照）が入力する。これにより、図１０のＭCPU インタラ
プト処理でのステップＳ1013の判定がＹＥＳになる。

【００５５】この結果、図１のデータバスＤinを介して
ＳCPU １０２で作られた波形データがＭCPU １０１のＲ
ＡＭ２０６に読み込まれる（Ｓ1014）。この場合、波形
データはＳCPU １０２のＲＡＭ３０６上の所定のバッフ
ァ領域（図１８で後述するバッファＢ）に格納されてい
るため、ＭCPU １０１のコマンド解析部２０７は、ＳCP
U 内部アドレス指定バスＭａを介して、ＲＡＭアドレス
制御部３０４に対して上記バッファアドレスを指定する
ことにより、波形データの読み込みを行う。

【００５６】そして、Ｓ1014' において、上記バッファ
領域の内容がLeft Ｄ／Ａ変換器部１０７及びRight Ｄ
／Ａ変換器部１０８のラッチ４０１（図５参照）にラッ
チされる。

【００５７】次に、図１２は、前述の図９と図１０のフ
ローチャートの処理の関係を概念的に示した流れ図であ
り、ＭCPU １０１とＳCPU １０２が、音源処理をそれぞ
れ分担して行う様子を示している。

【００５８】まず、ある処理Ａ（以下、処理Ｂ、Ｃ、・
・・、Ｆも同じ）が実行される（Ｓ1201）。この処理
は、図９のメインフローチャートの例えば「機能キー処
理」、や「鍵盤キー処理」などに対応する。その後、Ｍ
CPU インタラプト処理とＳCPUインタラプト処理に入
り、同時にＭCPU１０１とＳCPU １０２による音源処理
が開始される（Ｓ1202、Ｓ1203）。そして、ＳCPU １０
２でのＳCPU インタラプト処理の終了時に、ＳCPU 処理
終了信号ＢがＭCPU １０１に入力する。ＭCPU インタラ
プト処理では、ＳCPU インタラプト処理より早く音源処
理が終了し、ＳCPUインタラプト処理の終了を待ってい
る。そして、ＭCPU インタラプト処理においてＳCPU 処
理終了信号Ｂが識別されると、ＳCPU １０２で生成され
た波形データがＭCPU １０１に送られてＭCPU １０１で
生成された波形データとまとめられ、Left Ｄ／Ａ変換
器部１０７及びRight Ｄ／Ａ変換器部１０８に出力され
る。その後、メインフローチャートの処理Ａの次の処理
Ｂに戻る。

【００５９】以上のような動作が、全ての発音チャネル
（ＭCPU １０１とＳCPU １０２で実行中の発音チャネ
ル）に対する音源処理が行われながら繰り返される（Ｓ
1204〜Ｓ1216）。そして、この繰り返し処理は、楽音の
発音中続けられる。

【００６０】図１３は、ＭCPU インタラプト処理のステ
ップＳ1011又はＳCPU インタラプト処理のステップＳ11
01で実行される音源処理の動作フローチャートである。
まず、ＲＡＭ２０６又はＲＡＭ３０６の波形データ加算
用の領域がクリアされる（Ｓ1316）。次に、発音チャネ
ルの１チャネル毎に音源処理が行われ（Ｓ1317〜Ｓ132
4）、最後に８チャネル目の音源処理が終了した時点
で、ＲＡＭ２０６上の所定のバッファ領域Ｂ（後述する
図１８）に８チャネル分が加算された波形データが得ら
れる。これらの詳細な処理については後述する。 ＜音源処理におけるデータ構成＞次に、図１０のＳ1011
及び図１１のＳ1101で実行される音源処理の具体例につ
いて説明する。

【００６１】本実施例では、ＭCPU １０１とＳCPU １０
２の両ＣＰＵが、最大８チャネルづつの音源処理を分担
することは前述した。この最大８チャネル分の音源処理
用のデータは、図１４に示すように、ＭCPU １０１、Ｓ
CPU １０２のＲＡＭ２０６、３０６内の発音チャネル別
の領域に設定される。

【００６２】また、同ＲＡＭには、図１８に示すよう
に、全発音チャネル共通のバッファＢが確保されてい
る。この場合、図１４の各発音チャネル領域には、後に
詳述するような操作によって、図１５に概念的に示すよ
うに、それぞれの音源方式が設定でき、その音源方式が
設定されたら、図１６及び図１７に示すような各音源方
式のデータフォーマットで、図１４の各発音チャネルの
各領域にデータが設定される。なお、本実施例では、後
述するように、各発音チャネルに異なる音源方式を割り
当てることが可能である。

【００６３】図１６及び図１７の各音源方式のデータフ
ォーマットを示すテーブル１において、Ｇは音源方式を
識別する番号である音源方式Noである。次のＡは、音源
処理時に波形データが読み出される場合に指定されるア
ドレスを表し、ＡI 、Ａ1 及びＡ2 が現在アドレスの整
数部で、外部メモリ１１６（図１）の波形データが格納
されているアドレスに直接対応する。また、ＡF は現在
アドレスの小数部であり、外部メモリ１１６から読み出
された波形データの補間に用いられる。

【００６４】次のＡE はエンドアドレス、ＡL はループ
アドレスをそれぞれ表す。また、つぎのＰI 、Ｐ1 及び
Ｐ2 はピッチデータの整数部、ＰF はピッチデータの小
数部を表す。例を示すと、ＰI ＝１、ＰF ＝０は原音の
ピッチを、ＰI ＝２、ＰF ＝０は１オクターブ上のピッ
チを、また、ＰI ＝０、ＰF ＝０．５は、１オクターブ
下のピッチをそれぞれ表す。

【００６５】次のＸP は前回のサンプルデータを、ＸN
は次回のサンプルデータの格納を表す（後述する）。ま
た、Ｄは隣接する２つのサンプルデータ間の大きさの差
分値を表し、Ｅはエンベロープ値である。更に、Ｏは出
力値である。

【００６６】その他の種々の制御データについては、後
述の各音源方式の説明の際に説明する。このように、図
１６、図１７に示すようなデータがＭCPU １０１、ＳCP
U １０２のそれぞれのＲＡＭ２０６、３０６に確保さ
れ、後述する音源方式が決まると、図１４に示す各チャ
ネル毎に図１６、図１７のフォーマットで、データが設
定される。

【００６７】以下、このようなデータ構成を用いて実行
される各音源方式の音源処理について順次説明する。な
お、これらの音源処理は、ＭCPU １０１又はＳCPU １０
２のコマンド解析部２０７又は３０７が、電源オン時に
プログラムＲＯＭ２１８からプログラムＲＡＭ２０１及
び３０１に予め転送されている音源処理用のプログラム
を解釈・実行することにより実現される。以下、特に言
及しないかぎり、この前提のもとで処理が行われるとす
る。

【００６８】まず、図１５のフローチャートにおいて、
１チャネル毎の各音源処理（Ｓ1502等）に入ると、ＲＡ
Ｍ２０６、３０６の対応する発音チャネルに記憶されて
いる図１６、図１７に示すデータフォーマット（テーブ
ル１）のデータのうちの音源方式Noが判別され、これに
より以下に説明するどの音源方式の音源処理が実行され
るかが決定される。 ＜ＰＣＭ方式による音源処理＞上記音源方式NoがＰＣＭ
方式を指示している場合、以下の図１９の動作フローチ
ャートで示されるＰＣＭ方式による音源処理が実行され
る。フロー中の各変数は、ＭCPU １０１又はＳCPU １０
２のＲＡＭ２０６、３０６上の図１４のいずれかの発音
チャネル領域に記憶される図１６、図１７のテーブル１
のＰＣＭフォーマットの各データである。

【００６９】外部メモリ１１６（図１）上のＰＣＭ波形
データが記憶されているアドレスのうち、現在の処理の
対象とされる波形データが記憶されているアドレスを図
２２に示す（ＡI,ＡF ）とする。

【００７０】まず、現在のアドレスにピッチデータ（Ｐ
I,ＰF ）が加算される（Ｓ1901）。このピッチデータ
は、図７の鍵盤キー７０２等において押鍵操作された鍵
の種類に対応している。

【００７１】そして、加算されたアドレスの整数部ＡI
が変わったか否かが判定される（Ｓ1902）。判定がＮＯ
ならば、図２２のアドレス（ＡI ＋１）及びＡI におけ
るそれぞれのサンプルデータＸN とＸP との差である差
分値Ｄを用いて、Ｄ×ＡF なる演算処理により、アドレ
スの小数部ＡF に対応する補間データ値Ｏが計算される
（Ｓ1907）。なお、差分値Ｄは、今回以前のインタラプ
トタイミングにおける音源処理により求まっている（後
述するＳ1906参照）。

【００７２】そして、上記補間データ値Ｏにアドレスの
整数部ＡI に対応するサンプルデータＸP が加算され、
現在のアドレス（ＡI,ＡF）に対応する新しいサンプル
データＯ（図２２のＸQ に相当する）が得られる（Ｓ19
08）。

【００７３】この後、このサンプルデータにエンベロー
プ値Ｅが乗算され（Ｓ1909）、得られたＯの内容がＭCP
U １０１又はＳCPU １０２のＲＡＭ２０６又は３０６内
の波形データバッフアＢ（図１８参照）に加算される
（Ｓ1910）。

【００７４】その後、図９のメインフローに戻り、次の
サンプリング周期でインタラプトが掛かって、図１９の
音源処理の動作フローチャートがふたたび実行され、現
在アドレス（ＡI,ＡF ）にピッチデータ（ＰI,ＰF）が
加算される（Ｓ1901）。

【００７５】以上の動作がアドレスの整数部ＡI が変わ
る（Ｓ1902）まで繰り返される。この間、サンプルデー
タＸP 及び差分値Ｄは更新されず、補間データＯのみが
アドレスＡF に応じて更新され、その都度サンプルデー
タＸQ が得られる。

【００７６】次に、Ｓ1901で現在アドレス（ＡI,ＡF ）
にピッチデータ（ＰI,ＰF ）が加算された結果、現在ア
ドレスの整数部ＡI が変化したら（Ｓ1902）、アドレス
ＡIがエンドアドレスＡE に達しているか又は越えてい
るか否かが判定される（Ｓ1903)。

【００７７】判定がＹＥＳならば、次のループ処理が行
われる。すなわち、エンドアドレスＡE を越えた分のア
ドレス（ＡI −ＡE ）がループアドレスＡL に加算さ
れ、それにより得られた新しい現在アドレスの整数部Ａ
I からループ再生が開始される（Ｓ1904）。エンドアド
レスＡE とは、ＰＣＭ波形データの最後の波形サンプル
データが記憶されている外部メモリ１１６（図１）上の
アドレスである。また、ループアドレスＡL とは、演奏
者が波形の出力を繰り返したい位置のアドレスであり、
上記動作により、ＰＣＭ方式で周知のループ処理が実現
される。

【００７８】Ｓ1903の判定がＮＯならば、上記ステップ
Ｓ1904の処理は実行されない。次に、サンプルデータの
更新が行われる。ここでは、外部メモリ１１６（図１参
照）から、新しく更新された現在アドレスＡI と１つ手
前のアドレス（ＡI −１）に対応する各サンプルデータ
が、それぞれＸN 及びＸP として読み出される（Ｓ190
5）。

【００７９】更に、今までの差分値が、更新した上記Ｘ
N とＸP との差分値Ｄに更新される（Ｓ1906）。これ以
後の動作は前述した通りである。

【００８０】以上のようにして、１発音チャネル分のＰ
ＣＭ方式による波形データが生成される。 ＜ＤＰＣＭ方式による音源処理＞次に、ＤＰＣＭ方式に
よる音源処理について説明する。

【００８１】まず、図２３を用いて、ＤＰＣＭ方式の動
作原理の概略を説明する。同図において、外部メモリ１
１６（図１）のアドレスＡI に対応するサンプルデータ
ＸP は、アドレスＡI の１つ前の特には図示しないアド
レス（ＡI −１）に対応するサンプルデータとの差分値
から求めた値である。

【００８２】外部メモリ１１６（図１）のアドレスＡI
には、次の差分値Ｄが書き込まれているので、次のアド
レスのサンプルデータはＸP ＋Ｄで求まり、これが新た
なサンプルデータＸP としておきかわる。

【００８３】この場合、現在アドレスを、図２３のよう
にＡF とすれば、現在アドレスＡFに対応するサンプル
データは、ＸP ＋Ｄ×ＡF で求まる。このように、ＤＰ
ＣＭ方式では、現在のアドレスと、次のアドレスに対応
するサンプルデータ間の差分値Ｄが外部メモリ１１６
（図１）から読み出され、現在のサンプルデータに加算
されて、次のサンプルデータが求められることにより、
順次波形データが作成される。

【００８４】このようなＤＰＣＭ方式を採用すると、隣
接する標本間の差分値が一般に小さい音声や楽音等のよ
うな波形を量子化する場合、通常のＰＣＭ方式に比較し
て、はるかに少ないビット数で量子化を行える。

【００８５】以上のＤＰＣＭ方式の動作を、図２０、図
２１の動作フローチャートを用いて説明する。フロー中
の各変数は、ＭCPU １０１のＲＡＭ２０６又はＳCPU １
０２のＲＡＭ３０６上の図１４のいずれかの発音チャネ
ル領域に記憶される図１６のテーブル１のＤＰＣＭフォ
ーマットの各データである。

【００８６】外部メモリ１１６（図１）上のＤＰＣＭ差
分波形データが記憶されているアドレスのうち、現在の
処理の対象とされるデータが記憶されているアドレス
を、図２３に示す（ＡI,ＡF ）とする。

【００８７】まず、現在アドレス（ＡI,ＡF ）に、ピッ
チデータ（ＰI,ＰF ）が加算される（Ｓ2001）。そし
て、加算されたアドレスの整数部ＡI が変化したか否か
が判定される（Ｓ2002）。判定がＮＯならば、図２３の
アドレスＡI における差分値Ｄを用いて、Ｄ×ＡF なる
演算処理により、アドレスの小数部ＡF に対応する補間
データ値Ｏが演算される（Ｓ2014）。なお、差分値Ｄ
は、今回以前のインタラプトタイミングにおける音源処
理により求まっている（後述するＳ2006とＳ2010参
照）。

【００８８】次に、上記補間データ値Ｏにアドレスの整
数部ＡI に対応するサンプルデータＸP が加算され、現
在アドレス（ＡI,ＡF）に対応する新しいサンプルデー
タＯ（図２３のＸQ に対応）が得られる（Ｓ2015）。

【００８９】この後、このサンプルデータにエンベロー
プ値Ｅが乗算され（Ｓ2016）、得られたＯの内容がＭCP
U １０１のＲＡＭ２０６又はＳCPU １０２のＲＡＭ３０
６内の波形データバッフアＢ（図１８参照）に加算され
る（Ｓ2017）。

【００９０】その後、図９のメインフローに戻り、次の
サンプリング周期でインタラプトが掛かり、図２０、図
２１の音源処理の動作フローチャートが再び実行され、
現在アドレス（ＡI,ＡF ）にピッチデータ（ＰI,ＰF ）
が加算される（Ｓ2001）。

【００９１】以上の動作が、アドレスの整数部ＡI に変
化が生ずるまで繰り返される。この間、サンプルデータ
ＸP 及び差分値Ｄは更新されず、補間データＯのみがア
ドレスＡF に応じて更新されて、その都度新たなサンプ
ルデータＸQ が得られる。

【００９２】次に、Ｓ2001で現在アドレス（ＡI,ＡF ）
にピッチデータ（ＰI,ＰF ）が加算された結果、現在ア
ドレスの整数部ＡI が変化したら（Ｓ2002）、アドレス
ＡIがエンドアドレスＡE に達しているか或いは越えて
いるか否かが判定される（Ｓ2003）。

【００９３】判定がＮＯの場合、以下のＳ2004〜Ｓ2007
のループ処理により、現在アドレスの整数部ＡI に対応
するサンプルデータが計算される。すなわち、まず、旧
ＡIという変数（図１６のテーブル１のＤＰＣＭの欄参
照）には、現在アドレスの整数部ＡI が変化する前の値
が格納されている。この値の格納は、後述するＳ2006又
はＳ2013の処理の繰り返しにより実現される。この旧Ａ
I の値がＳ2006で順次インクリメントされながら、Ｓ20
07で旧ＡI により指示される外部メモリ１１６（図１）
上の差分波形データがＤとして読み出され、Ｓ2005にお
いて順次サンプルデータＸP に累算される。そして、旧
ＡI の値が変化後の現在アドレスの整数部ＡI に等しく
なった時点で、サンプルデータＸP の値は変化後の現在
アドレスの整数部ＡI に対応する値となる。

【００９４】このようにして、現在アドレスの整数部Ａ
I に対応するサンプルデータＸP が求まると、Ｓ2004の
判定がＹＥＳとなり、前述の補間値の演算処理（Ｓ201
4）に移る。

【００９５】上述の音源処理が各インタラプトタイミン
グ毎に繰り返され、Ｓ2003の判定がＹＥＳに変化した
ら、次のループ処理に入る。まず、エンドアドレスＡE
を越えた分のアドレス（ＡI −ＡE ）がループアドレス
ＡL に加算され、得られたアドレスが新たな現在アドレ
スの整数部ＡI とされる（Ｓ2008）。

【００９６】以下、ループアドレスＡL からどれだけア
ドレスが進んだかによって、何回か差分値Ｄを累算する
操作が繰り返されることにより、新たな現在アドレスの
整数部ＡI に対応するサンプルデータＸP が計算され
る。すなわち、まず、初期設定としてサンプルデータＸ
P が予め設定されているループアドレスＡL におけるサ
ンプルデータＸPL（図１６のテーブル１のＤＰＣＭの欄
参照）の値とされ、また、旧ＡI がループアドレスＡL
の値とされる（Ｓ2009）。そして、以下のＳ2010〜Ｓ20
13の処理が繰り返される。すなわち、旧ＡI の値がＳ20
13で順次インクリメントされながら、Ｓ2010で旧ＡI に
より指示される外部メモリ１１６（図１）上の差分波形
データがＤとして読み出され、Ｓ2012において順次サン
プルデータＸP に累算される。そして、旧ＡI の値が新
たな現在アドレスの整数部ＡI に等しくなった時点で、
サンプルデータＸP の値はループ処理後の新たな現在ア
ドレスの整数部ＡI に対応する値となる。

【００９７】このようにして、新たな現在アドレスの整
数部ＡI に対応するサンプルデータＸP が求まると、Ｓ
2011の判定がＹＥＳとなって、前述の補間値の演算処理
（Ｓ2014）に移る。

【００９８】以上のようにして、１発音チャネル分のＤ
ＰＣＭ方式による波形データが生成される。 ＜ＦＭ変調方式による音源処理＞次に、ＦＭ変調方式に
よる音源処理について説明する。

【００９９】ＦＭ変調方式では、通常、図２５のOP1,OP
2 で示されるような、オペレータと呼ばれる同一機能を
有するハードウエア又はソフトウエアのモジュールが用
いられ、それらが同図に示されるような接続規則で相互
に接続されることにより、楽音の生成が行われる。本実
施例では、ソフトウエア処理によりＦＭ変調方式を実現
するものである。

【０１００】次に、図２４の動作フローチャートを用い
て、２オペレータで音源処理を行う場合の実施例の動作
を説明する。処理のアルゴリズムは図２５で示される。
また、フロー中の各変数は、ＭCPU １０１又はＳCPU １
０２のＲＡＭ２０６、３０６上の図１４のいずれかの発
音チャネル領域に記憶される、図１７のテーブル１のＦ
Ｍフォーマットの各データである。

【０１０１】最初に、モジュレータであるオペレータ２
(OP2) の処理が行われる。ピッチ処理については、ＰＣ
Ｍ方式のように補間が行われないので、整数アドレスＡ
2 のみである。すなわち、外部メモリ１１６（図１）に
は変調用の波形データが十分に細かい歩進間隔で記憶さ
れているものとする。

【０１０２】まず、現在アドレスＡ2 にピッチデータＰ
2 が加算される（Ｓ2401）。次に、このアドレスＡ2 に
フィードバック出力ＦO2が変調入力として加算され、新
たなアドレスＡM2が得られる（Ｓ2402）。フィードバッ
ク出力ＦO2は、前回のインタラプトタイミングにおいて
後述するＳ2405の処理が実行されることにより得られて
いる。

【０１０３】更に、アドレスＡM2（位相）に対応する正
弦波の値が計算される。実際には、外部メモリ１１６
（図１）に正弦波データが記憶されており、上記アドレ
スＡM2でその正弦波データをテーブル引きすることによ
り得られる（Ｓ2403）。

【０１０４】続いて、上記正弦波データにエンベロープ
値Ｅ2 が乗算され出力Ｏ2 が得られる（Ｓ2404）。この
後、この出力Ｏ2 にフィードバック・レベルＦL2が乗算
されフィードバック出力ＦO2が得られる（Ｓ2405）。こ
の出力ＦO2は、本実施例の場合、次回のインタラプトタ
イミングにおけるオペレータ２(OP2) への入力とされ
る。

【０１０５】また、Ｏ2 にモジュレーション・レベルＭ
L2が乗算されて、モジュレーション出力ＭO2が得られる
（Ｓ2406）。このモジュレーション出力Ｍ02は、オペレ
ータ１(OP1) への変調入力になる。

【０１０６】次に、オペレータ１(OP1) の処理に移る。
この処理は、フィードバック出力による変調入力が無い
他は、殆ど上述のオペレータ２の場合と同じである。ま
ず、オペレータ１の現在アドレスＡ1 にピッチデータＰ
1 が加算され（Ｓ2407）、この値に上述のモジュレーシ
ョン出力ＭO2が加算されて新たなアドレスＡM1が得られ
る（Ｓ2408）。

【０１０７】次に、このアドレスＡM1（位相）に対応す
る正弦波の値が外部メモリ１１６（図１）から読み出さ
れ（Ｓ2409）、これにエンベロープ値Ｅ1 が乗算され楽
音波形出力Ｏ1 が得られる（Ｓ2410）。

【０１０８】そして、これがＲＡＭ２０６（図２）又は
３０６（図３）内のバッファＢ（図１８参照）に加算さ
れて（Ｓ2411）、１発音チャネル分のＦＭ変調処理を終
了する。 ＜ＴＭ変調方式による音源処理＞次に、ＴＭ変調方式に
よる音源処理について説明する。

【０１０９】まず、ＴＭ変調方式の原理について説明す
る。前述のＦＭ変調方式は、 e＝A・sin｛ωct＋I(t)・sinωmt｝ なる演算式を基本とする。ここで、ωctは搬送波位相角
（搬送信号）、sin ωmtは変調波位相角（変調信号）、
及びI(t)は変調指数である。

【０１１０】これに対し、本実施例でＴＭ変調方式と呼
ぶ位相変調方式は、 e ＝A・f_T｛ fc(t)＋I(t)・sinωmt｝ なる演算式を基本とする。ここで、f_T(t) は三角波関数
であり、各位相角の領域毎に次のような関数で定義され
る（ただし、ωは入力）。

【０１１１】 f_T(ω)＝2/π・ω ・・・(領域:0≦ω≦π/2) f_T(ω)＝−1＋2/π(3π/2−ω) ・・・(領域:π/2≦ω≦3π/2) f_T(ω)＝−1＋2/π( ω−3 π/2) ・・・(領域:3π/2≦ω≦2π) また、fcは変形サイン波と呼ばれ、各位相角の領域毎
に、異なるサイン波形データの記憶されている外部メモ
リ１１６（図１）を、搬送位相角ωcｔ でアクセスして
得られる搬送信号生成関数である。各位相角の領域毎の
fcは、次のように定義される。

【０１１２】 fc(t)＝(π/2)sinωct ・・・（領域：0≦ωct≦π/2) fc(t)＝π−(π/2)sinωct ・・・（領域：π≦ωct≦3π/2) fc(t)＝2π＋(π/2)sinωct ・・・（領域：3π/2≦ωct≦2π) ＴＭ変調方式では、上述の如き関数fc(t) で生成され
る搬送信号に、変調信号sin ωmtを変調指数I(t)で示さ
れる割合で加算して得た加算信号により、前述の三角波
関数が変調される。これにより、変調指数I(t)の値が０
であれば正弦波を生成することができ、I(t)の値を大き
くしてゆけば非常に深く変調された波形を生成すること
ができる。ここで、変調信号sin ωmtの代わりに様々な
信号を用いることができ、以下に述べるように、前回演
算時の自分のオペレータ出力を一定のフィードバックレ
ベルでフィードバックさせたり、他のオペレータの出力
を入力させたりすることができる。

【０１１３】このような原理のＴＭ変調方式による音源
処理を、図２６の動作フローチャートを用いて説明す
る。この場合も、図２４のＦＭ変調方式の場合と同様、
２オペレータで音源処理を行う場合の例であり、処理の
アルゴリズムは図２７で示される。また、フロー中の各
変数は、ＭCPU １０１又はＳCPU １０２のＲＡＭ２０
６、３０６上の図１４のいずれかの発音チャネル領域に
記憶される、図１７のテーブル１のＴＭフォーマットの
各データである。

【０１１４】最初に、モジュレータであるオペレータ２
(OP2) の処理が行われる。ピッチ処理については、ＰＣ
Ｍ方式のように補間が行われないので、整数アドレスＡ
2 のみである。

【０１１５】まず、現在アドレスＡ2 にピッチデータＰ
2 が加算される（Ｓ2601）。次に、変形サイン変換fcに
より、上記アドレスＡ2 （位相）に対応する変形サイン
波が外部メモリ１１６（図１）から読み出され、搬送信
号がＯ2 として生成される（Ｓ2602）。

【０１１６】続いて、搬送信号である上述のＯ2 に、変
調信号としてフィードバック出力ＦO2（Ｓ2606）が加算
され、新たなアドレスが得られてＯ2 とされる（Ｓ260
3）。フィードバック出力ＦO2は、前回のインタラプト
タイミングにおいて後述するＳ2606の処理が実行される
ことにより得られている。

【０１１７】そして、上述の加算アドレスＯ2 に対応す
る三角波の値が計算される。実際には、外部メモリ１１
６（図１）に前述した三角波データが記憶されており、
上記アドレスＯ2 でその三角波データをテーブル引きす
ることにより得られる（Ｓ2604）。

【０１１８】続いて、上記三角波データにエンベロープ
値Ｅ2 が乗算され出力Ｏ2 が得られる（Ｓ2605）。この
後、この出力Ｏ2 にフィードバック・レベルＦL2が乗算
されフィードバック出力ＦO2が得られる（Ｓ2607）。こ
の出力ＦO2は、本実施例の場合、次回のインタラプトタ
イミングにおけるオペレータ２(OP2) への入力とされ
る。

【０１１９】また、Ｏ2 にモジュレーション・レベルＭ
L2が乗算されて、モジュレーション出力ＭO2が得られる
（Ｓ2607）。このモジュレーション出力Ｍ02は、オペレ
ータ１(OP1) への変調入力になる。

【０１２０】次に、オペレータ１(OP1) の処理に移る。
この処理は、フィードバック出力による変調入力が無い
他は、殆ど上述のオペレータ２の場合と同じである。ま
ず、オペレータ１の現在アドレスＡ1 にピッチデータＰ
1 が加算され（Ｓ2608）、得られた値に対して前述の変
形サイン変換が行われて搬送信号がＯ1 として得られる
（Ｓ2609）。

【０１２１】次に、このＯ1 に上述のモジュレーション
出力ＭO2が加算されて新たなＯ1 とされ（Ｓ2610）、こ
の値Ｏ1 が三角波変換され（Ｓ2611）、更にエンベロー
プ値Ｅ1 が乗算されて楽音波形出力Ｏ1 が得られる（Ｓ
2612）。

【０１２２】これがＲＡＭ２０６（図２）又は３０６
（図３）内のバッファＢ（図１８参照）に加算され（Ｓ
2613）、１発音チャネル分のＴＭ変調処理を終了する。
以上、ＰＣＭ、ＤＰＣＭ、ＦＭ、ＴＭという４つの方式
による音源処理を説明した。この中でＦＭとＴＭの２方
式は変調方式であり、上述の例ではいずれも、図２５、
図２７に示すアルゴリズムに基づく２オペレータによる
処理であるが、実際に演奏時の音源処理は、オペレータ
の数がもっと多く、アルゴリズムはより複雑であっても
よい。 ＜イニシャル転送動作＞最後に、本発明に関連するイニ
シャル転送動作について説明する。

【０１２３】前述したように、図２のＭCPU １０１内の
プログラムＲＯＭ２１８には、各種楽音制御用のプログ
ラムが記憶されており、これらのプログラムは、電源オ
ン時に、図２のＭCPU １０１内のプログラムＲＡＭ２０
１及び図３のＳCPU １０２内のプログラムＲＡＭ３０１
にイニシャル転送される。一般に、データのアクセス時
間は、ＲＯＭ（リードオンリーメモリ）よりＲＡＭ（ラ
ンダムアクセスメモリ）の方が短い。そこで、本実施例
では、ＲＯＭからＲＡＭにプログラムデータを予め転送
しておき、実際の楽音生成処理はプログラムＲＡＭ２０
１及び３０１をアクセスして行う。これにより、装置全
体の動作クロックを速くしてもプログラムのアクセスを
そのクロックに十分追従させることが可能となり、楽音
生成の応答性能を向上させることができる。

【０１２４】この場合、ＭCPU １０１のプログラムＲＡ
Ｍ２０１には、図９のメインフローのプログラムと図１
０のインタラプト処理のプログラム（図１９〜図２７で
説明した各種音源処理のプログラムを含む）が転送さ
れ、ＳCPU １０２のプログラムＲＡＭ３０１には、図１
１のインタラプト処理のプログラムが転送される。即
ち、ＳCPU １０２は、音源処理のみを実行するため、イ
ンタラプト処理のプログラムのみが転送される。なお、
図１１のＳCPU インタラプト処理のプログラムは図１０
のＭCPU インタラプト処理のプログラムに包含され、実
質的に同一アドレスの部分が転送されるため、以後は原
則的に同一のインタラプト処理のプログラムとして扱
う。なお、この扱いについては後述する。

【０１２５】図２８にプログラムＲＯＭ２１８のデータ
配置を、図２９にＭCPU １０１内のプログラムＲＡＭ２
０１のデータ配置を、図３０にＳCPU １０２内のプログ
ラムＲＡＭ３０１のデータ配置をそれぞれ示す。

【０１２６】プログラムＲＯＭ２１８のデータ配置は、
図２８のように１６ビット単位となっている。これは、
プログラムＲＯＭ２１８をＭCPU １０１に対して外付け
の形態にした場合に、汎用のＲＯＭが１６ビット単位の
ものが多いので、それに対応可能とするためである。そ
して、１６ビット単位で割り振られたアドレス0000〜3F
FF（１６進表現）に、前述したメインフローのプログラ
ムとインタラプト処理のプログラムの全てが格納されて
いる。

【０１２７】これに対して、プログラムＲＡＭ２０１及
び３０１のデータ配置は、図２９及び図３０のように２
８ビット単位のＮＥＸＴアドレス方式のプログラムデー
タとなっている。

【０１２８】そして、プログラムＲＡＭ２０１上では、
２８ビット単位で割り振られたアドレス0000〜1FFF（１
６進表現）に、前述したメインフローのプログラムとイ
ンタラプト処理のプログラムの全部が、プログラムＲＯ
Ｍ２１８から転送される。なお、プログラムＲＯＭ２１
８上とプログラムＲＡＭ２０１上とでアドレスが異なる
のは、上述したように１６ビット単位と２８ビット単位
の相違によるものである。従って、プログラムＲＯＭ２
１８からプログラムＲＡＭ２０１等へのプログラムデー
タの転送時には、後述する図２のイニシャル転送制御部
２１９が両者のアドレスを同期させている。

【０１２９】また、プログラムＲＡＭ３０１では、同じ
く２８ビット単位で割り振られたアドレス1BFF〜1FFF
（１６進表現）に、前述したインタラプト処理のプログ
ラムが、プログラムＲＯＭ２１８から転送される。

【０１３０】すなわち、２８ビット単位で割り振られた
アドレス0000〜1BFE（プログラムＲＯＭ２１８上の１６
ビット単位のアドレスの0000〜37FDに相当する）までに
メインフローのプログラムが格納され、アドレス1BFF〜
1FFF（プログラムＲＯＭ２１８上のアドレス37FE〜3FFF
に相当する）に上述のインタラプト処理のプログラムが
格納されることになる。

【０１３１】次に、図２のイニシャル転送制御部２１９
による上記データ配置に基づく具体的なイニシャル転送
動作について、図３１の動作タイミングチャートを用い
て説明する。なお、イニシャル転送制御部２１９は、特
には図示しない発振器から発生する図３１(a) の原発振
クロックから生成される同図(b),(c) の２相クロックＣ
Ｋ２及びＣＫ１に同期して動作するものとする。

【０１３２】まず、楽音波形発生装置の電源スイッチが
オンされると、電源スイッチ系統から図２のＭCPU １０
１内のイニシャル転送制御部２１９に、一定時間だけハ
イレベルに立ち上がったシステムリセット信号ＲＥＳＥ
Ｔが図３１(d) のように入力する。これにより、イニシ
ャル転送制御部２１９が起動する。

【０１３３】これを受けて、イニシャル転送制御部２１
９から、図３１(e)のようにハイレベルに立ち上がった
ＣＰＵ内部リセット信号ＲＥＳが、図２のＭCPU １０１
及び図３のＳCPU １０２の各部に出力され、各部がリセ
ットされる。この信号ＲＥＳがハイレベルとなっている
間は、ＭCPU１０１及びＳCPU １０２は楽音生成動作を
行わず、プログラムＲＯＭ２１８からプログラムＲＡＭ
２０１及び３０１へのプログラムデータのイニシャル転
送動作のみを行う。

【０１３４】また、同様に、図３１(j) のようにハイレ
ベルに立ち上がったアドレス切替信号Ｅが、図２のＭCP
U １０１のＲＡＭアドレス制御部２０５及び図３のＳCP
U １０２のＲＡＭアドレス制御部３０５に出力される。
各制御部は、アドレス切替信号Ｅがハイレベルの場合に
は、楽音生成用のプログラムアドレスは生成せず、イニ
シャル転送制御部２１９から出力される後述する１４ビ
ットのアドレス信号ＡＤＲを選択してＲＡＭアドレスデ
コーダ２０２及び３０２に出力する。

【０１３５】これ以後、イニシャル転送制御部２１９か
ら、図３１(f) のように順次インクリメントされるＡ0
〜Ａ13の１４ビットからなるアドレス信号ＡＤＲが出力
される。

【０１３６】この１４ビットのアドレス信号ＡＤＲは、
そのままプログラムＲＯＭ２１８に入力し、この信号が
図３１(f) のように順次インクリメントされることによ
り、図２８の１６ビット単位で割り振られたアドレス00
00〜3FFFが指定され、連続する１６ビット及び１２ビッ
トの有効データからなるプログラムデータＰＲＧが、図
２８のａ，ａ´，ｂ，ｂ´，・・・，ｚ，ｚ´のように
順次出力される。なお、１６ビットの有効データ及び１
２ビットの有効データともに、１６ビットのデータバス
上を転送される。

【０１３７】また、ＲＡＭアドレス制御部２０５は、前
述したようにイニシャル転送制御部２１９からのアドレ
ス切替信号Ｅが図３１(j) のようにハイレベルに立ち上
がっていることにより、同制御部２１９からの１４ビッ
トのアドレス信号ＡＤＲのうちのＡ1 〜Ａ13の上位１３
ビットを選択し、図３１(g) のように、ＲＡＭアドレス
デコーダ２０２に出力する。これにより、図２９の２８
ビット単位で割り振られたアドレス0000〜1FFFが順次指
定される。このとき同時に、アドレス信号ＡＤＲの最下
位ビットＡ0 がアップダウン指示信号ＵＤとして図３１
(h) のようにプログラムＲＡＭ２０１に入力し、更に、
同信号が変化するタイミングでライト信号〜Ｗが図３１
(i) のようにプログラムＲＡＭ２０１に入力する。 従
って、プログラムＲＯＭ２１８から出力されるプログラ
ムデータＰＲＧの連続する１６ビット及び１２ビットの
２データずつが、プログラムＲＡＭ２０１上の各アドレ
ス（１３ビットのアドレス信号ＡＤＲで定まる）の下位
１６ビットと上位１２ビット（アップダウン指示信号Ｕ
Ｄで定まる）に順次格納されてゆき、前述したメインフ
ローのプログラムとインタラプト処理のプログラムが転
送される。

【０１３８】上述の動作において、Ａ1 〜Ａ13のアドレ
ス信号ＡＤＲが1BFEから1BFFに変化すると、イニシャル
転送制御部２１９はゲート信号Ｃを図３１(k) のように
ハイレベルに立ち上げる。

【０１３９】これにより、図３のＳCPU １０２内のゲー
ト回路３１４がオンとなり、プログラムＲＯＭ２１８か
ら出力されるプログラムデータＰＲＧがプログラムＲＡ
Ｍ３０１に入力されるとともに、イニシャル転送制御部
２１９からのＡ1 〜Ａ13の上位１３ビットのアドレス信
号ＡＤＲがＲＡＭアドレス制御部３０５に入力され、更
に、同制御部２１９からのアップダウン指示信号ＵＤ及
びライト信号〜ＷがプログラムＲＡＭ３０１に入力され
る。

【０１４０】従って、プログラムＲＯＭ２１８上のアド
レス37FE以降のプログラムデータＰＲＧの連続する１６
ビット及び１２ビットの２データずつが、ＭCPU１０１
側と同様にして、プログラムＲＡＭ３０１上の各アドレ
スの下位１６ビットと上位１２ビットに順次格納されて
ゆき、前述したインタラプト処理のプログラムが転送さ
れる。

【０１４１】以上のようにして、１４ビットのアドレス
信号ＡＤＲが3FFFまでインクリメントされ全てのプログ
ラムデータの転送が終了したら、イニシャル転送制御部
２１９は、図３１(j),(k) のようにアドレス切替信号Ｅ
及びゲート信号Ｃをローレベルに戻すとともに、ＣＰＵ
内部リセット信号ＲＥＳを図３１(e)のようにローレベ
ルに戻して内部リセットを解除する。これにより、ＭCP
U １０１において、ＲＡＭアドレス制御部２０５が、Ｒ
ＡＭアドレスデコーダ２０２に図９のメインフローのプ
ログラムの先頭アドレスを指定し、同プログラムを起動
する。

【０１４２】上述の動作において、図２のＭCPU １０１
のプログラムＲＡＭ２０１に転送される図１０に対応す
るＭCPU インタラプト処理のプログラムと、図３のＳCP
U １０２のプログラムＲＡＭ３０１に転送される図１１
に対応するＳCPU インタラプト処理のプログラムとで
は、厳密には前者の方が、図１０のステップＳ1012〜Ｓ
1014’に対応する処理の分だけプログラムステップ数が
多いが、上述のイニシャル転送動作では、プログラムＲ
ＡＭ２０１及び３０１の両者とも図１０に対応する同一
のインタラプト処理プログラムが転送される。そこで、
同プログラムにおいて、ステップＳ1012にさしかかる境
界部分に特殊命令を挿入しておき、図３のＳCPU １０２
のコマンド解析部３０７は、プログラムＲＡＭ３０１か
ら上記特殊命令を読み出したら、その時点でＳCPU イン
タラプト処理を終了してＭCPU １０１に対してＳCPU 処
理終了信号Ｂ（図１参照）を出力する。

【０１４３】以上のようにして、ＭＣＰＵ１０１ではプ
ログラムＲＡＭ２０１にアクセスして楽音信号を得るた
めの音源処理プログラム（インタラプト処理）を実行す
ると共に、この音源処理プログラムの実行タイミング以
外のタイミングで演奏情報を処理する演奏情報処理プロ
グラムを実行し、一方、ＳＣＰＵ１０２ではプログラム
ＲＡＭ３０１にアクセスして楽音信号を得るための音源
処理プログラム（インタラプト処理）を実行するように
なるので、ＭＣＰＵ１０１／ＳＣＰＵ１０２は動作クロ
ックに追従したＲＡＭアクセスが可能になる為、楽音生
成の応答性能を向上させ得る。また、こうしたＲＡＭア
クセスするＭＣＰＵ１０１／ＳＣＰＵ１０２において
は、楽音信号を得るための音源処理プログラム（インタ
ラプト処理）が見掛け上、並列的に実行される為、楽音
生成の応答性能を更に向上させることが可能になる。 ＜他の実施例の態様＞ 以上説明してきた本発明の一連の実施例においては、図
１に示される如く、ＭCPU １０１とＳCPU １０２という
２つのＣＰＵが異なる発音チャンネルを分担して処理す
るようにしたが、ＣＰＵの数は１つでも、また、３つ以
上でもよい。

【０１４４】また、図２のプログラムＲＯＭ２１８なら
びに外部メモリ１１６をＲＯＭカード等で構成すれば、
ＲＯＭカードによりユーザに様々な音源方式を提供する
ことができる。

【０１４５】更に、図２のＭCPU １０１の入力ポート２
１０には、図７及び図８のような楽器操作部のほかに様
々な操作部を接続することが可能であり、これにより種
々の形態の電子楽器を実現できる。また、他の電子楽器
からの演奏情報を入力して音源処理のみを行う音源モジ
ュールとして実現することも容易である。

【０１４６】

【発明の効果】本発明によれば、所定のプロセッサでは
第１の実行用プログラム記憶手段にアクセスして楽音信
号を得るための音源処理プログラムを実行すると共に、
音源処理プログラムの実行タイミング以外のタイミング
で演奏情報を処理する演奏情報処理プログラムを実行
し、一方、所定のプロセッサ以外の各プロセッサでは第
２の実行用プログラム記憶手段にアクセスして楽音信号
を得るための音源処理プログラムを実行するようになる
ので、第１および第２の実行用プログラム記憶手段とし
て例えばＲＡＭを用いると、これらプロセッサは動作ク
ロックに追従したＲＡＭアクセスが可能になる為、楽音
生成の応答性能を向上させることができる。また、こう
したＲＡＭアクセスする複数のプロセッサにおいては、
楽音信号を得るための音源処理プログラムが見掛け上、
並列的に実行される為、楽音生成の応答性能をより一層
向上させることができる。

【０１４７】また、リードオンリーメモリ等の不揮発性
の保存用プログラム記憶手段を、楽音波形発生装置に外
付けＲＯＭの形態で接続するような構成にすれば、様々
な機能の楽音波形発生装置をＲＯＭの交換だけで実現す
ることができ、開発・生産コストを大幅に削減でき製品
コストの低減が図れる。

【０１４８】また、ユーザにも様々な機能をＲＯＭカー
ド等の形態で提供することが可能となる。

【図面の簡単な説明】

【図１】本発明による実施例の全体構成図である。

【図２】マスターＣＰＵの内部構成図である。

【図３】スレーブＣＰＵの内部構成図である。

【図４】従来のＤ／Ａ変換器部の構成図である。

【図５】本実施例によるＤ／Ａ変換器部の構成図であ
る。

【図６】Ｄ／Ａ変換におけるタイミングチャートであ
る。

【図７】機能キーと鍵盤キーの配置図である。

【図８】鍵盤キーの説明図である。

【図９】メイン動作フローチャートである。

【図１０】ＭCPU インタラプト処理の動作フローチャー
トである。

【図１１】ＳCPU インタラプト処理の動作フローチャー
トである。

【図１２】メイン動作フローチャートとインタラプト処
理の関係を示す概念図である。

【図１３】音源処理の動作フローチャートである。

【図１４】ＲＡＭ上の発音チャネル別の記憶領域を示す
図である。

【図１５】各発音チャネルの音源処理方式を選択すると
きの概念図である。

【図１６】ＲＡＭ上の音源方式別のデータフォーマット
の構成図（その１）である。

【図１７】ＲＡＭ上の音源方式別のデータフォーマット
の構成図（その２）である。

【図１８】ＲＡＭ上のバッフア領域を示す図である。

【図１９】ＰＣＭ方式による音源処理の動作フローチャ
ートである。

【図２０】ＤＰＣＭ方式による音源処理の動作フローチ
ャート（その１）である。

【図２１】ＤＰＣＭ方式による音源処理の動作フローチ
ャート（その２）である。

【図２２】ＰＣＭ方式で差分値Ｄと現在アドレスＡF を
用いて補間値ＸQ を求める場合の原理説明図である。

【図２３】ＤＰＣＭ方式で差分値Ｄと現在アドレスＡF
を用いて補間値ＸQ を求める場合の原理説明図である。

【図２４】ＦＭ方式による音源処理の動作フローチャー
トである。

【図２５】ＦＭ方式による音源処理のアルゴリズムを示
す図である。

【図２６】ＴＭ方式による音源処理の動作フローチャー
トである。

【図２７】ＴＭ方式による音源処理のアルゴリズムを示
す図である。

【図２８】プログラムＲＯＭのデータ配置図である。

【図２９】ＭCPU プログラムＲＡＭのデータ配置図であ
る。

【図３０】ＳCPU プログラムＲＡＭのデータ配置図であ
る。

【図３１】イニシャル転送の動作タイミングチャートで
ある。

【符号の説明】

１０１ マスターＣＰＵ １０２ スレーブＣＰＵ １０３ ＭCPU 外部メモリアクセス用アドレスラッ
チ部 １０４ ＳCPU 外部メモリアクセス用アドレスラッ
チ部 １０５ アクセス用アドレス競合回避回路 １０６ 外部メモリセレクタ部 １０７ Left Ｄ／Ａ変換器部 １０８ Right Ｄ／Ａ変換器部 １０９ 入力ポート １１０ 出力ポート １１１、１１２ 出力端子 １１３ レフト出力端子 １１４ ライト出力端子 １１５ 外部メモリデータイン端子 １１６ 外部メモリ ２０１、３０１ プログラムＲＡＭ ２０２、３０２ ＲＡＭアドレスデコーダ ２０３ インタラプト制御部 ２０４、２０５、３０４、３０５ ＲＡＭアドレス
制御部 ２０６、３０６ ＲＡＭ ２０７、３０７ コマンド解析部 ２０８、３０８ ＡＬＵ部 ２０９、３０９ 乗算器 ２１０ 入力ポート ２１１ 出力ポート ２１２ ＳCPU 内部ＲＡＭアドレス指定バス・イン
タフェース ２１３ ＳCPU への書き込みデータバス・インタフ
ェース ２１４ ＳCPU からの読み込みデータバス・インタ
フェース ２１５ 外部メモリアクセス用アドレスバス・イン
タフェース ２１６ 外部メモリデータバス・インタフェース ２１７ Ｄ／Ａデータ転送バス・インタフェース ２１８ プログラムＲＯＭ ２１９ イニシャル転送制御部 ３０３ ＭCPU によるＳCPU 内部ＲＡＭアドレス指
定バス・インタフェース ３１０ ＭCPU よりの書き込みデータバス・インタ
フェース ３１１ ＭCPU への読み出しデータバス・インタフ
ェース ３１２ 外部メモリアクセス用アドレスバス・イン
タフェース ３１３ 外部メモリデータバス・インタフェース ３１４ ゲート回路 ４０１、５０１ ラッチ ４０２ Ｄ／Ａ変換器 ７０１ 機能キー ７０２ 鍵盤キー Ａ ＳCPU リセット解除信号（処理開始信号） Ｂ ＳCPU 処理終了信号 Ｃ ゲート信号 Ｅ アドレス切替信号 Ｍa ＳCPU 内部ＲＡＭアドレス指定バス Ｄout ＭCPU がＳCPU へ書き込むデータバス Ｄin ＭCPU がＳCPU へ読み込むデータバス ＭＡ ＭCPU が外部メモリを指定するアドレスバス ＳＡ ＳCPU が外部メモリを指定するアドレスバス ＭＤ ＭCPU が外部メモリから読み込むデータバス ＳＤ ＳCPU が外部メモリから読み込むデータバス ＰＲＧ プログラムデータ ＲＥＳＥＴ システムリセット信号 ＲＥＳ ＣＰＵ内部リセット信号 ＡＤＲ アドレス信号 ＵＤ アップダウン指示信号 〜Ｗ ライト信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斯波 康祐 東京都西多摩郡羽村町栄町３丁目２番１ 号 カシオ計算機株式会社羽村技術セン ター内 (72)発明者 小倉 和夫 東京都西多摩郡羽村町栄町３丁目２番１ 号 カシオ計算機株式会社羽村技術セン ター内 (72)発明者 細田 潤 東京都西多摩郡羽村町栄町３丁目２番１ 号 カシオ計算機株式会社羽村技術セン ター内 (56)参考文献 特開 平２−179698（ＪＰ，Ａ) 特開 平２−240708（ＪＰ，Ａ) 特開 平２−112043（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 7/02 G10H 1/02

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 楽音制御データを記憶するデータ記憶手
   段と、所定時間間隔で楽音信号を得るための音源処理プ
   ログラムを実行して前記データ記憶手段上の対応する楽
   音制御データに基づいて楽音信号を生成するプログラム
   実行手段とを各々含む複数のプロセッサで構成され、こ
   れらプロセッサの内の所定のプロセッサが、前記音源処
   理プログラムの実行タイミング以外のタイミングで演奏
   情報を処理するための演奏情報処理プログラムを実行し
   て前記各プロセッサのデータ記憶手段の楽音制御データ
   を制御する楽音波形発生装置において、 前記演奏情報処理プログラム及び前記音源処理プログラ
   ムを保存する不揮発性の保存用プログラム記憶手段と、 前記所定のプロセッサ内に設けられ、該プロセッサにお
   けるプログラム実行時に該プロセッサ内のプログラム実
   行手段によりアクセスされ、前記演奏情報処理プログラ
   ム及び前記音源処理プログラムを記憶する第１の実行用
   プログラム記憶手段と、 前記所定のプロセッサ以外の各プロセッサ内に設けら
   れ、該各プロセッサにおけるプログラム実行時に該各プ
   ロセッサ内のプログラム実行手段によりアクセスされ、
   前記音源処理プログラムを記憶する第２の実行用プログ
   ラム記憶手段と、 前記保存用プログラム記憶手段から前記演奏情報処理プ
   ログラム及び前記音源処理プログラムを読み出して前記
   第１の実行用プログラム記憶手段に転送し、また、前記
   保存用プログラム記憶手段から前記音源処理プログラム
   を読み出して前記第２の実行用プログラム記憶手段に転
   送し、その後に前記所定のプロセッサ内のプログラム実
   行手段の動作を開始させるイニシャル転送制御手段と を
   有することを特徴とする楽音波形発生装置。