JPH04348396A - 楽音波形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、楽音波形発生装置にお
ける音源処理方式に関し、更に詳しくは、音源処理をソ
フトウエア処理として実行する楽音波形発生装置に関す
る。

【０００２】

【従来の技術】ディジタル信号処理技術とＬＳＩ処理技
術の発達により性能の良い様々な電子楽器が実現されて
いる。

【０００３】電子楽器の楽音波形発生装置は、大量かつ
高速のディジタル演算が必要なため、従来は、必要とす
る音源方式に基づく楽音発生アルゴリズムと等価なアー
キテクチャをハードウエアで実現した専用の音源回路に
よって構成されていた。そのため、ハードウエア規模が
大きくなってしまい、また、音源方式の自由な変更が困
難であり、更に、このような楽音波形発生装置を電子楽
器として実現するような場合に、演奏情報に対する処理
と音源に対する処理の両方を同期させて行うための制御
が複雑となり、その開発において多大なコストアップを
招いていた。

【０００４】その一方、近年においては、汎用のデータ
処理を行うための高性能なマイクロプロセッサが多く実
現されており、このようなマイクロプロセッサを使用し
て音源処理をソフト的に行う楽音波形発生装置を実現さ
せることも考えられる。

【０００５】このような方式では、例えばプロセッサが
、通常、演奏情報処理プログラムを実行して演奏操作に
基づいて鍵盤等から発生する演奏情報を処理し、所定の
時間間隔で割り込みがかかることによって、音源処理プ
ログラムに処理を移して楽音生成を行う。その後、音源
処理プログラムの実行が終了すると、割り込みが解除さ
れて演奏情報処理プログラムの実行が再開される。

【０００６】ここで、プロセッサが実行する演奏情報処
理プロセッサ及び音源処理プログラムは、通常、プログ
ラムＲＯＭに記憶されており、プログラム命令の実行制
御回路が同ＲＯＭからプログラムデータを順次読み出し
て実行する形態をとる。

【０００７】上述のようなソフトウエア音源処理におい
ては、複数の楽音を同時に発音可能とすべく、一般に、
所定時間間隔の割り込み等の処理周期中に複数の発音チ
ャネルに対して時分割処理を行うようにしている。そし
て、発音チャネル数を増加させるためには、上記処理周
期中にできるだけ多くのプログラム命令を実行できるよ
うにする必要がある。

【０００８】この観点から、コスト及び装置の小型化を
考慮しつつ回路規模を増大させずに発音チャネル数を増
加させるために考えられる第１の従来例として、楽音を
発生させるサンプリング周波数を減少させ、上記音源処
理の時間間隔を大きくして、一音源処理周期中に多くの
プログラム命令を実行させるようにする方式が考えられ
る。

【０００９】第２の従来例として、プロセッサの動作ク
ロックの発振周波数を上げ、単位時間中に実行可能なプ
ロセッサ命令数を増加させる方式が考えられる。

【００１０】

【発明が解決しようとする課題】しかし、第１の従来例
では、楽音を発生させるサンプリング周波数が減少する
ため、生成される楽音の最高周波数が低くなってしまい
、その音質が劣化してしまうという問題点を有している
。

【００１１】また、第２の従来例では、プログラムデー
タ等を格納するプログラムＲＯＭのアクセス時間には限
界があって一定の時間以上短くはできないため、プロセ
ッサの動作クロックの発振周波数を上げてもプログラム
データのアクセスが追従できないという問題点を有して
いる。

【００１２】本発明の課題は、音源処理をプロセッサに
よるソフトウエア処理として実行する場合に、プロセッ
サの動作クロックの発振周波数を上げることを可能とし
、楽音波形発生装置の処理性能を向上させることにある
。

【００１３】

【課題を解決するための手段】本発明は、楽音制御デー
タを記憶するデータ記憶手段と、データ記憶手段上の楽
音制御データに基づいて楽音制御用の処理プログラムを
実行して楽音信号を生成するプログラム実行手段とを含
む楽音波形発生装置を前提とする。なお、これら各手段
からなる複数のプロセッサ構成とすることもできる。こ
の場合、各プロセッサが所定時間間隔で楽音信号を得る
ための音源処理プログラムを実行してデータ記憶手段上
の対応する楽音制御データに基づいて楽音信号を生成し
、また、所定の１つのプロセッサが、音源処理プログラ
ムの実行タイミング以外のタイミングで演奏情報を処理
するための演奏情報処理プログラムを実行して各プロセ
ッサのデータ記憶手段の楽音制御データを制御する。

【００１４】このような前提のもとで、まず、処理プロ
グラムを保存するリードオンリーメモリ等の不揮発性の
保存用プログラム記憶手段を有する。なお、前述の複数
プロセッサ構成の場合には、同記憶手段には、前述の演
奏情報処理プログラムと音源処理プログラムが保存され
る。

【００１５】次に、プログラム実行時にプログラム実行
手段によりアクセスされ、処理プログラムを記憶するラ
ンダムアクセスメモリ等の実行用プログラム記憶手段を
有する。なお、前述の複数プロセッサ構成の場合には、
前述の所定のプロセッサ内に設けられる第１の実行用プ
ログラム記憶手段には、演奏情報処理プログラムと音源
処理プログラムとが記憶される。また、所定のプロセッ
サ以外の各プロセッサ内に設けられる第２の実行用プロ
グラム記憶手段には、音源処理プログラムのみが記憶さ
れる。

【００１６】そして、保存用プログラム記憶手段から処
理プログラムを読み出して実行用プログラム記憶手段に
転送し、その後にプログラム実行手段の動作を開始させ
るイニシャル転送制御手段を有する。なお、前述の複数
プロセッサ構成の場合には、同制御手段は、保存用プロ
グラム記憶手段から演奏情報処理プログラムと音源処理
プログラムを読み出して第１の実行用プログラム記憶手
段に転送し、また、同じく音源処理プログラムのみを第
２の実行用プログラム記憶手段に転送し、その後に、所
定のプロセッサ内のプログラム実行手段の動作を開始さ
せる。

【００１７】ここで、イニシャル転送制御手段は、上述
のプログラム転送を、例えば装置の電源オンの直後に行
う。

【００１８】

【作用】リードオンリーメモリ等の不揮発性の保存用プ
ログラム記憶手段は、一般にデータのアクセス時間が長
い。これに対して、ランダムアクセスメモリ等の実行用
プログラム記憶手段は、データのアクセス時間が短い。

【００１９】そこで、イニシャル転送制御手段が、予め
演奏情報処理プログラム及び音源処理プログラム等の楽
音制御用の処理プログラムを、電源オン時等に、保存用
プログラム記憶手段から実行用プログラム記憶手段に転
送し、以後のプログラム実行手段によるプログラムデー
タのアクセスは、実行用プログラム記憶手段に対して行
われる。

【００２０】以上のようにして、プログラムデータのＲ
ＡＭアクセスを可能とすることにより、装置全体の動作
クロックを高めてもプログラムのアクセスをそのクロッ
クに十分追従させることが可能となり、楽音生成の応答
性能を向上させることが可能となる。

【００２１】

【実施例】以下、図面を参照しながら本発明の実施例に
つき説明する。 ＜本実施例の構成＞図１は、本実施例の全体構成図であ
り、外部メモリ１１６以外は１チップで構成され、その
中のマスターとスレーブの２つのＣＰＵ（中央演算制御
装置）が互いに情報を交換しつつ、楽音作成のための音
源処理を分担して行う。

【００２２】図１において、まず、外部メモリ１１６に
は、エンベロープ値の目標値等の楽音制御パラメータと
、ＰＣＭ（パルス符号変調）方式における楽音波形又は
ＤＰＣＭ（差分パルス符号変調）方式における楽音差分
波形等が記憶されている。

【００２３】一方、マスタＣＰＵ（以下、ＭＣＰＵ　と
略称する）１０１とスレーブＣＰＵ（以下、ＳＣＰＵ　
と略称する）１０２は、外部メモリ１１６上の上記各デ
ータをアクセスして、分担して音源処理を行う。これら
のＣＰＵは、ともに外部メモリ１１６の波形データ等を
共用するので、このままでは、外部メモリ１１６からデ
ータを読み込むときに、競合が発生する恐れがある。そ
のため、ＭＣＰＵ　１０１とＳＣＰＵ１０２のそれぞれ
は、ＭＣＰＵ　外部メモリアクセス用アドレスラッチ部
１０３及びＳＣＰＵ　外部メモリアクセス用アドレスラ
ッチ部１０４を介して、アクセス用アドレス競合回避回
路１０５から外部メモリアクセス用のアドレス信号と外
部メモリ制御データを出力端子１１１、１１２から出力
することにより、ＭＣＰＵ　１０１からのアドレスとＳ
ＣＰＵ　１０２からのアドレスの競合を回避することが
できる。

【００２４】上記アドレス指定に基づいて外部メモリ１
１６から読み出されたデータは、外部メモリデータイン
端子１１５から外部メモリセレクタ部１０６に入力され
る。外部メモリセレクタ部１０６は、アクセス用アドレ
ス競合回避回路１０５からの制御信号に基づき、上記読
み出されたデータを、データバスＭＤを通ってＭＣＰＵ
１０１に入力されるデータと、データバスＳＤを通って
ＳＣＰＵ　１０２に入力されるデータに分離し、それぞ
れＭＣＰＵ　１０１とＳＣＰＵ　１０２に入力させる。 これにより、データの競合も回避することができる。

【００２５】その後、それぞれのデータに対し、ＭＣＰ
Ｕ　１０１及びＳＣＰＵ　１０２で、ソフトウエアによ
って音源処理が施された後、発音チャネル分全部が累算
され、ＬｅｆｔＤ／Ａ変換器部１０７のレフト出力端子
１１３及びＲｉｇｈｔ　Ｄ／Ａ変換器部１０８のライト
出力端子１１４から、それぞれ楽音信号として、左チャ
ネルのレフト・アナログ出力と右チャネルのライト・ア
ナログ出力が出力される。

【００２６】次に、図２はＭＣＰＵ　１０１の内部構成
を示すブロック図である。同図において、プログラムＲ
ＯＭ２１８には、後述する楽音制御用のプログラムが記
憶されており、このプログラムは電源オン時にプログラ
ムＲＡＭ２０１及び後述するＳＣＰＵ　１０２内のプロ
グラムＲＡＭ３０１（図３）に転送（以下、この転送を
「イニシャル転送」と呼ぶ。）される。これが本実施例
の最も特徴とする点である。上述のイニシャル転送動作
は、イニシャル転送制御部２１９が、プログラムＲＯＭ
２１８、プログラムＲＡＭ２０１及びＲＡＭアドレス制
御部２０５及び後述するＳＣＰＵ　１０２の各部を制御
することにより実行される。

【００２７】イニシャル転送後、プログラムＲＡＭ２０
１は、ＲＡＭアドレス制御部２０５からＲＡＭアドレス
デコーダ２０２を介して指定されたアドレスのプログラ
ム語（命令）を順次出力する。具体的には、各プログラ
ム語の語長は例えば２８ビットであり、プログラム語の
一部が次に読み出されるべきアドレスの下位部（ページ
内アドレス）としてＲＡＭアドレス制御部２０５に入力
されるネクストアドレス方式となっている。

【００２８】コマンド解析部２０７は、プログラムＲＡ
Ｍ２０１から出力される命令のオペコードを解析し、指
定されたオペレーションを実行するために、回路の各部
に制御信号を送る。

【００２９】ＲＡＭアドレス制御部２０４は、プログラ
ムＲＡＭ２０１からの命令のオペランドがレジスタを指
定している場合に、ＲＡＭ２０６内の対応するレジスタ
のアドレスを指定する。ＲＡＭ２０６には、図１６、図
１７等として後述する各種楽音制御データが８発音チャ
ネル分記憶されるほか、図１８等として後述する各種バ
ッファ等が記憶され、後述する音源処理に使用される。

【００３０】ＡＬＵ部２０８及び乗算器２０９は、プロ
グラムＲＡＭ２０１からの命令が演算命令の場合に、コ
マンド解析部２０７からの指示に基づいて、前者は加減
算と論理演算、後者は乗算を実行する。

【００３１】インタラプト制御部２０３は、内部の特に
は図示しないハードタイマに基づいて、一定時間毎に、
図１のＳＣＰＵ　１０２にリセット解除信号Ａ、ＲＡＭ
アドレス制御部２０５及び図１の各Ｄ／Ａ変換器部１０
７、１０８にインタラプト信号を供給する。

【００３２】上述の構成のほかに、図２のＭＣＰＵ　１
０１には、次の各種のバスに関するインタフェースが設
けられている。すなわち、外部メモリ１１６をアクセス
すべく、そのメモリのアドレスを指定するためのアドレ
スバスＭＡのインタフェース２１５、アクセスされたデ
ータを外部メモリセレクタ部１０６を介してＭＣＰＵ　
１０１との間で授受するためのデータバスＭＤのインタ
フェース２１６、ＳＣＰＵ　１０２とのデータの授受を
実行すべくＳＣＰＵ１０２内部のＲＡＭのアドレスを指
定するバスＭａのインタフェース２１２、ＭＣＰＵ　１
０１がＳＣＰＵ　１０２へデータを書き込むためのデー
タバスＤｏｕｔのインタフェース２１３、ＭＣＰＵ　１
０１がＳＣＰＵ１０２からデータを読み込むためのデー
タバスＤｉｎのインタフェース２１４、Ｌｅｆｔ　　Ｄ
／Ａ変換器部１０７、Ｒｉｇｈｔ　Ｄ／Ａ変換器部１０
８に最終出力波形を転送するためのＤ／Ａデータ転送バ
スのインタフェース２１７、及び外部のスイッチ部又は
鍵盤部（図７、図８参照）等との間でデータの授受を行
う入出力ポート２１０、２１１がある。

【００３３】次に、ＳＣＰＵ　１０２の内部構成を図３
に示す。ＳＣＰＵ　１０２は、ＭＣＰＵ　１０１からの
処理開始信号を受けて音源処理を行うのみなので、図２
の２２３に対応するインタラプト制御部、図２の２１０
及び２１１に対応する外部回路とのデータの授受を行う
入出力ポート及び図２の２１７に対応するＬｅｆｔ　　
Ｄ／Ａ変換器部１０７とＲｉｇｈｔ　Ｄ／Ａ変換器部１
０８に楽音信号を出力するためのインタフェースはない
。それ以外の３０１、３０２、３０４〜３０９の各回路
は、図２の２０１、２０２、２０４〜２０９の各回路と
同じ機能を有する。また、各インタフェース３０３、３
１０〜３１３は、図２の２１２〜２１６のそれぞれに対
向して設けられる。なお、ＭＣＰＵ　１０１からバスＭ
ａを介して指定されたＳＣＰＵ　１０２内部ＲＡＭアド
レスは、ＲＡＭアドレス制御部３０４に入力し、対応す
るアドレスがＲＡＭ３０６に対して指定される。これに
よって、例えばＳＣＰＵ　１０２で生成されＲＡＭ３０
６内部に保持されている最大８発音チャネル分の累算波
形データが、データバスＤＩＮを介してＭＣＰＵ　１０
１に出力される。これについては後述する。

【００３４】また、電源オン時には、前述したように、
図２のＭＣＰＵ　１０１内のプログラムＲＯＭ２１８に
記憶されている楽音制御用のプログラム（ここでは音源
処理プログラム）が、プログラムＲＡＭ３０１にイニシ
ャル転送される。このイニシャル転送動作は、図２のＭ
ＣＰＵ　１０１内のイニシャル転送制御部２１９が、ゲ
ート回路３１４を介して、プログラムＲＡＭ３０１及び
ＲＡＭアドレス制御部３０５を制御することにより実行
される。

【００３５】以上に示される構成のほか、本実施例では
、ＭＣＰＵ　１０１の入力ポート２１０に、図７及び図
８に示されるような機能キー７０１及び鍵盤キー７０２
等が接続される。これらの部分が、実質的な楽器操作部
を構成する。

【００３６】次に、図５は、図１のＬｅｆｔとＲｉｇｈ
ｔ　のＤ／Ａ変換器部１０７、１０８（両変換部の内容
は同じ）の内部構成を示すもので、データバスを介して
、音源処理で作成された楽音の１サンプルデータがラッ
チ４０１に入力される。そして、ラッチ４０１のクロッ
ク入力にＭＣＰＵ　１０１のコマンド解析部２０７（図
２）から音源処理終了信号が入力されると、データバス
上の１サンプル分の楽音データがラッチ４０１にラッチ
される。

【００３７】ここで、前述の音源処理に要する時間は、
音源処理用のソフトウエアにより変化する。そのため、
音源方式が異なる場合は、各音源処理が終了し、ラッチ
４０１に楽音データがラッチされるタイミングは一定で
ない。そのため、図４のように、ラッチ４０１の出力を
そのままＤ／Ａ変換器４０２に入力させることはできな
い。

【００３８】そこで、本実施例では図５の如く、ラッチ
４０１の出力を更にラッチ５０１でラッチし、インタラ
プト制御部２０３から出力されるサンプリングクロック
間隔に等しい図６に示されるインタラプト信号により、
楽音信号をラッチ５０１にラッチさせ、図６のように一
定間隔でＤ／Ａ変換器４０２に出力させるようにしてい
る。

【００３９】このようにラッチを２つ用いて、音源方式
による処理時間の変化を吸収したので、楽音データをＤ
／Ａ変換器へ出力させるための複雑なタイミング制御プ
ログラムが不用になった。 ＜本実施例の全体動作＞次に、本実施例の全体動作を説
明する。

【００４０】本実施例は、基本的にはＭＣＰＵ　１０１
が中心となって動作し、図９のメインフローチャートに
示すように、Ｓ９０２　〜Ｓ９１０　の一連の処理を繰
り返し行っている。そして実際の音源処理は割り込み（
インタラプト）処理で行っている。具体的には、ある一
定時間毎に、ＭＣＰＵ　１０１とＳＣＰＵ　１０２に割
り込みが掛かり、それに基づいてそれぞれのＣＰＵが最
大８チャンネルずつの音を作る音源処理を行う。その処
理が終わると、それぞれのＣＰＵの最大８チャネル、計
最大１６チャネル分の楽音波形が加算され、Ｌｅｆｔ　
　Ｄ／Ａ変換器部１０７、Ｒｉｇｈｔ　Ｄ／Ａ変換器部
１０８から出力される。その後、割り込み状態からメイ
ンフローに戻る。なお、上述の割り込みは、図２のイン
タラプト制御部２０３内のハードタイマに基づき周期的
に行われる。この周期は楽音出力時のサンプリング周期
に等しい。

【００４１】以上が、本実施例の概略の全体動作である
。次に、本実施例の全体動作の詳細について、図９〜図
１１を用いて説明する。図９のメインフローチャートの
Ｓ９０２　〜Ｓ９１０　の処理が繰り返し実行されてい
る間に、インタラプト制御部２０３から割り込みが掛か
ると、図１０のＭＣＰＵ　インタラプト処理と図１１の
ＳＣＰＵ　インタラプト処理の２つの処理が同時に起動
する。そして、図１０と図１１の「音源処理」は、後述
する図１３に示される。

【００４２】図９のメインフローチャートは、インタラ
プト制御部２０３から割り込みが掛からない状態におい
てＭＣＰＵ　１０１において実行される、音源処理以外
の処理の流れを示している。

【００４３】まず、電源がＯＮされると、後に詳述する
ように、プログラムＲＯＭ２１８に記憶されている楽音
制御用のプログラムが、図２のＭＣＰＵ　１０１内のプ
ログラムＲＡＭ２０１及びＳＣＰＵ　１０２内のプログ
ラムＲＡＭ３０１にイニシャル転送され、その後に、Ｍ
ＣＰＵ　１０１内のプログラムＲＡＭ２０１に転送され
た図９のメインフローチャートのプログラムが実行を開
始する。

【００４４】始めに、ＭＣＰＵ　１０１のＲＡＭ２０６
の内容等の初期設定が行われる（Ｓ９０１）。次に、Ｍ
ＣＰＵ　１０１の外部に接続される機能キー７０１（図
７参照）、例えば音色スイッチ等が走査され（Ｓ９０２
　）、各スイッチの状態が入力ポート２１０からＲＡＭ
２０６内のキーバッファエリアに取り込まれる。その走
査の結果、状態の変化した機能キーが識別され、対応す
る機能の処理がなされる（Ｓ９０３　）。例えば、楽音
番号のセット、エンベロープ番号のセット、また、付加
機能にリズム演奏がついていれば、リズム番号のセット
等が行われる。

【００４５】その後、押鍵されている鍵盤キーの状態が
上述の機能キーの場合と同様に取り込まれ（Ｓ９０４　
）、変化した鍵（押鍵又は離鍵された鍵）が識別される
ことによりキーアサイン処理が行われる（Ｓ９０５　）
。この処理は、押鍵された鍵に基づいて発音されるべき
楽音のデータを発音チャネルに割り当てたり、逆に、離
鍵された鍵に対応する発音チャネルを解放したりする処
理である。なお、ここで実行される処理の一部であるキ
ーオン時のアサイン処理は、押鍵キーを発音チャネルへ
割り当てる処理のみであり、実際に押鍵キーに基づくピ
ッチデータをアサインされた発音チャネルに設定し発音
指示を行う動作は、後述する発音処理（Ｓ９０９　）に
おいて実行される。

【００４６】次に、機能キー７０１（図７参照）である
デモ演奏キーが押されたときは、外部メモリ部１１６か
らデモ演奏データ（シーケンサデータ）が順次読み出さ
れ、Ｓ９０５　と同様のキーアサイン処理などが行われ
る（Ｓ９０６　）。また、リズムスタートキーが押され
たときは、リズムデータが外部メモリ１１６から順次読
み出され、Ｓ９０５　と同様のキーアサイン処理などが
行われる（Ｓ９０７　）。

【００４７】その後に、以下に述べるタイマー処理が行
われる（Ｓ９０８）。すなわち、後述するインタラプト
タイマー処理（Ｓ１０１２）でインクリメントされてい
る時間データの時間値が判別され、デモ演奏制御用に順
次読み出される時間制御用のシーケンサデータ又はリズ
ム演奏制御用に読み出される時間制御用のリズムデータ
と比較されることにより、Ｓ９０６　のデモ演奏又はＳ
９０７　のリズム演奏を行う場合の時間制御が行われる
。

【００４８】更に、発音処理Ｓ９０９　では、上記各ス
テップＳ９０５　〜Ｓ９０７　でアサインされ発音開始
されるべき発音チャネルにピッチデータを設定し、また
、発音中の発音チャネルのピッチデータを予め設定され
たエンベロープに従って時間的に変化させ、発音中の楽
音のピッチに変化を付加するというピッチエンベロープ
処理等が行われる。

【００４９】更に、フロー１周準備処理が実行される（
Ｓ９１０　）。ここでは、上述のステップＳ９０９　で
新たにピッチデータが設定された発音チャネルの状態を
発音中に変えたり、逆にステップＳ９０５　〜Ｓ９０７
　で解放された発音チャネルの状態を消音中に変える等
の処理が行われる。

【００５０】次に、図１０のＭＣＰＵ　インタラプト処
理につき説明する。ＭＣＰＵ　１０１のインタラプト制
御部２０３によりＭＣＰＵ　１０１に割り込みが掛かる
と、図９のメインフローチャートの処理が中断され、図
１０のＭＣＰＵ　インタラプト処理の実行が開始される
。この場合、ＭＣＰＵインタラプト処理のプログラムに
おいて、図９のメインフローのプログラムで書き込みが
行われるレジスタ等については、内容の書き換えが行わ
れないように制御される。これにより、通常のインタラ
プト処理の開始時と終了時に行われるレジスタの退避と
復帰の処理は不要となり、図９のメインフローチャート
の処理とＭＣＰＵ　インタラプト処理との間の移行が迅
速に行われる。

【００５１】図１０においては、まず、ＭＣＰＵ　イン
タラプト処理において音源処理が開始される（Ｓ１０１
１）。この音源処理は後述する図１３に示される。上述
の動作と同時に、ＭＣＰＵ　１０１のインタラプト制御
部２０３からＳＣＰＵ　１０２のＲＡＭアドレス制御部
３０５に対してＳＣＰＵ　リセット解除信号Ａ（図１参
照）が出力され、ＳＣＰＵ　１０２において、図１１の
ＳＣＰＵ　インタラプト処理の実行が開始される。

【００５２】そして、ＭＣＰＵ　インタラプト処理にお
ける音源処理（Ｓ１０１１）とほぼ同時に、ＳＣＰＵ　
インタラプト処理において音源処理が開始される（Ｓ１
１０１）。このように、ＭＣＰＵ　１０１とＳＣＰＵ　
１０２の両者が並行して音源処理を実行することによっ
て、１つのＣＰＵで音源処理を実行する場合に較べて音
源処理の処理速度が約２倍になる。

【００５３】続いて、ＭＣＰＵ　１０１では、Ｓ１０１
２のインタラプトタイマー処理の後、ＳＣＰＵ１０２か
らＳＣＰＵ　インタラプト処理の終了信号が来るのを待
っている（Ｓ１０１３）。なお、インタラプトタイマー
処理では、図１０のインタラプト処理が一定のサンプリ
ング周期毎に実行されることを利用して、ＲＡＭ２０６
（図２）上の特には図示しない時間データの値がインク
リメントされる。すなわち、この時間データの値を見れ
ば時間経過がわかる。このようにして得られる時間デー
タは、前述したように、図９のメインフローのタイマー
処理Ｓ９０８　における時間制御に用いられる。

【００５４】図１１のＳＣＰＵ　インタラプト処理にお
けるステップＳ１１０１の音源処理が終了すると、ＳＣ
ＰＵ　１０２のコマンド解析部３０７からＭＣＰＵ　１
０１のＲＡＭアドレス制御部２０５に、ＳＣＰＵ処理終
了信号Ｂ（図１参照）が入力する。これにより、図１０
のＭＣＰＵ　インタラプト処理でのステップＳ１０１３
の判定がＹＥＳになる。

【００５５】この結果、図１のデータバスＤｉｎを介し
てＳＣＰＵ　１０２で作られた波形データがＭＣＰＵ　
１０１のＲＡＭ２０６に読み込まれる（Ｓ１０１４）。 この場合、波形データはＳＣＰＵ　１０２のＲＡＭ３０
６上の所定のバッファ領域（図１８で後述するバッファ
Ｂ）に格納されているため、ＭＣＰＵ　１０１のコマン
ド解析部２０７は、ＳＣＰＵ　内部アドレス指定バスＭ
ａを介して、ＲＡＭアドレス制御部３０４に対して上記
バッファアドレスを指定することにより、波形データの
読み込みを行う。

【００５６】そして、Ｓ１０１４’　において、上記バ
ッファ領域の内容がＬｅｆｔ　　Ｄ／Ａ変換器部１０７
及びＲｉｇｈｔ　Ｄ／Ａ変換器部１０８のラッチ４０１
（図５参照）にラッチされる。

【００５７】次に、図１２は、前述の図９と図１０のフ
ローチャートの処理の関係を概念的に示した流れ図であ
り、ＭＣＰＵ　１０１とＳＣＰＵ　１０２が、音源処理
をそれぞれ分担して行う様子を示している。

【００５８】まず、ある処理Ａ（以下、処理Ｂ、Ｃ、・
・・、Ｆも同じ）が実行される（Ｓ１２０１）。この処
理は、図９のメインフローチャートの例えば「機能キー
処理」、や「鍵盤キー処理」などに対応する。その後、
ＭＣＰＵ　インタラプト処理とＳＣＰＵインタラプト処
理に入り、同時にＭＣＰＵ１０１とＳＣＰＵ　１０２に
よる音源処理が開始される（Ｓ１２０２、Ｓ１２０３）
。そして、ＳＣＰＵ　１０２でのＳＣＰＵ　インタラプ
ト処理の終了時に、ＳＣＰＵ　処理終了信号ＢがＭＣＰ
Ｕ　１０１に入力する。ＭＣＰＵ　インタラプト処理で
は、ＳＣＰＵ　インタラプト処理より早く音源処理が終
了し、ＳＣＰＵインタラプト処理の終了を待っている。 そして、ＭＣＰＵ　インタラプト処理においてＳＣＰＵ
　処理終了信号Ｂが識別されると、ＳＣＰＵ　１０２で
生成された波形データがＭＣＰＵ　１０１に送られてＭ
ＣＰＵ　１０１で生成された波形データとまとめられ、
Ｌｅｆｔ　　Ｄ／Ａ変換器部１０７及びＲｉｇｈｔ　Ｄ
／Ａ変換器部１０８に出力される。その後、メインフロ
ーチャートの処理Ａの次の処理Ｂに戻る。

【００５９】以上のような動作が、全ての発音チャネル
（ＭＣＰＵ　１０１とＳＣＰＵ　１０２で実行中の発音
チャネル）に対する音源処理が行われながら繰り返され
る（Ｓ１２０４〜Ｓ１２１６）。そして、この繰り返し
処理は、楽音の発音中続けられる。

【００６０】図１３は、ＭＣＰＵ　インタラプト処理の
ステップＳ１０１１又はＳＣＰＵ　インタラプト処理の
ステップＳ１１０１で実行される音源処理の動作フロー
チャートである。 まず、ＲＡＭ２０６又はＲＡＭ３０６の波形データ加算
用の領域がクリアされる（Ｓ１３１６）。次に、発音チ
ャネルの１チャネル毎に音源処理が行われ（Ｓ１３１７
〜Ｓ１３２４）、最後に８チャネル目の音源処理が終了
した時点で、ＲＡＭ２０６上の所定のバッファ領域Ｂ（
後述する図１８）に８チャネル分が加算された波形デー
タが得られる。これらの詳細な処理については後述する
。 ＜音源処理におけるデータ構成＞次に、図１０のＳ１０
１１及び図１１のＳ１１０１で実行される音源処理の具
体例について説明する。

【００６１】本実施例では、ＭＣＰＵ　１０１とＳＣＰ
Ｕ　１０２の両ＣＰＵが、最大８チャネルづつの音源処
理を分担することは前述した。この最大８チャネル分の
音源処理用のデータは、図１４に示すように、ＭＣＰＵ
　１０１、ＳＣＰＵ　１０２のＲＡＭ２０６、３０６内
の発音チャネル別の領域に設定される。

【００６２】また、同ＲＡＭには、図１８に示すように
、全発音チャネル共通のバッファＢが確保されている。 この場合、図１４の各発音チャネル領域には、後に詳述
するような操作によって、図１５に概念的に示すように
、それぞれの音源方式が設定でき、その音源方式が設定
されたら、図１６及び図１７に示すような各音源方式の
データフォーマットで、図１４の各発音チャネルの各領
域にデータが設定される。なお、本実施例では、後述す
るように、各発音チャネルに異なる音源方式を割り当て
ることが可能である。

【００６３】図１６及び図１７の各音源方式のデータフ
ォーマットを示すテーブル１において、Ｇは音源方式を
識別する番号である音源方式Ｎｏである。次のＡは、音
源処理時に波形データが読み出される場合に指定される
アドレスを表し、ＡＩ　、Ａ１　及びＡ２　が現在アド
レスの整数部で、外部メモリ１１６（図１）の波形デー
タが格納されているアドレスに直接対応する。また、Ａ
Ｆ　は現在アドレスの小数部であり、外部メモリ１１６
から読み出された波形データの補間に用いられる。

【００６４】次のＡＥ　はエンドアドレス、ＡＬ　はル
ープアドレスをそれぞれ表す。また、つぎのＰＩ　、Ｐ
１　及びＰ２　はピッチデータの整数部、ＰＦ　はピッ
チデータの小数部を表す。例を示すと、ＰＩ　＝１、Ｐ
Ｆ　＝０は原音のピッチを、ＰＩ　＝２、ＰＦ　＝０は
１オクターブ上のピッチを、また、ＰＩ　＝０、ＰＦ　
＝０．５は、１オクターブ下のピッチをそれぞれ表す。

【００６５】次のＸＰ　は前回のサンプルデータを、Ｘ
Ｎ　は次回のサンプルデータの格納を表す（後述する）
。また、Ｄは隣接する２つのサンプルデータ間の大きさ
の差分値を表し、Ｅはエンベロープ値である。更に、Ｏ
は出力値である。

【００６６】その他の種々の制御データについては、後
述の各音源方式の説明の際に説明する。このように、図
１６、図１７に示すようなデータがＭＣＰＵ　１０１、
ＳＣＰＵ　１０２のそれぞれのＲＡＭ２０６、３０６に
確保され、後述する音源方式が決まると、図１４に示す
各チャネル毎に図１６、図１７のフォーマットで、デー
タが設定される。

【００６７】以下、このようなデータ構成を用いて実行
される各音源方式の音源処理について順次説明する。な
お、これらの音源処理は、ＭＣＰＵ　１０１又はＳＣＰ
Ｕ　１０２のコマンド解析部２０７又は３０７が、電源
オン時にプログラムＲＯＭ２１８からプログラムＲＡＭ
２０１及び３０１に予め転送されている音源処理用のプ
ログラムを解釈・実行することにより実現される。以下
、特に言及しないかぎり、この前提のもとで処理が行わ
れるとする。

【００６８】まず、図１５のフローチャートにおいて、
１チャネル毎の各音源処理（Ｓ１５０２等）に入ると、
ＲＡＭ２０６、３０６の対応する発音チャネルに記憶さ
れている図１６、図１７に示すデータフォーマット（テ
ーブル１）のデータのうちの音源方式Ｎｏが判別され、
これにより以下に説明するどの音源方式の音源処理が実
行されるかが決定される。 ＜ＰＣＭ方式による音源処理＞上記音源方式ＮｏがＰＣ
Ｍ方式を指示している場合、以下の図１９の動作フロー
チャートで示されるＰＣＭ方式による音源処理が実行さ
れる。フロー中の各変数は、ＭＣＰＵ　１０１又はＳＣ
ＰＵ　１０２のＲＡＭ２０６、３０６上の図１４のいず
れかの発音チャネル領域に記憶される図１６、図１７の
テーブル１のＰＣＭフォーマットの各データである。

【００６９】外部メモリ１１６（図１）上のＰＣＭ波形
データが記憶されているアドレスのうち、現在の処理の
対象とされる波形データが記憶されているアドレスを図
２２に示す（ＡＩ，ＡＦ　）とする。

【００７０】まず、現在のアドレスにピッチデータ（Ｐ
Ｉ，ＰＦ　）が加算される（Ｓ１９０１）。このピッチ
データは、図７の鍵盤キー７０２等において押鍵操作さ
れた鍵の種類に対応している。

【００７１】そして、加算されたアドレスの整数部ＡＩ
　が変わったか否かが判定される（Ｓ１９０２）。判定
がＮＯならば、図２２のアドレス（ＡＩ　＋１）及びＡ
Ｉ　におけるそれぞれのサンプルデータＸＮ　とＸＰ　
との差である差分値Ｄを用いて、Ｄ×ＡＦ　なる演算処
理により、アドレスの小数部ＡＦ　に対応する補間デー
タ値Ｏが計算される（Ｓ１９０７）。なお、差分値Ｄは
、今回以前のインタラプトタイミングにおける音源処理
により求まっている（後述するＳ１９０６参照）。

【００７２】そして、上記補間データ値Ｏにアドレスの
整数部ＡＩ　に対応するサンプルデータＸＰ　が加算さ
れ、現在のアドレス（ＡＩ，ＡＦ）に対応する新しいサ
ンプルデータＯ（図２２のＸＱ　に相当する）が得られ
る（Ｓ１９０８）。

【００７３】この後、このサンプルデータにエンベロー
プ値Ｅが乗算され（Ｓ１９０９）、得られたＯの内容が
ＭＣＰＵ　１０１又はＳＣＰＵ　１０２のＲＡＭ２０６
又は３０６内の波形データバッフアＢ（図１８参照）に
加算される（Ｓ１９１０）。

【００７４】その後、図９のメインフローに戻り、次の
サンプリング周期でインタラプトが掛かって、図１９の
音源処理の動作フローチャートがふたたび実行され、現
在アドレス（ＡＩ，ＡＦ　）にピッチデータ（ＰＩ，Ｐ
Ｆ）が加算される（Ｓ１９０１）。

【００７５】以上の動作がアドレスの整数部ＡＩ　が変
わる（Ｓ１９０２）まで繰り返される。この間、サンプ
ルデータＸＰ　及び差分値Ｄは更新されず、補間データ
ＯのみがアドレスＡＦ　に応じて更新され、その都度サ
ンプルデータＸＱ　が得られる。

【００７６】次に、Ｓ１９０１で現在アドレス（ＡＩ，
ＡＦ　）にピッチデータ（ＰＩ，ＰＦ　）が加算された
結果、現在アドレスの整数部ＡＩ　が変化したら（Ｓ１
９０２）、アドレスＡＩがエンドアドレスＡＥ　に達し
ているか又は越えているか否かが判定される（Ｓ１９０
３）。

【００７７】判定がＹＥＳならば、次のループ処理が行
われる。すなわち、エンドアドレスＡＥ　を越えた分の
アドレス（ＡＩ　−ＡＥ　）がループアドレスＡＬ　に
加算され、それにより得られた新しい現在アドレスの整
数部ＡＩ　からループ再生が開始される（Ｓ１９０４）
。エンドアドレスＡＥ　とは、ＰＣＭ波形データの最後
の波形サンプルデータが記憶されている外部メモリ１１
６（図１）上のアドレスである。また、ループアドレス
ＡＬ　とは、演奏者が波形の出力を繰り返したい位置の
アドレスであり、上記動作により、ＰＣＭ方式で周知の
ループ処理が実現される。

【００７８】Ｓ１９０３の判定がＮＯならば、上記ステ
ップＳ１９０４の処理は実行されない。次に、サンプル
データの更新が行われる。ここでは、外部メモリ１１６
（図１参照）から、新しく更新された現在アドレスＡＩ
　と１つ手前のアドレス（ＡＩ　−１）に対応する各サ
ンプルデータが、それぞれＸＮ　及びＸＰ　として読み
出される（Ｓ１９０５）。

【００７９】更に、今までの差分値が、更新した上記Ｘ
Ｎ　とＸＰ　との差分値Ｄに更新される（Ｓ１９０６）
。これ以後の動作は前述した通りである。

【００８０】以上のようにして、１発音チャネル分のＰ
ＣＭ方式による波形データが生成される。 ＜ＤＰＣＭ方式による音源処理＞次に、ＤＰＣＭ方式に
よる音源処理について説明する。

【００８１】まず、図２３を用いて、ＤＰＣＭ方式の動
作原理の概略を説明する。同図において、外部メモリ１
１６（図１）のアドレスＡＩ　に対応するサンプルデー
タＸＰ　は、アドレスＡＩ　の１つ前の特には図示しな
いアドレス（ＡＩ　−１）に対応するサンプルデータと
の差分値から求めた値である。

【００８２】外部メモリ１１６（図１）のアドレスＡＩ
　には、次の差分値Ｄが書き込まれているので、次のア
ドレスのサンプルデータはＸＰ　＋Ｄで求まり、これが
新たなサンプルデータＸＰ　としておきかわる。

【００８３】この場合、現在アドレスを、図２３のよう
にＡＦ　とすれば、現在アドレスＡＦに対応するサンプ
ルデータは、ＸＰ　＋Ｄ×ＡＦ　で求まる。このように
、ＤＰＣＭ方式では、現在のアドレスと、次のアドレス
に対応するサンプルデータ間の差分値Ｄが外部メモリ１
１６（図１）から読み出され、現在のサンプルデータに
加算されて、次のサンプルデータが求められることによ
り、順次波形データが作成される。

【００８４】このようなＤＰＣＭ方式を採用すると、隣
接する標本間の差分値が一般に小さい音声や楽音等のよ
うな波形を量子化する場合、通常のＰＣＭ方式に比較し
て、はるかに少ないビット数で量子化を行える。

【００８５】以上のＤＰＣＭ方式の動作を、図２０、図
２１の動作フローチャートを用いて説明する。フロー中
の各変数は、ＭＣＰＵ　１０１のＲＡＭ２０６又はＳＣ
ＰＵ　１０２のＲＡＭ３０６上の図１４のいずれかの発
音チャネル領域に記憶される図１６のテーブル１のＤＰ
ＣＭフォーマットの各データである。

【００８６】外部メモリ１１６（図１）上のＤＰＣＭ差
分波形データが記憶されているアドレスのうち、現在の
処理の対象とされるデータが記憶されているアドレスを
、図２３に示す（ＡＩ，ＡＦ　）とする。

【００８７】まず、現在アドレス（ＡＩ，ＡＦ　）に、
ピッチデータ（ＰＩ，ＰＦ　）が加算される（Ｓ２００
１）。そして、加算されたアドレスの整数部ＡＩ　が変
化したか否かが判定される（Ｓ２００２）。判定がＮＯ
ならば、図２３のアドレスＡＩ　における差分値Ｄを用
いて、Ｄ×ＡＦ　なる演算処理により、アドレスの小数
部ＡＦ　に対応する補間データ値Ｏが演算される（Ｓ２
０１４）。なお、差分値Ｄは、今回以前のインタラプト
タイミングにおける音源処理により求まっている（後述
するＳ２００６とＳ２０１０参照）。

【００８８】次に、上記補間データ値Ｏにアドレスの整
数部ＡＩ　に対応するサンプルデータＸＰ　が加算され
、現在アドレス（ＡＩ，ＡＦ）に対応する新しいサンプ
ルデータＯ（図２３のＸＱ　に対応）が得られる（Ｓ２
０１５）。

【００８９】この後、このサンプルデータにエンベロー
プ値Ｅが乗算され（Ｓ２０１６）、得られたＯの内容が
ＭＣＰＵ　１０１のＲＡＭ２０６又はＳＣＰＵ　１０２
のＲＡＭ３０６内の波形データバッフアＢ（図１８参照
）に加算される（Ｓ２０１７）。

【００９０】その後、図９のメインフローに戻り、次の
サンプリング周期でインタラプトが掛かり、図２０、図
２１の音源処理の動作フローチャートが再び実行され、
現在アドレス（ＡＩ，ＡＦ　）にピッチデータ（ＰＩ，
ＰＦ　）が加算される（Ｓ２００１）。

【００９１】以上の動作が、アドレスの整数部ＡＩ　に
変化が生ずるまで繰り返される。この間、サンプルデー
タＸＰ　及び差分値Ｄは更新されず、補間データＯのみ
がアドレスＡＦ　に応じて更新されて、その都度新たな
サンプルデータＸＱ　が得られる。

【００９２】次に、Ｓ２００１で現在アドレス（ＡＩ，
ＡＦ　）にピッチデータ（ＰＩ，ＰＦ　）が加算された
結果、現在アドレスの整数部ＡＩ　が変化したら（Ｓ２
００２）、アドレスＡＩがエンドアドレスＡＥ　に達し
ているか或いは越えているか否かが判定される（Ｓ２０
０３）。

【００９３】判定がＮＯの場合、以下のＳ２００４〜Ｓ
２００７のループ処理により、現在アドレスの整数部Ａ
Ｉ　に対応するサンプルデータが計算される。すなわち
、まず、旧ＡＩという変数（図１６のテーブル１のＤＰ
ＣＭの欄参照）には、現在アドレスの整数部ＡＩ　が変
化する前の値が格納されている。この値の格納は、後述
するＳ２００６又はＳ２０１３の処理の繰り返しにより
実現される。この旧ＡＩ　の値がＳ２００６で順次イン
クリメントされながら、Ｓ２００７で旧ＡＩ　により指
示される外部メモリ１１６（図１）上の差分波形データ
がＤとして読み出され、Ｓ２００５において順次サンプ
ルデータＸＰ　に累算される。そして、旧ＡＩ　の値が
変化後の現在アドレスの整数部ＡＩ　に等しくなった時
点で、サンプルデータＸＰ　の値は変化後の現在アドレ
スの整数部ＡＩ　に対応する値となる。

【００９４】このようにして、現在アドレスの整数部Ａ
Ｉ　に対応するサンプルデータＸＰ　が求まると、Ｓ２
００４の判定がＹＥＳとなり、前述の補間値の演算処理
（Ｓ２０１４）に移る。

【００９５】上述の音源処理が各インタラプトタイミン
グ毎に繰り返され、Ｓ２００３の判定がＹＥＳに変化し
たら、次のループ処理に入る。まず、エンドアドレスＡ
Ｅ　を越えた分のアドレス（ＡＩ　−ＡＥ　）がループ
アドレスＡＬ　に加算され、得られたアドレスが新たな
現在アドレスの整数部ＡＩ　とされる（Ｓ２００８）。

【００９６】以下、ループアドレスＡＬ　からどれだけ
アドレスが進んだかによって、何回か差分値Ｄを累算す
る操作が繰り返されることにより、新たな現在アドレス
の整数部ＡＩ　に対応するサンプルデータＸＰ　が計算
される。すなわち、まず、初期設定としてサンプルデー
タＸＰ　が予め設定されているループアドレスＡＬ　に
おけるサンプルデータＸＰＬ（図１６のテーブル１のＤ
ＰＣＭの欄参照）の値とされ、また、旧ＡＩ　がループ
アドレスＡＬ　の値とされる（Ｓ２００９）。そして、
以下のＳ２０１０〜Ｓ２０１３の処理が繰り返される。 すなわち、旧ＡＩ　の値がＳ２０１３で順次インクリメ
ントされながら、Ｓ２０１０で旧ＡＩ　により指示され
る外部メモリ１１６（図１）上の差分波形データがＤと
して読み出され、Ｓ２０１２において順次サンプルデー
タＸＰ　に累算される。そして、旧ＡＩ　の値が新たな
現在アドレスの整数部ＡＩ　に等しくなった時点で、サ
ンプルデータＸＰ　の値はループ処理後の新たな現在ア
ドレスの整数部ＡＩ　に対応する値となる。

【００９７】このようにして、新たな現在アドレスの整
数部ＡＩ　に対応するサンプルデータＸＰ　が求まると
、Ｓ２０１１の判定がＹＥＳとなって、前述の補間値の
演算処理（Ｓ２０１４）に移る。

【００９８】以上のようにして、１発音チャネル分のＤ
ＰＣＭ方式による波形データが生成される。 ＜ＦＭ変調方式による音源処理＞次に、ＦＭ変調方式に
よる音源処理について説明する。

【００９９】ＦＭ変調方式では、通常、図２５のＯＰ１
，ＯＰ２　で示されるような、オペレータと呼ばれる同
一機能を有するハードウエア又はソフトウエアのモジュ
ールが用いられ、それらが同図に示されるような接続規
則で相互に接続されることにより、楽音の生成が行われ
る。本実施例では、ソフトウエア処理によりＦＭ変調方
式を実現するものである。

【０１００】次に、図２４の動作フローチャートを用い
て、２オペレータで音源処理を行う場合の実施例の動作
を説明する。処理のアルゴリズムは図２５で示される。 また、フロー中の各変数は、ＭＣＰＵ　１０１又はＳＣ
ＰＵ　１０２のＲＡＭ２０６、３０６上の図１４のいず
れかの発音チャネル領域に記憶される、図１７のテーブ
ル１のＦＭフォーマットの各データである。

【０１０１】最初に、モジュレータであるオペレータ２
（ＯＰ２）　の処理が行われる。ピッチ処理については
、ＰＣＭ方式のように補間が行われないので、整数アド
レスＡ２　のみである。すなわち、外部メモリ１１６（
図１）には変調用の波形データが十分に細かい歩進間隔
で記憶されているものとする。

【０１０２】まず、現在アドレスＡ２　にピッチデータ
Ｐ２　が加算される（Ｓ２４０１）。次に、このアドレ
スＡ２　にフィードバック出力ＦＯ２が変調入力として
加算され、新たなアドレスＡＭ２が得られる（Ｓ２４０
２）。フィードバック出力ＦＯ２は、前回のインタラプ
トタイミングにおいて後述するＳ２４０５の処理が実行
されることにより得られている。

【０１０３】更に、アドレスＡＭ２（位相）に対応する
正弦波の値が計算される。実際には、外部メモリ１１６
（図１）に正弦波データが記憶されており、上記アドレ
スＡＭ２でその正弦波データをテーブル引きすることに
より得られる（Ｓ２４０３）。

【０１０４】続いて、上記正弦波データにエンベロープ
値Ｅ２　が乗算され出力Ｏ２　が得られる（Ｓ２４０４
）。この後、この出力Ｏ２　にフィードバック・レベル
ＦＬ２が乗算されフィードバック出力ＦＯ２が得られる
（Ｓ２４０５）。この出力ＦＯ２は、本実施例の場合、
次回のインタラプトタイミングにおけるオペレータ２（
ＯＰ２）　への入力とされる。

【０１０５】また、Ｏ２　にモジュレーション・レベル
ＭＬ２が乗算されて、モジュレーション出力ＭＯ２が得
られる（Ｓ２４０６）。このモジュレーション出力Ｍ０
２は、オペレータ１（ＯＰ１）　への変調入力になる。

【０１０６】次に、オペレータ１（ＯＰ１）　の処理に
移る。 この処理は、フィードバック出力による変調入力が無い
他は、殆ど上述のオペレータ２の場合と同じである。ま
ず、オペレータ１の現在アドレスＡ１　にピッチデータ
Ｐ１　が加算され（Ｓ２４０７）、この値に上述のモジ
ュレーション出力ＭＯ２が加算されて新たなアドレスＡ
Ｍ１が得られる（Ｓ２４０８）。

【０１０７】次に、このアドレスＡＭ１（位相）に対応
する正弦波の値が外部メモリ１１６（図１）から読み出
され（Ｓ２４０９）、これにエンベロープ値Ｅ１　が乗
算され楽音波形出力Ｏ１　が得られる（Ｓ２４１０）。

【０１０８】そして、これがＲＡＭ２０６（図２）又は
３０６（図３）内のバッファＢ（図１８参照）に加算さ
れて（Ｓ２４１１）、１発音チャネル分のＦＭ変調処理
を終了する。 ＜ＴＭ変調方式による音源処理＞次に、ＴＭ変調方式に
よる音源処理について説明する。

【０１０９】まず、ＴＭ変調方式の原理について説明す
る。前述のＦＭ変調方式は、 ｅ＝Ａ・ｓｉｎ｛ωｃｔ＋Ｉ（ｔ）・ｓｉｎωｍｔ｝な
る演算式を基本とする。ここで、ωｃｔは搬送波位相角
（搬送信号）、ｓｉｎ　ωｍｔは変調波位相角（変調信
号）、及びＩ（ｔ）は変調指数である。

【０１１０】これに対し、本実施例でＴＭ変調方式と呼
ぶ位相変調方式は、 ｅ　＝Ａ・ｆＴ｛　ｆｃ（ｔ）＋Ｉ（ｔ）・ｓｉｎωｍ
ｔ｝なる演算式を基本とする。ここで、ｆＴ（ｔ）　は
三角波関数であり、各位相角の領域毎に次のような関数
で定義される（ただし、ωは入力）。

【０１１１】 　　　　ｆＴ（ω）＝２／π・ω　　　　　　　　　　
　　　　　　　・・・（領域：０≦ω≦π／２）　　　
　　ｆＴ（ω）＝−１＋２／π（３π／２−ω）　　　
　　・・・（領域：π／２≦ω≦３π／２）　　　　　
ｆＴ（ω）＝−１＋２／π（　ω−３　π／２）　　　
・・・（領域：３π／２≦ω≦２π）　　　また、ｆｃ
は変形サイン波と呼ばれ、各位相角の領域毎に、異なる
サイン波形データの記憶されている外部メモリ１１６（
図１）を、搬送位相角ωｃｔ　でアクセスして得られる
搬送信号生成関数である。各位相角の領域毎のｆｃは、
次のように定義される。

【０１１２】 　　　　ｆｃ（ｔ）＝（π／２）ｓｉｎωｃｔ　　　　
　　　　　　　　　・・・（領域：０≦ωｃｔ≦π／２
）　　　　　ｆｃ（ｔ）＝π−（π／２）ｓｉｎωｃｔ
　　　　　　　　　・・・（領域：π≦ωｃｔ≦３π／
２）　　　　　ｆｃ（ｔ）＝２π＋（π／２）ｓｉｎω
ｃｔ　　　　　　　　・・・（領域：３π／２≦ωｃｔ
≦２π）　　　ＴＭ変調方式では、上述の如き関数ｆｃ
（ｔ）　で生成される搬送信号に、変調信号ｓｉｎ　ω
ｍｔを変調指数Ｉ（ｔ）で示される割合で加算して得た
加算信号により、前述の三角波関数が変調される。これ
により、変調指数Ｉ（ｔ）の値が０であれば正弦波を生
成することができ、Ｉ（ｔ）の値を大きくしてゆけば非
常に深く変調された波形を生成することができる。ここ
で、変調信号ｓｉｎ　ωｍｔの代わりに様々な信号を用
いることができ、以下に述べるように、前回演算時の自
分のオペレータ出力を一定のフィードバックレベルでフ
ィードバックさせたり、他のオペレータの出力を入力さ
せたりすることができる。

【０１１３】このような原理のＴＭ変調方式による音源
処理を、図２６の動作フローチャートを用いて説明する
。この場合も、図２４のＦＭ変調方式の場合と同様、２
オペレータで音源処理を行う場合の例であり、処理のア
ルゴリズムは図２７で示される。また、フロー中の各変
数は、ＭＣＰＵ　１０１又はＳＣＰＵ　１０２のＲＡＭ
２０６、３０６上の図１４のいずれかの発音チャネル領
域に記憶される、図１７のテーブル１のＴＭフォーマッ
トの各データである。

【０１１４】最初に、モジュレータであるオペレータ２
（ＯＰ２）　の処理が行われる。ピッチ処理については
、ＰＣＭ方式のように補間が行われないので、整数アド
レスＡ２　のみである。

【０１１５】まず、現在アドレスＡ２　にピッチデータ
Ｐ２　が加算される（Ｓ２６０１）。次に、変形サイン
変換ｆｃにより、上記アドレスＡ２　（位相）に対応す
る変形サイン波が外部メモリ１１６（図１）から読み出
され、搬送信号がＯ２　として生成される（Ｓ２６０２
）。

【０１１６】続いて、搬送信号である上述のＯ２　に、
変調信号としてフィードバック出力ＦＯ２（Ｓ２６０６
）が加算され、新たなアドレスが得られてＯ２　とされ
る（Ｓ２６０３）。フィードバック出力ＦＯ２は、前回
のインタラプトタイミングにおいて後述するＳ２６０６
の処理が実行されることにより得られている。

【０１１７】そして、上述の加算アドレスＯ２　に対応
する三角波の値が計算される。実際には、外部メモリ１
１６（図１）に前述した三角波データが記憶されており
、上記アドレスＯ２　でその三角波データをテーブル引
きすることにより得られる（Ｓ２６０４）。

【０１１８】続いて、上記三角波データにエンベロープ
値Ｅ２　が乗算され出力Ｏ２　が得られる（Ｓ２６０５
）。この後、この出力Ｏ２　にフィードバック・レベル
ＦＬ２が乗算されフィードバック出力ＦＯ２が得られる
（Ｓ２６０７）。この出力ＦＯ２は、本実施例の場合、
次回のインタラプトタイミングにおけるオペレータ２（
ＯＰ２）　への入力とされる。

【０１１９】また、Ｏ２　にモジュレーション・レベル
ＭＬ２が乗算されて、モジュレーション出力ＭＯ２が得
られる（Ｓ２６０７）。このモジュレーション出力Ｍ０
２は、オペレータ１（ＯＰ１）　への変調入力になる。

【０１２０】次に、オペレータ１（ＯＰ１）　の処理に
移る。 この処理は、フィードバック出力による変調入力が無い
他は、殆ど上述のオペレータ２の場合と同じである。ま
ず、オペレータ１の現在アドレスＡ１　にピッチデータ
Ｐ１　が加算され（Ｓ２６０８）、得られた値に対して
前述の変形サイン変換が行われて搬送信号がＯ１　とし
て得られる（Ｓ２６０９）。

【０１２１】次に、このＯ１　に上述のモジュレーショ
ン出力ＭＯ２が加算されて新たなＯ１　とされ（Ｓ２６
１０）、この値Ｏ１　が三角波変換され（Ｓ２６１１）
、更にエンベロープ値Ｅ１　が乗算されて楽音波形出力
Ｏ１　が得られる（Ｓ２６１２）。

【０１２２】これがＲＡＭ２０６（図２）又は３０６（
図３）内のバッファＢ（図１８参照）に加算され（Ｓ２
６１３）、１発音チャネル分のＴＭ変調処理を終了する
。 以上、ＰＣＭ、ＤＰＣＭ、ＦＭ、ＴＭという４つの方式
による音源処理を説明した。この中でＦＭとＴＭの２方
式は変調方式であり、上述の例ではいずれも、図２５、
図２７に示すアルゴリズムに基づく２オペレータによる
処理であるが、実際に演奏時の音源処理は、オペレータ
の数がもっと多く、アルゴリズムはより複雑であっても
よい。 ＜イニシャル転送動作＞最後に、本発明に関連するイニ
シャル転送動作について説明する。

【０１２３】前述したように、図２のＭＣＰＵ　１０１
内のプログラムＲＯＭ２１８には、各種楽音制御用のプ
ログラムが記憶されており、これらのプログラムは、電
源オン時に、図２のＭＣＰＵ　１０１内のプログラムＲ
ＡＭ２０１及び図３のＳＣＰＵ　１０２内のプログラム
ＲＡＭ３０１にイニシャル転送される。一般に、データ
のアクセス時間は、ＲＯＭ（リードオンリーメモリ）よ
りＲＡＭ（ランダムアクセスメモリ）の方が短い。そこ
で、本実施例では、ＲＯＭからＲＡＭにプログラムデー
タを予め転送しておき、実際の楽音生成処理はプログラ
ムＲＡＭ２０１及び３０１をアクセスして行う。これに
より、装置全体の動作クロックを速くしてもプログラム
のアクセスをそのクロックに十分追従させることが可能
となり、楽音生成の応答性能を向上させることができる
。

【０１２４】この場合、ＭＣＰＵ　１０１のプログラム
ＲＡＭ２０１には、図９のメインフローのプログラムと
図１０のインタラプト処理のプログラム（図１９〜図２
７で説明した各種音源処理のプログラムを含む）が転送
され、ＳＣＰＵ　１０２のプログラムＲＡＭ３０１には
、図１１のインタラプト処理のプログラムが転送される
。即ち、ＳＣＰＵ　１０２は、音源処理のみを実行する
ため、インタラプト処理のプログラムのみが転送される
。なお、図１１のＳＣＰＵ　インタラプト処理のプログ
ラムは図１０のＭＣＰＵ　インタラプト処理のプログラ
ムに包含され、実質的に同一アドレスの部分が転送され
るため、以後は原則的に同一のインタラプト処理のプロ
グラムとして扱う。なお、この扱いについては後述する
。

【０１２５】図２８にプログラムＲＯＭ２１８のデータ
配置を、図２９にＭＣＰＵ　１０１内のプログラムＲＡ
Ｍ２０１のデータ配置を、図３０にＳＣＰＵ　１０２内
のプログラムＲＡＭ３０１のデータ配置をそれぞれ示す
。

【０１２６】プログラムＲＯＭ２１８のデータ配置は、
図２８のように１６ビット単位となっている。これは、
プログラムＲＯＭ２１８をＭＣＰＵ　１０１に対して外
付けの形態にした場合に、汎用のＲＯＭが１６ビット単
位のものが多いので、それに対応可能とするためである
。そして、１６ビット単位で割り振られたアドレス００
００〜３ＦＦＦ（１６進表現）に、前述したメインフロ
ーのプログラムとインタラプト処理のプログラムの全て
が格納されている。

【０１２７】これに対して、プログラムＲＡＭ２０１及
び３０１のデータ配置は、図２９及び図３０のように２
８ビット単位のＮＥＸＴアドレス方式のプログラムデー
タとなっている。

【０１２８】そして、プログラムＲＡＭ２０１上では、
２８ビット単位で割り振られたアドレス００００〜１Ｆ
ＦＦ（１６進表現）に、前述したメインフローのプログ
ラムとインタラプト処理のプログラムの全部が、プログ
ラムＲＯＭ２１８から転送される。なお、プログラムＲ
ＯＭ２１８上とプログラムＲＡＭ２０１上とでアドレス
が異なるのは、上述したように１６ビット単位と２８ビ
ット単位の相違によるものである。従って、プログラム
ＲＯＭ２１８からプログラムＲＡＭ２０１等へのプログ
ラムデータの転送時には、後述する図２のイニシャル転
送制御部２１９が両者のアドレスを同期させている。

【０１２９】また、プログラムＲＡＭ３０１では、同じ
く２８ビット単位で割り振られたアドレス１ＢＦＦ〜１
ＦＦＦ（１６進表現）に、前述したインタラプト処理の
プログラムが、プログラムＲＯＭ２１８から転送される
。

【０１３０】すなわち、２８ビット単位で割り振られた
アドレス００００〜１ＢＦＥ（プログラムＲＯＭ２１８
上の１６ビット単位のアドレスの００００〜３７ＦＤに
相当する）までにメインフローのプログラムが格納され
、アドレス１ＢＦＦ〜１ＦＦＦ（プログラムＲＯＭ２１
８上のアドレス３７ＦＥ〜３ＦＦＦに相当する）に上述
のインタラプト処理のプログラムが格納されることにな
る。

【０１３１】次に、図２のイニシャル転送制御部２１９
による上記データ配置に基づく具体的なイニシャル転送
動作について、図３１の動作タイミングチャートを用い
て説明する。なお、イニシャル転送制御部２１９は、特
には図示しない発振器から発生する図３１（ａ）　の原
発振クロックから生成される同図（ｂ），（ｃ）　の２
相クロックＣＫ２及びＣＫ１に同期して動作するものと
する。

【０１３２】まず、楽音波形発生装置の電源スイッチが
オンされると、電源スイッチ系統から図２のＭＣＰＵ　
１０１内のイニシャル転送制御部２１９に、一定時間だ
けハイレベルに立ち上がったシステムリセット信号ＲＥ
ＳＥＴが図３１（ｄ）　のように入力する。これにより
、イニシャル転送制御部２１９が起動する。

【０１３３】これを受けて、イニシャル転送制御部２１
９から、図３１（ｅ）のようにハイレベルに立ち上がっ
たＣＰＵ内部リセット信号ＲＥＳが、図２のＭＣＰＵ　
１０１及び図３のＳＣＰＵ　１０２の各部に出力され、
各部がリセットされる。この信号ＲＥＳがハイレベルと
なっている間は、ＭＣＰＵ１０１及びＳＣＰＵ　１０２
は楽音生成動作を行わず、プログラムＲＯＭ２１８から
プログラムＲＡＭ２０１及び３０１へのプログラムデー
タのイニシャル転送動作のみを行う。

【０１３４】また、同様に、図３１（ｊ）　のようにハ
イレベルに立ち上がったアドレス切替信号Ｅが、図２の
ＭＣＰＵ　１０１のＲＡＭアドレス制御部２０５及び図
３のＳＣＰＵ　１０２のＲＡＭアドレス制御部３０５に
出力される。 各制御部は、アドレス切替信号Ｅがハイレベルの場合に
は、楽音生成用のプログラムアドレスは生成せず、イニ
シャル転送制御部２１９から出力される後述する１４ビ
ットのアドレス信号ＡＤＲを選択してＲＡＭアドレスデ
コーダ２０２及び３０２に出力する。

【０１３５】これ以後、イニシャル転送制御部２１９か
ら、図３１（ｆ）　のように順次インクリメントされる
Ａ０　〜Ａ１３の１４ビットからなるアドレス信号ＡＤ
Ｒが出力される。

【０１３６】この１４ビットのアドレス信号ＡＤＲは、
そのままプログラムＲＯＭ２１８に入力し、この信号が
図３１（ｆ）　のように順次インクリメントされること
により、図２８の１６ビット単位で割り振られたアドレ
ス００００〜３ＦＦＦが指定され、連続する１６ビット
及び１２ビットの有効データからなるプログラムデータ
ＰＲＧが、図２８のａ，ａ´，ｂ，ｂ´，・・・，ｚ，
ｚ´のように順次出力される。なお、１６ビットの有効
データ及び１２ビットの有効データともに、１６ビット
のデータバス上を転送される。

【０１３７】また、ＲＡＭアドレス制御部２０５は、前
述したようにイニシャル転送制御部２１９からのアドレ
ス切替信号Ｅが図３１（ｊ）　のようにハイレベルに立
ち上がっていることにより、同制御部２１９からの１４
ビットのアドレス信号ＡＤＲのうちのＡ１　〜Ａ１３の
上位１３ビットを選択し、図３１（ｇ）　のように、Ｒ
ＡＭアドレスデコーダ２０２に出力する。これにより、
図２９の２８ビット単位で割り振られたアドレス０００
０〜１ＦＦＦが順次指定される。このとき同時に、アド
レス信号ＡＤＲの最下位ビットＡ０　がアップダウン指
示信号ＵＤとして図３１（ｈ）　のようにプログラムＲ
ＡＭ２０１に入力し、更に、同信号が変化するタイミン
グでライト信号〜Ｗが図３１（ｉ）　のようにプログラ
ムＲＡＭ２０１に入力する。　　従って、プログラムＲ
ＯＭ２１８から出力されるプログラムデータＰＲＧの連
続する１６ビット及び１２ビットの２データずつが、プ
ログラムＲＡＭ２０１上の各アドレス（１３ビットのア
ドレス信号ＡＤＲで定まる）の下位１６ビットと上位１
２ビット（アップダウン指示信号ＵＤで定まる）に順次
格納されてゆき、前述したメインフローのプログラムと
インタラプト処理のプログラムが転送される。

【０１３８】上述の動作において、Ａ１　〜Ａ１３のア
ドレス信号ＡＤＲが１ＢＦＥから１ＢＦＦに変化すると
、イニシャル転送制御部２１９はゲート信号Ｃを図３１
（ｋ）　のようにハイレベルに立ち上げる。

【０１３９】これにより、図３のＳＣＰＵ　１０２内の
ゲート回路３１４がオンとなり、プログラムＲＯＭ２１
８から出力されるプログラムデータＰＲＧがプログラム
ＲＡＭ３０１に入力されるとともに、イニシャル転送制
御部２１９からのＡ１　〜Ａ１３の上位１３ビットのア
ドレス信号ＡＤＲがＲＡＭアドレス制御部３０５に入力
され、更に、同制御部２１９からのアップダウン指示信
号ＵＤ及びライト信号〜ＷがプログラムＲＡＭ３０１に
入力される。

【０１４０】従って、プログラムＲＯＭ２１８上のアド
レス３７ＦＥ以降のプログラムデータＰＲＧの連続する
１６ビット及び１２ビットの２データずつが、ＭＣＰＵ
１０１側と同様にして、プログラムＲＡＭ３０１上の各
アドレスの下位１６ビットと上位１２ビットに順次格納
されてゆき、前述したインタラプト処理のプログラムが
転送される。

【０１４１】以上のようにして、１４ビットのアドレス
信号ＡＤＲが３ＦＦＦまでインクリメントされ全てのプ
ログラムデータの転送が終了したら、イニシャル転送制
御部２１９は、図３１（ｊ），（ｋ）　のようにアドレ
ス切替信号Ｅ及びゲート信号Ｃをローレベルに戻すとと
もに、ＣＰＵ内部リセット信号ＲＥＳを図３１（ｅ）の
ようにローレベルに戻して内部リセットを解除する。こ
れにより、ＭＣＰＵ　１０１において、ＲＡＭアドレス
制御部２０５が、ＲＡＭアドレスデコーダ２０２に図９
のメインフローのプログラムの先頭アドレスを指定し、
同プログラムを起動する。

【０１４２】上述の動作において、図２のＭＣＰＵ　１
０１のプログラムＲＡＭ２０１に転送される図１０に対
応するＭＣＰＵ　インタラプト処理のプログラムと、図
３のＳＣＰＵ　１０２のプログラムＲＡＭ３０１に転送
される図１１に対応するＳＣＰＵ　インタラプト処理の
プログラムとでは、厳密には前者の方が、図１０のステ
ップＳ１０１２〜Ｓ１０１４’に対応する処理の分だけ
プログラムステップ数が多いが、上述のイニシャル転送
動作では、プログラムＲＡＭ２０１及び３０１の両者と
も図１０に対応する同一のインタラプト処理プログラム
が転送される。そこで、同プログラムにおいて、ステッ
プＳ１０１２にさしかかる境界部分に特殊命令を挿入し
ておき、図３のＳＣＰＵ　１０２のコマンド解析部３０
７は、プログラムＲＡＭ３０１から上記特殊命令を読み
出したら、その時点でＳＣＰＵ　インタラプト処理を終
了してＭＣＰＵ　１０１に対してＳＣＰＵ　処理終了信
号Ｂ（図１参照）を出力する。

【０１４３】以上のようにして、プログラムデータのＲ
ＡＭアクセスを可能とすることにより、装置全体の動作
クロックを高めてもプログラムのアクセスをそのクロッ
クに追従させることが可能となり、楽音生成の応答性能
を向上させることが可能となる。 ＜他の実施例の態様＞以上説明してきた本発明の一連の
実施例においては、図１に示される如く、ＭＣＰＵ　１
０１とＳＣＰＵ　１０２という２つのＣＰＵが異なる発
音チャネルを分担して処理するようにしたが、ＣＰＵの
数は１つでも、また、３つ以上でもよい。

【０１４４】また、図２のプログラムＲＯＭ２１８なら
びに外部メモリ１１６をＲＯＭカード等で構成すれば、
ＲＯＭカードによりユーザに様々な音源方式を提供する
ことができる。

【０１４５】更に、図２のＭＣＰＵ　１０１の入力ポー
ト２１０には、図７及び図８のような楽器操作部のほか
に様々な操作部を接続することが可能であり、これによ
り種々の形態の電子楽器を実現できる。また、他の電子
楽器からの演奏情報を入力して音源処理のみを行う音源
モジュールとして実現することも容易である。

【０１４６】

【発明の効果】本発明によれば、ランダムアクセスメモ
リ等の実行用プログラム記憶手段の方がリードオンリー
メモリ等の不揮発性の保存用プログラム記憶手段よりデ
ータのアクセス時間が短いことに着目して、イニシャル
転送制御手段が処理プログラムを予め保存用プログラム
記憶手段から実行用プログラム記憶手段に転送し、以後
のプログラム実行手段によるプログラムデータのアクセ
スは実行用プログラム記憶手段に対して行わせるように
したことによって、装置全体の動作クロックを高めても
プログラムのアクセスをそのクロックに十分追従させる
ことが可能となり、楽音生成の応答性能を向上させるこ
とが可能となる。

【０１４７】また、リードオンリーメモリ等の不揮発性
の保存用プログラム記憶手段を、楽音波形発生装置に外
付けＲＯＭの形態で接続するような構成にすれば、様々
な機能の楽音波形発生装置をＲＯＭの交換だけで実現す
ることができ、開発・生産コストを大幅に削減でき製品
コストの低減が図れる。

【０１４８】また、ユーザにも様々な機能をＲＯＭカー
ド等の形態で提供することが可能となる。

【図面の簡単な説明】

【図１】本発明による実施例の全体構成図である。

【図２】マスターＣＰＵの内部構成図である。

【図３】スレーブＣＰＵの内部構成図である。

【図４】従来のＤ／Ａ変換器部の構成図である。

【図５】本実施例によるＤ／Ａ変換器部の構成図である
。

【図６】Ｄ／Ａ変換におけるタイミングチャートである
。

【図７】機能キーと鍵盤キーの配置図である。

【図８】鍵盤キーの説明図である。

【図９】メイン動作フローチャートである。

【図１０】ＭＣＰＵ　インタラプト処理の動作フローチ
ャートである。

【図１１】ＳＣＰＵ　インタラプト処理の動作フローチ
ャートである。

【図１２】メイン動作フローチャートとインタラプト処
理の関係を示す概念図である。

【図１３】音源処理の動作フローチャートである。

【図１４】ＲＡＭ上の発音チャネル別の記憶領域を示す
図である。

【図１５】各発音チャネルの音源処理方式を選択すると
きの概念図である。

【図１６】ＲＡＭ上の音源方式別のデータフォーマット
の構成図（その１）である。

【図１７】ＲＡＭ上の音源方式別のデータフォーマット
の構成図（その２）である。

【図１８】ＲＡＭ上のバッフア領域を示す図である。

【図１９】ＰＣＭ方式による音源処理の動作フローチャ
ートである。

【図２０】ＤＰＣＭ方式による音源処理の動作フローチ
ャート（その１）である。

【図２１】ＤＰＣＭ方式による音源処理の動作フローチ
ャート（その２）である。

【図２２】ＰＣＭ方式で差分値Ｄと現在アドレスＡＦ　
を用いて補間値ＸＱ　を求める場合の原理説明図である
。

【図２３】ＤＰＣＭ方式で差分値Ｄと現在アドレスＡＦ
　を用いて補間値ＸＱ　を求める場合の原理説明図であ
る。

【図２４】ＦＭ方式による音源処理の動作フローチャー
トである。

【図２５】ＦＭ方式による音源処理のアルゴリズムを示
す図である。

【図２６】ＴＭ方式による音源処理の動作フローチャー
トである。

【図２７】ＴＭ方式による音源処理のアルゴリズムを示
す図である。

【図２８】プログラムＲＯＭのデータ配置図である。

【図２９】ＭＣＰＵ　プログラムＲＡＭのデータ配置図
である。

【図３０】ＳＣＰＵ　プログラムＲＡＭのデータ配置図
である。

【図３１】イニシャル転送の動作タイミングチャートで
ある。

【符号の説明】

１０１　　　　　　マスターＣＰＵ １０２　　　　　　スレーブＣＰＵ １０３　　　　　　ＭＣＰＵ　外部メモリアクセス用ア
ドレスラッチ部 １０４　　　　　　ＳＣＰＵ　外部メモリアクセス用ア
ドレスラッチ部 １０５　　　　　　アクセス用アドレス競合回避回路１
０６　　　　　　外部メモリセレクタ部１０７　　　　
　　Ｌｅｆｔ　Ｄ／Ａ変換器部１０８　　　　　　Ｒｉ
ｇｈｔ　Ｄ／Ａ変換器部１０９　　　　　　入力ポート １１０　　　　　　出力ポート １１１、１１２　　　　　　出力端子 １１３　　　　　　レフト出力端子 １１４　　　　　　ライト出力端子 １１５　　　　　　外部メモリデータイン端子１１６　
　　　　　外部メモリ ２０１、３０１　　　　　　プログラムＲＡＭ２０２、
３０２　　　　　　ＲＡＭアドレスデコーダ２０３　　
　　　　インタラプト制御部２０４、２０５、３０４、
３０５　　　　　　ＲＡＭアドレス制御部 ２０６、３０６　　　　　　ＲＡＭ ２０７、３０７　　　　　　コマンド解析部２０８、３
０８　　　　　　ＡＬＵ部 ２０９、３０９　　　　　　乗算器 ２１０　　　　　　入力ポート ２１１　　　　　　出力ポート ２１２　　　　　　ＳＣＰＵ　内部ＲＡＭアドレス指定
バス・インタフェース ２１３　　　　　　ＳＣＰＵ　への書き込みデータバス
・インタフェース ２１４　　　　　　ＳＣＰＵ　からの読み込みデータバ
ス・インタフェース ２１５　　　　　　外部メモリアクセス用アドレスバス
・インタフェース ２１６　　　　　　外部メモリデータバス・インタフェ
ース２１７　　　　　　Ｄ／Ａデータ転送バス・インタ
フェース２１８　　　　　　プログラムＲＯＭ ２１９　　　　　　イニシャル転送制御部３０３　　　
　　　ＭＣＰＵ　によるＳＣＰＵ　内部ＲＡＭアドレス
指定バス・インタフェース ３１０　　　　　　ＭＣＰＵ　よりの書き込みデータバ
ス・インタフェース ３１１　　　　　　ＭＣＰＵ　への読み出しデータバス
・インタフェース ３１２　　　　　　外部メモリアクセス用アドレスバス
・インタフェース ３１３　　　　　　外部メモリデータバス・インタフェ
ース３１４　　　　　　ゲート回路 ４０１、５０１　　　　　　ラッチ ４０２　　　　　　Ｄ／Ａ変換器 ７０１　　　　　　機能キー ７０２　　　　　　鍵盤キー Ａ　　　　　　ＳＣＰＵ　リセット解除信号（処理開始
信号）Ｂ　　　　　　ＳＣＰＵ　処理終了信号Ｃ　　　
　　　ゲート信号 Ｅ　　　　　　アドレス切替信号 Ｍａ　　　　　ＳＣＰＵ　内部ＲＡＭアドレス指定バス
Ｄｏｕｔ　　　ＭＣＰＵ　がＳＣＰＵ　へ書き込むデー
タバスＤｉｎ　　　　ＭＣＰＵ　がＳＣＰＵ　へ読み込
むデータバスＭＡ　　　　ＭＣＰＵ　が外部メモリを指
定するアドレスバスＳＡ　　　　ＳＣＰＵ　が外部メモ
リを指定するアドレスバスＭＤ　　　　ＭＣＰＵ　が外
部メモリから読み込むデータバスＳＤ　　　　ＳＣＰＵ
　が外部メモリから読み込むデータバスＰＲＧ　　プロ
グラムデータ ＲＥＳＥＴ　　システムリセット信号 ＲＥＳ　　ＣＰＵ内部リセット信号 ＡＤＲ　　アドレス信号 ＵＤ　　　　アップダウン指示信号 〜Ｗ　　　　ライト信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　楽音制御データを記憶するデータ記憶
   手段と、前記データ記憶手段上の楽音制御データに基づ
   いて楽音制御用の処理プログラムを実行して楽音信号を
   生成するプログラム実行手段とを含む楽音波形発生装置
   において、前記処理プログラムを保存する不揮発性の保
   存用プログラム記憶手段と、プログラム実行時に前記プ
   ログラム実行手段によりアクセスされ、前記処理プログ
   ラムを記憶する実行用プログラム記憶手段と、前記保存
   用プログラム記憶手段から前記処理プログラムを読み出
   して前記実行用プログラム記憶手段に転送し、その後に
   前記プログラム実行手段の動作を開始させるイニシャル
   転送制御手段と、を有することを特徴とする楽音波形発
   生装置。
2. 【請求項２】　　楽音制御データを記憶するデータ記憶
   手段と、所定時間間隔で楽音信号を得るための音源処理
   プログラムを実行して前記データ記憶手段上の対応する
   楽音制御データに基づいて楽音信号を生成するプログラ
   ム実行手段とを各々含む複数のプロセッサで構成され、
   該各プロセッサのうちの所定の１つのプロセッサが、前
   記音源処理プログラムの実行タイミング以外のタイミン
   グで演奏情報を処理するための演奏情報処理プログラム
   を実行して前記各プロセッサのデータ記憶手段の楽音制
   御データを制御する楽音波形発生装置において、前記演
   奏情報処理プログラム及び前記音源処理プログラムを保
   存する不揮発性の保存用プログラム記憶手段と、前記所
   定のプロセッサ内に設けられ、該プロセッサにおけるプ
   ログラム実行時に該プロセッサ内のプログラム実行手段
   によりアクセスされ、前記演奏情報処理プログラム及び
   前記音源処理プログラムを記憶する第１の実行用プログ
   ラム記憶手段と、前記所定のプロセッサ以外の各プロセ
   ッサ内に設けられ、該各プロセッサにおけるプログラム
   実行時に該各プロセッサ内のプログラム実行手段により
   アクセスされ、前記音源処理プログラムを記憶する第２
   の実行用プログラム記憶手段と、前記保存用プログラム
   記憶手段から前記演奏情報処理プログラム及び前記音源
   処理プログラムを読み出して前記第１の実行用プログラ
   ム記憶手段に転送し、また、前記保存用プログラム記憶
   手段から前記音源処理プログラムを読み出して前記第２
   の実行用プログラム記憶手段に転送し、その後に前記所
   定のプロセッサ内のプログラム実行手段の動作を開始さ
   せるイニシャル転送制御手段と、を有することを特徴と
   する楽音波形発生装置。
3. 【請求項３】　　前記保存用プログラム記憶手段はリー
   ドオンリーメモリで構成され、前記実行用プログラム記
   憶手段はランダムアクセスメモリで構成される、ことを
   特徴とする請求項１又は２記載の楽音波形発生装置。
4. 【請求項４】　　前記イニシャル転送制御手段は、前記
   保存用プログラム記憶手段から前記実行用プログラム記
   憶手段へのプログラム転送を、装置の電源オンの直後に
   行うことを特徴とする請求項１、２又は３記載の楽音波
   形発生装置。