JPS60218135A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPS60218135A JPS60218135A JP59074371A JP7437184A JPS60218135A JP S60218135 A JPS60218135 A JP S60218135A JP 59074371 A JP59074371 A JP 59074371A JP 7437184 A JP7437184 A JP 7437184A JP S60218135 A JPS60218135 A JP S60218135A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing mode
- code
- signal
- informing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は種々の処理モードにおいて、ある特定のコード
を検出した場合に処理モードと該コードに対応した処理
を実行するデータが処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a processing device that, when a certain specific code is detected in various processing modes, executes a process corresponding to the processing mode and the code.
一般にデータ処理装置は複数の処理モードを用意し、回
線やキーボード等から入力される特定コードを検出して
該コードに対応した処理を行う場合、異なる処理モード
では同一コードを検出しても異なる処理を実行できるよ
うになっている。しかしながら、従来のこの種の装置の
場合、ハードウェアまたは処理部でソフトウェアにより
特定コードを検出し、さらに処理部において予め記憶し
ておいた現在の処理モードを読出し、その内容から最終
的に実行する処理内容を決定していた。このため、特定
コード検出後の処理内容の決定は、処理部において特定
コード検出の度毎に行わねばならず、また、処理モード
が多い時には処理モードの識5111にも多くの処理量
を必要とするため処理部の処理能力の低下を招くと共に
、処理内容の決定にソフトウェアによる処理時間が必要
となるため、高速にコードが入力(または転送)される
場合には処理が間に合わなくなるなどの欠点があった。In general, data processing devices have multiple processing modes, and when detecting a specific code input from a line or keyboard and performing processing corresponding to that code, different processing modes perform different processing even if the same code is detected. is now possible to execute. However, in the case of conventional devices of this kind, a specific code is detected by hardware or software in the processing unit, and the processing unit reads out the current processing mode stored in advance, and finally executes it based on the contents. The content of the process was determined. Therefore, the processing content after a specific code is detected must be determined in the processing unit each time a specific code is detected, and when there are many processing modes, a large amount of processing is required to identify the processing mode 5111. This results in a decrease in the processing capacity of the processing unit, and the processing time required by the software to determine the processing content has the disadvantage that the processing cannot be completed in time if the code is input (or transferred) at high speed. there were.
本発明は種々の処理モー1(において、ある特定のコー
ドを検出L7た場合に処理モードとコードに対応する処
理内容を処理部のソフトウェアで判断することなく、ハ
ードウェアから処理部に通知することにより、高速かつ
効率よい処理を可能とするデータ処理′!装置を提供す
ることにある。The present invention is to notify the processing unit from the processing unit of the processing mode and the processing content corresponding to the code when a certain code is detected in various processing modes 1 (L7) without using the software of the processing unit to determine the processing mode and the processing content corresponding to the code. The object of the present invention is to provide a data processing device that enables high-speed and efficient processing.
本発明は、処理モード設定および変更時に書換え可能で
現在の処理モードを記憶する処理モード記憶部と、特定
コードを検出した時、該検出信号と処理モード記憶部か
らのモード信号の論理演算を行い、処理部に処理内容を
通知する処理内容通知部を設け、特定コード検出の度毎
に処理部で処理内容を判断する二となくハードウェアに
判断させ、処理部に処理内容を通知させるようにしたこ
とである。The present invention includes a processing mode storage section that is rewritable when setting or changing the processing mode and stores the current processing mode, and when a specific code is detected, performs a logical operation on the detection signal and the mode signal from the processing mode storage section. , a processing content notification unit is provided to notify the processing content to the processing unit, and each time a specific code is detected, instead of having the processing unit determine the processing content, the hardware makes the decision and notifies the processing unit of the processing content. That's what I did.
第1図は本発明の一実施例のブロック国である。 FIG. 1 shows block countries in one embodiment of the present invention.
第1図において、Iはコード信号Cの入力端子、2はi
個(i≧lの整数)のあらかじめ定めた特定のコードを
記憶しておき、入力されたコードと比較して一致した時
、i個の内のどのコードと一致したかを示す検出信号D
IID71 ・・・・・+D+を出力する検出部である
。3はjビット(j≧1の整数)の処理モードの処理通
知信号I+1121・・・・・、■、を受領して記憶し
ておき、対応するにピッ1〜の処理モード信号M I、
M7 、・・・・・・、Mkを出力する処理モード記
憶部である。4は検出信号と処理モード信号をもとに論
理演算処理等を行い、処理部5にnビット(n≧2の整
数)の処理内容通知信号V、、V2.・・・・・・+V
y1を出力する処理内容通知部である。処理部5はソフ
トウェアにより装置制御、データ処理を行うもので、処
理に先立ちあるいは処理モード変更時に処理モード記憶
部3に対し処理モード通知信号を送出し、また、処理内
容通知部4から処理内容通知信号を受けた時、次の処理
内容通知信号を受信可能なように該処理内容通知部4に
対し処理内容通知信号をリセットする信号Rを出力する
と共に、処理内容3−
通知信号に対応して予め定められた処理を実行する。In FIG. 1, I is an input terminal for code signal C, 2 is i
(i≧l integer) predetermined specific codes are stored, and when they are compared with the input code and match, a detection signal D indicating which of the i codes matched
IID71...This is a detection unit that outputs +D+. 3 receives and stores the processing notification signal I+1121..., ■ of the processing mode of j bits (an integer of j≧1), and correspondingly receives the processing mode signal M I of the bit 1~.
M7, . . . , a processing mode storage unit that outputs Mk. 4 performs logical operation processing etc. based on the detection signal and the processing mode signal, and sends n-bit (an integer of n≧2) processing content notification signals V, , V2 .・・・・・・+V
This is a processing content notification unit that outputs y1. The processing unit 5 performs device control and data processing using software, and sends a processing mode notification signal to the processing mode storage unit 3 before processing or when changing the processing mode, and also receives processing content notification from the processing content notification unit 4. When receiving the signal, it outputs a signal R for resetting the processing content notification signal to the processing content notification unit 4 so that the next processing content notification signal can be received, and also outputs a signal R for resetting the processing content notification signal in response to the processing content 3- notification signal. Execute predetermined processing.
第2図は第1図に示した処理内容通知部4の最も簡慴な
実施例で、11(jインバータ、12,13は論理積回
路、1./1.15はフリップフロップであり、フリッ
プフロップ14.15はそれぞれ論理積回路12.13
の出力が”1″′になる時、■、あるいはV、の出力が
II ] IIにセラ1−され、R信号により1101
1にリセットされるものである。FIG. 2 shows the simplest embodiment of the processing content notification unit 4 shown in FIG. 14 and 15 are AND circuits 12 and 13, respectively.
When the output of ``1'' becomes ``1'', the output of
It is reset to 1.
以下、第2図の処理内容通知部を用いた場合を例に第1
図の動作を説明する。データ処理を開始するに当り、処
理部5から処理モード記憶部3に処理モード通知信号を
送信する。処理モード記憶部3ではこれに対応した処理
モード信号を出力し保持する。最もQi純には処理モー
ド通知信号をラッチし、そのまま処理モード信号として
出力する。The following is an example of the case where the processing content notification section shown in Fig. 2 is used.
The operation of the diagram will be explained. When starting data processing, a processing mode notification signal is transmitted from the processing section 5 to the processing mode storage section 3. The processing mode storage unit 3 outputs and holds a processing mode signal corresponding to this. In the most Qi pure manner, the processing mode notification signal is latched and output as is as a processing mode signal.
いま仮に処理モード通知信号により処理モード信号M1
=0に設定したどする。一方、処理内容通知部4のフリ
ップフロップ14.15も開始時にはりセラ+へされて
いるので、V、=V7=Oとな4−
リ、処理部5では特定コードによる特別の処理は行われ
ない。データ処理装置が動作状態になり、回線からのコ
ード入力や、入出力装置間のデータ転送などで検出部2
にコード入力があった時、検出部2け内部コードと比較
し、一致した時、検出信号り、を出力する。処理内容通
知部4にはり。Now, suppose that the processing mode signal M1 is activated by the processing mode notification signal.
= 0, etc. On the other hand, since the flip-flops 14 and 15 of the processing content notification unit 4 are also set to low at the start, V, = V7 = O, and no special processing is performed by the specific code in the processing unit 5. do not have. When the data processing device becomes operational, the detection unit 2 receives a code input from the line, data transfer between input/output devices, etc.
When there is a code input, the detection section compares it with the two-digit internal code, and when they match, outputs a detection signal. The process content notification section 4 is displayed.
=1.M、=Oが入力されるので、第2図のインバータ
11.論理積回路12、フリップフロップ14の論理演
算によりV、=tがセットされる。=1. Since M,=O is input, the inverter 11. of FIG. V,=t is set by the logical operation of the AND circuit 12 and the flip-flop 14.
処理部5はV、、V2を割込信号として利用する場合、
■1による割込を検出したことから、次の割込に備え、
リセット信号Rを出力し、フリップフロップ14をリセ
ットするとともに、予め定められているV、に対応した
処理を実行する。また、途中で処理モードが変更になっ
た場合は、処理モード通知信号により処理モード記憶部
3をM、=1にセットすれば、D、=1になった時、第
2図の論理積回路13、フリップフロップ15の論理演
算によりv2による割込がかかり、処理部5はリセット
信号Rを出力するとともに予め定められたV、に対応す
る処理を実行する。When the processing unit 5 uses V, , V2 as an interrupt signal,
■Since the interrupt caused by 1 was detected, prepare for the next interrupt.
A reset signal R is outputted to reset the flip-flop 14, and a process corresponding to a predetermined value V is executed. Furthermore, if the processing mode is changed midway through, if the processing mode storage unit 3 is set to M,=1 by the processing mode notification signal, when D,=1, the AND circuit of FIG. 13. The logic operation of the flip-flop 15 causes an interrupt by v2, and the processing unit 5 outputs the reset signal R and executes the process corresponding to the predetermined value V.
このように、処理部5け処理モードを予め処理モード記
憶部3に送出しておくことにより、以降は処理モードを
意識しなくても、処理モードと入力コードに応じた処理
を実行するだけでよい。In this way, by sending the processing mode of the processing unit 5 to the processing mode storage unit 3 in advance, from then on you can simply execute processing according to the processing mode and input code without having to be aware of the processing mode. good.
第3図は、第1図に示す処理内容通知部4の他の実施例
で、21はpピッ1〜(図では3ピッ1−)のデータを
入力した時、2p木の出力線の内、1回線にのみ゛′ビ
′のデータをセットするエンコーダである。いま、エン
コーダ21にり、の1ピッ1−1M、、M、、の2ピッ
1−を■、SB(最下位ビット)側から順に入力し、処
理部5にはエンコーダ出力回線E。−E7の内、奇数の
回線のみをV、 、 Vj/ l va I vaとし
て接続したとする。はじめにM、 二M7=Oになるよ
うに処理モード通知信号を出しておれば、D、=1にな
った時、処理部5には■1=1の割込がかかる。また、
処理モード通知信号によりM、=1.M、=Oに設定し
ておけばり、=1になった時、■2=1の割込がかかる
。同様に、M、=O,M7=1またはM、=]。FIG. 3 shows another embodiment of the processing content notification section 4 shown in FIG. , is an encoder that sets ``bi'' data on only one line. Now, to the encoder 21, 1 pin 1-1M, 2 pins 1- of M, . - It is assumed that only the odd numbered lines of E7 are connected as V, , Vj/l va I va. First, if the processing mode notification signal is issued so that M7=O, then when D=1, an interrupt of ■1=1 is applied to the processing section 5. Also,
M,=1. by the processing mode notification signal. As long as M, is set to =O, when it becomes =1, an interrupt of ■2 = 1 will be generated. Similarly, M,=O, M7=1 or M,=].
M7−1に設定しておけば、D1=1になった時、それ
ぞれV3.V、の割込がかかり、第2図と同様、処理部
においてり、=1になる度に処理モードを意識しなくて
も単純に割込内容■m (m=1゜2、・・・・・・n
)に対応した処理を実行するだけでよい。If set to M7-1, when D1=1, V3. V, an interrupt occurs, and as in Fig. 2, the processing section goes to the processing section, and each time it becomes =1, the interrupt content ■m (m=1゜2, . . . ...n
) is sufficient.
第2図、第3図は処理内容通知部4の単純な具体的実施
例を挙げたにすぎず、比較コードの数量、処理モード数
jに応じて、あるいは別の処理モードでは同一コードに
対応する処理内容が入れかわる場合など、その処理内容
の組合せに応じて種々の実現法が考えられる。処理モー
ド通知信号III・・・・・・+IJと処理モード信号
Ml、・・・・・+Mkはビット数、内容共に一致する
必要はなく、ある定まった処理モード通知信号が入力さ
れた時、それに対応した定まった処理モード信号が出力
される様になっておればよい。FIGS. 2 and 3 merely show simple concrete examples of the processing content notification unit 4, and the same code may be supported depending on the number of comparison codes and the number of processing modes j, or in different processing modes. Various implementation methods can be considered depending on the combination of the processing contents, such as when the processing contents are changed. The processing mode notification signal III...+IJ and the processing mode signals Ml,...+Mk do not need to match in bit number or content, and when a certain processing mode notification signal is input, It is sufficient that a corresponding fixed processing mode signal is output.
さらに、処理部5への処理内容通知方法は本説明による
vl、・・・・・・lVnのような複数の割込レベルを
もっていてもよく、また、Vll・・・・・・、■。Furthermore, the method of notifying the processing contents to the processing unit 5 may have a plurality of interrupt levels such as vl, .
7− のどれかがセラ1〜された時、9を一割込がかかり。7- When any one of them is set to 1~, 9 will be interrupted.
処理部が処理内容通知部4に割込内容をみに行く方法で
もよく、また、割込ではなく、処理部5が定期的に処理
内容通知部4に処理すべき業務の有無を見に行く方法に
依ってもよい。The processing unit may go to the processing content notification unit 4 to check the interrupt content, or instead of interrupting, the processing unit 5 periodically checks the processing content notification unit 4 to see if there is a task to be processed. It may depend on the method.
以上説明したように、本発明によれば、処理モードを予
め処理モード記憶部に設定しておくことにより、ある特
定コードを検出し、た場合、処理内容通知部から処理部
に処理内容を通知することができるので、処理部のソフ
トウェアに、LL)処理モードを識別して処理内容を判
断する必要がなく、また、この判断処理をある特定コー
ドの入力毎に行う必要がなくなるため、処理部の処理能
力を−にけることができる。これは処理モード数が多い
場合には特に顕著となる。また、処理部でソフトウェア
で処理内容を判断する場合、判断処理に時間がかかるが
、本発明のようにハードウェアで実現すると、高速で実
現できるため、コードの入力(または転送)速度の高速
化にも対処できる。As explained above, according to the present invention, by setting the processing mode in the processing mode storage unit in advance, a certain specific code is detected, and when a certain code is detected, the processing content notification unit notifies the processing unit of the processing content. This eliminates the need for the software in the processing unit to identify the LL) processing mode and determine the processing content, and also eliminates the need to perform this judgment process every time a certain code is input. The processing capacity of - can be reduced. This is particularly noticeable when there are a large number of processing modes. In addition, when the processing content is determined by software in the processing unit, the determination process takes time, but if it is realized by hardware as in the present invention, it can be realized at high speed, increasing the code input (or transfer) speed. can also be dealt with.
8−8-
第1図は本発明の一実施例のブロック図、第2図及び第
3図は第1図における処理内容通知部の具体的構成例を
示す図である。
1・・・コード入力端子、 2・・・検出部、3・・・
処理モード記憶部、4・・・処理内容通知部、5・・・
処理部。FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing specific configuration examples of the processing content notification section in FIG. 1. 1... Code input terminal, 2... Detection section, 3...
Processing mode storage unit, 4...Processing content notification unit, 5...
processing section.
Claims (1)
処理を行い、且つ、複数の処理モードが存在し、異なる
処理モードでは同一コードを検出しても異なる処理を実
行するデータ処理装置において、特定コードを検出する
検出部と、現在の処理モードを記憶する書換え可能な処
理モード記憶部と、前記検出部の信号と前記処理モード
記憶部の信号の論理演算を行い、処理モードとコードに
対応する処理内容を処理部に通知する処理内容通知部と
を設けたことを特徴とするデータ処理装置。(1) In a data processing device that performs processing corresponding to the corresponding code when a specific code is detected, and has multiple processing modes and executes different processing even if the same code is detected in different processing modes, a detection unit that detects a code, a rewritable processing mode storage unit that stores the current processing mode, and performs a logical operation on the signal of the detection unit and the signal of the processing mode storage unit to correspond to the processing mode and code. A data processing device comprising: a processing content notification unit that notifies the processing unit of processing content.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59074371A JPS60218135A (en) | 1984-04-13 | 1984-04-13 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59074371A JPS60218135A (en) | 1984-04-13 | 1984-04-13 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60218135A true JPS60218135A (en) | 1985-10-31 |
Family
ID=13545234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59074371A Pending JPS60218135A (en) | 1984-04-13 | 1984-04-13 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60218135A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02144754A (en) * | 1988-11-28 | 1990-06-04 | Matsushita Electric Ind Co Ltd | Event controller |
-
1984
- 1984-04-13 JP JP59074371A patent/JPS60218135A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02144754A (en) * | 1988-11-28 | 1990-06-04 | Matsushita Electric Ind Co Ltd | Event controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61239327A (en) | Overflow detecting system | |
JPS63155336A (en) | Data processor | |
KR950009271B1 (en) | Information processing system | |
JPS60218135A (en) | Data processor | |
EP0843253A1 (en) | A method for reducing the number of bits needed for the representation of constant values in a data processing device | |
JPH06188872A (en) | Synchronization protective circuit | |
JPH0546535A (en) | Data transfer interface device | |
JPS6335142B2 (en) | ||
JPS59123933A (en) | Address comparison system | |
JP2005148904A (en) | Ring buffer controller and ring buffer control method | |
JPH03132829A (en) | Parity inspection system | |
JPS58222348A (en) | Information processor | |
JP2000259526A (en) | Serial interface circuit | |
JP2009278394A (en) | Message transmitting circuit and semiconductor integrated circuit | |
JPH0764822A (en) | Microcomputer | |
KR0127331Y1 (en) | Retry apparatus of ticom bus | |
JPH0236423A (en) | Saving/restoring register address generation circuit | |
JPH0713883A (en) | Bus adapter device | |
JPS62113245A (en) | Operation monitoring device for signal processor | |
JPH01154239A (en) | Parity detecting device | |
JPH04282704A (en) | Sequence controller | |
JPH05334074A (en) | Microprocessor | |
JPH07129398A (en) | Microprocessor | |
JPH0434629A (en) | Busy check system for memory access control device | |
JPS63227179A (en) | Variation picture element address detecting device |