JPS60218025A - 磁気エンコーダ用磁気ヘッドの製作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は角度や位置の検出ができる磁気エンコーダ、特
にその磁気ヘッド回路の改良に関する。

磁気エンコーダは円板状又は帯状等の磁気媒体の周辺又
は辺縁部等に磁気マークを格子状に、所定の一定間隔λ
（Ｎ極とＳ極との間隔）で設けて成る磁気コード盤又は
磁気スケールのコード記録面に磁気ヘッドを接触又は微
少距離隔てて対向させ、上記磁気コード盤又は磁気スケ
ールと磁気ヘッドとを相対的に測長方向に移動又は回転
させると共に、上記磁気マークを読み取るように構成さ
れている。

従来公知の磁気抵抗効果素子型の磁気ヘッド（以下、Ｍ
Ｒヘッドと云う。）は、上記磁気ヘッドの感磁部を磁気
抵抗素子により構成し、且つ、その磁気抵抗素子を四個
又は磁気抵抗素子二個と分圧抵抗二個とによりブリッジ
を形成すると共に、該磁気抵抗素子を磁気スケールの磁
気マーク間隔に対して所望の間隔及び所定の位相差を有
せしめて配置構成し、（例えば、特開昭５６−１４１５
１４号公報参照）両者の相対移動により、磁気マーク部
で上記磁気抵抗素子に磁界を作用させ、上記ブリッジの
不平衡出力を一旦ＤＣ差動増幅器で差動増幅し、上記差
動増幅器の出力と、別に設けた電圧発生回路からの一定
の直流電圧をシュミットトリガ回路や演算増幅器等から
成る波形変換用のコンパレータ回路に入力し、上記比較
回路に於て上記磁気ヘッドに於て磁化された素子に対応
した電圧パルスを出力させるように構成されていた。

然しなから、従来のブリッジ型ＭＲヘッドは出力検出回
路の回路構成が複雑であると共に、その検出精度が低く
、上記出力検出回路の調整等に手間と時間がかかる等の
問題点があった。

即ち、磁気スケールのコード記録面とＭＲヘッド間の微
小間隙が機械的な振動や衝撃によって変化することから
磁気コード検出による電圧パルスの出力特性（特にパル
スの時間幅等）が変化してデユーティファクタが変化す
るのであり、そしてこのような欠点は周囲の温度変化や
経年変化による磁気マークの磁束量変化によっても生じ
ていた。

また、上記のＭＲ磁気ヘッドは、使用する磁気抵抗素子
の位相関係に厳しい制約があり、その配置方法が限定さ
れると云う問題点もあった。

本発明は畝上の観点に立ってなされたものであって、そ
の目的とするところは、出力検出回路の構成が単純で、
検出精度が高く、上記出力検出回路の調整等も短時間で
行なうことができる使も）勝手のよいＭＲ磁気ヘッド回
路を提供することにある。

而して、上記の目的は、ブリッジ接続された磁気抵抗素
子と、上記磁気抵抗素子の抵抗変化を検出する回路とか
ら成る磁気エンコーダに於て、上記ブリッジの少なくと
も一辺にバランス調整用抵抗を挿入し、そのブリッジ回
路の素子が磁化されていない状態でブリッジ回路をバラ
ンスさせると共に、上記ブリッジ回路の出力電圧をコン
パレータ回路に導き、磁気抵抗素子が磁化されたとき住
じる不平衡電圧に対応した電圧パルスを出力させるよう
構成することによって達成される。

なお、上述及び後述の磁気抵抗効果合金から成る磁気抵
抗素子及び該磁気抵抗素子のブリッジ回路等から成る磁
気ヘッド部は、後述するように、例えば、ガラスやセラ
ミックス又は之等を被覆した基板上への蒸着やスパッタ
リング等のｉｌ！形状技術によって形成された磁気抵抗
効果合金、例えば、Ｆｅ−Ｎｉ系の合金であるパーマロ
イの約５００人程度の薄膜であり、後述第１図及び第２
図等で図示するブリッジ回路のパターンは、上記薄膜を
蒸着等により形成する際のマスキング形成によるか、全
体に薄膜を形成した後のマスキングによる電解又はケミ
カルエツチングやフォトエツチング等により不要部分を
除去加工して形成するか、或いはまた全体に薄膜を形成
した後、マスキン〉゛をすることなくダイヤモンド等の
工具を使用した数値制御によるスクライビング描画加工
、又は上記工具の代りにレーザビームやエレクトロンビ
ーム等の粒子線を使用した数値制御による目的パターン
の描画加工等によって形成されるものである。

以下、図面により本発明の詳細を具体的に説明する。

第１図は本発明にかかる磁気エンコーダ用磁気ヘッド回
路の原理を説明するための１相についての一実施例を示
す説明図、第２図は従来公知の磁気エンコーダ用磁気ヘ
ッド回路の同じく原理を説明するためにの一実施例を示
す説明図である。

第１図中、１ａ、１ｂは図示しない帯状直線スケールや
円板状の磁気スケールに所定の間隔（λ）を置いて規則
的に設けられる磁気マークで、１ａはＮ極、１ｂはＳ極
であって、２は前記磁気スケールと殆ど接触する程度に
近接した状態で、磁気スケールの磁気マークの方向に相
対的に移動する磁気ヘッド回路である。

而して、磁気ヘッド回路２は磁気抵抗素子のブリフジ回
路３から成る磁気ヘッド部と該ブリ・２ジ回路３と同体
又は可撓リード線を介する別体のシュミットトリガや演
算増幅器等から成る波形変換用のコンパレータ回路４と
から成り、ブリッジ回路３は４個の磁気抵抗素子３１．
３２．３３．３４と、２対の対辺の両方又は一方に挿入
されるバランス調整用の抵抗３５とから成る。

第２図に示す公知の磁気ヘッド回路５は、調整抵抗を有
しないブリッジ回路６、差動増幅器７及びシュミットト
リガのようなコンパレータ回路８とから成る。

なお、端子十Ｂはバイアス用定電圧電源の十端子、Ｇは
接地端子である。

このように磁気抵抗素子をブリッジ接続するのは、温度
の変化に起因する抵抗値の変化と、磁気マーク１．１に
よる抵抗値の変化とを識別し、磁気マーク１．１による
抵抗変化のみを取り出すためである。

而して、いずれの磁気ヘッド又は磁気へ・７ド回路も、
磁気スケールに沿って相対的に移動せしめられると、磁
気マーク１．１により、ブリフジ回路を構成する磁気抵
抗素子比順次交番的に磁界が加えられ、このため、各ブ
リッジ回路の端子ｂｄ間には、磁気ヘッドが磁気マーク
の１間隔λだけ移動する都度１サイクル（或いは、例え
ば、特開昭５８−３５４１４号公報に記載されているよ
うに、磁気ヘッド回路の構成は異なるが、複数サイクル
〉の割合で交番的に変動する不平衡電圧が現れる。

而して、第２図に示した公知の磁気ヘッド回路５に於て
は、この不平衡電圧は差動増幅器７で増幅された後、シ
ュミットトリガ回路８に供給され、シュミットトリガ回
路８は差動増幅器７の出力する信号に応じて磁気ヘッド
が磁気マークの１間隔移動する都度一つ宛出力パルスを
発信する。

而して、第２図の回路を一見した所では、上記差動増幅
器７を用いないでも目的を達成し得るように思われる。

然しなから、上記ブリッジ回路６を構成する磁気抵抗素
子６１．６２．６３及び６４の抵抗値は、磁気抵抗素子
の前述の製造方法からも明らかなように素子の幅や薄膜
の厚さが全体的に一定又は所定のものとすることが難し
い所から、製造時正確に制御できない為、ブリッジ６の
バランスは不完全であり、上記ブリッジ６の端子ｂｄ間
に現れる電圧変化はかならずしも正確に磁気マーク１．
１と磁気ヘッド５との相対位置を示さず、従ってこれを
そのままシュミットトリガ回路８に入力すると正確間隔
の磁気マークに対し、正確且つ均一な位相及びデユーテ
ィファクタを有する電圧パルスの検出信号を得ることが
できない。

而して、正しく均一な信号を得るためには、各素子間の
ピッチを正確且つ均一に磁気マークの間隔λの２又は前
記各公報記載の如く×λ等の所定の間隔とした上、上記
ブリッジ回路６の出力を一旦差動増幅器７に入力して差
動増幅し、磁気マーク位置を正しく示す時間又は位相や
電圧レベルを有する信号に変換した後、シュミット回路
８に供給する必要がある。

第１図に示す如く、本発明にかかるＭＲヘッドの磁気ヘ
ッド回路２は、磁気抵抗素子３１．３２．３３及び３４
と、ブリッジのバランスを調整するため挿入される抵抗
３５とによりブリッジ回路３が構成されている。

そして、上記レベル調整用の抵抗素子３５は、前述の薄
膜の磁気抵抗素子から成る薄膜ブリッジ回路の磁気ヘッ
ド部に於て、後述するようにレーザ等によってトリミン
グする等の手段によりその抵抗値を調整されており、上
記ブリッジ回路３はすべての磁気抵抗素子が磁化されて
いない状態で完全にバランスを調整されるものである。

なお、レベル調整用の抵抗３５の挿入はブリッジの一辺
のみではなく、各対抗する対の辺の各対の一方の辺に、
即ち、二辺に挿入することも推奨されるものである。こ
のようにすると後述トリミングによるバランス調整が不
可能な場合を生ずることなく、バランス調整がより一層
容易となる。

また、実際には磁気ヘッド回路の磁気抵抗素子と同一基
板上に磁気抵抗素子と同一合金材で蒸着等の薄膜として
レベル調整用の抵抗を形成し、これをレーザ等によりト
リミングしてバランスをとったり、磁気ヘッドとは別の
基板に上記と同様に薄膜として形成したりトリミング用
抵抗回路を構成してこれをトリミングしたり、或いは更
に電子回路基板に付加的に可変抵抗器を設けることによ
ってバランス調整を行なうように構成することもある。

而して、磁気ヘッドのブリッジ回路３が磁気スケールに
沿って移動すると、磁気マーク１．１により各磁気抵抗
素子に順次磁界が加えられ、このため、端子ｂｄ間には
磁気ヘッドの位置に応じて交番的に変動する不平衡電圧
が発生する。

そして、本発明装置に於ては、上記ブリッジ回路３のバ
ランスが完全にとられているので、上記ブリッジ回路３
の端子ｂｄ間に現れた電圧は、衝撃等によるＭＲヘッド
と磁気スケールコード記録面間の間隙の変化、又温度や
経年によに磁気マークの磁界量変化等によって変化する
もので、その変化は相対的なものであって磁気マークの
位置を正しく反映したものであることには変わりがない
から、これを直接シュミットトリガ等のコンパレータ回
路４に入力させた際の出力電圧パルスの特性は、衝撃や
間隙及び経年による変化等によっても変ることのない一
定特性のもので、誤差を生じることなく、磁気ヘッドの
位置を常時正確に検出し得るものである。

而して、本発明の如く構成することにより、磁気ヘッド
の磁気抵抗素子の相互間隔、例えば、磁気抵抗素子３１
．３２に対する同素子３３．３４の間隔、特に位相差を
、厳密に磁気マークの間隔λの％やイとする必要がなく
なるので、本発明によれば、磁気ヘッドの設計の自由度
が向上する。

次に本発明を、２相出カブリツジ型のＭＲヘッドに通用
した本発明の実施例の詳細を第３図乃至第６図により説
明する。

第３図は、上記２相出カブリツジ型のＭＲヘッドの原理
的磁気ヘッド回路結線を示したもので、３１Ａ、３２Ａ
、３３Ａ及び３４Ａはブリッジ回路接続された人相ブリ
ッジ回路３Ａの磁気抵抗素子、又３１Ｂ、３２Ｂ、３３
Ｂ及び３４Ｂは同様にＢ相のブリッジ回路３Ｂの磁気抵
抗素子で、各磁気抵抗素子は磁気スケールの磁気マーク
の間隔λに対して前述の如く、順次に、例えば２λ又は
２λ位相差を有するように配置構成すると共に、人相と
Ｂ相の各対応磁気抵抗素子は互いに前述２λの時Ａλ、
又％λの時±λの位相差を有するように構成配置されて
いる。また、３５−１．３５Ａ−４及び３５Ｂ−１，３
５Ｂ−４は各相の対応磁気抵抗素子３１Ａ、３４Ａ及び
３１Ｂ、３４Ｂに夫々直列に挿入されたバランス調整用
の抵抗、４Ａ及び４Ｂは各相の出力コンパレータ回路で
ある。

而して、端子＋Ｂ、Ｇ間の電圧をＶ。、磁気抵抗素子３
１Ａ、３２Ａ、３３Ａ、３４Ａ及び３１Ｂ、３２Ｂ。

３３Ｂ、３４Ｂの抵抗値を夫々ＲＩＡ、　Ｒ２Ａ、　Ｒ
３Ａ、　Ｒ４＾及びＲＩＢ、　Ｒ２Ｂ、　Ｒ３Ｂ、　Ｒ
４Ｂとすると、各相のブリッジ回路は、各全部の磁気抵
抗素子が磁化されていない状態に於て、 ＲＩＡ−Ｒ３Ａ−Ｒ２Ａ−Ｒ２＾＝Ｏ ＲＩＢ−Ｒ３Ｂ−Ｒ２Ｂ−Ｒ４Ｂ＝　０となっていなけ
ればならないのであるが、トリミング加工等の調整手段
が採られるにしても、蒸着等の薄膜形成手段によって形
成される各短冊状等の微小の磁気抵抗素子が、正確に予
定の抵抗値を有するように構成されることは極めて稀で
あって、前述の如（バランス調整用の抵抗３５Ａ−１，
３５Ａ−４及び３５Ｂ−１，３５Ｂ−４が挿入調整され
て各ブリッジ回路の平衡が採られる訳で、上記バランス
調整用の抵抗が調整された後の各抵抗値をＲ５Ａ１、Ｒ
５Ａ４、及びＲ５Ｂ１、Ｒ５Ｂ４とすると、（ＲＩＡ＋
Ｒ５Ａ１）　・　Ｒ３Ａ−Ｒ２＾　（Ｒ４八十　Ｒ５八
４　）　−〇（ＲＩＢ＋　Ｒ５Ｂ１　）・Ｒ３Ｂ−Ｒ２
Ｂ（Ｒ４Ｂ＋Ｒ５Ｂ４）　＝０となるように調整される
ものであるが、その調整は次の如くして行なわれるもの
である。

即ち、各相の端子ＡＩ、Ａ２及びＢ’ｌ、Ｂ２の各出力
電圧をＶＡ、　、ＶＡ２及びｖＢｌ、ｖＢ２とすると、 となる。なお、この場合上記各バランス調整用の抵抗Ｒ
５八１、Ｒ５Ａ４及びＲ５Ｂ１、Ｒ５Ｂ４の各抵抗値は
、各対応磁気抵抗素子３１Ａ、３４Ａ及び３１Ｂ、３４
Ｂの各抵抗値に対して、後述するように当初は予め充分
小さな値に設定された状態にあるものとする。

而して、上記各出力端子ＡＩ、Ａ２及びＢｌ、Ｂ２の出
力電圧がＶＡＩ　、ＶＡ２及びＶＢ、　、ＶＢ２を測定
し、各相銀に出力電圧を比較した場合、例えば、ＶＡ、
＞ＶＡ２及びＶＢ、＜ＶＢ２であったとすると、Ａ相の
ブリッジに於ては、であるから、前述の如く、予め小さ
い値に設定されているバランス調整用の抵抗３５Ａ−１
の抵抗値を、上記予め設定されている値より大きい所定
の抵抗値Ｒ５Ａ１に、即ち、電圧がＶＡ、＝ＶＡ２とな
る迄電圧を測定しつつ調整し、之に対してＢ相のブリッ
ジ回路に於ては、 でるから、同様に予めは小さい値に設定しであるバラン
ス調整用の抵抗３５Ａ−４の抵抗値を、上記予め設定さ
れている値より大きい所定の抵抗値Ｒ５Ｂ４に、即ち、
電圧がＶＢＩ””ＶＢ２となる迄電圧を測定しつつ調整
して調整を終了するものである。

第４図は、前記第３図の人相及びＢ相の各ブリッジ回路
３Ａ、　３Ｂ及び夫々の磁気抵抗素子３１Ａ、３２Ａ、
３３Ａ及び３４Ａと３１Ｂ、３２Ｂ、３３Ｂ及び３４Ｂ
並びに各バランス調整用の抵抗３５Ａ−１，３５Ａ−４
，３５Ｂ−１及び３５Ｂ−４を蒸着等の薄膜形状手段に
より基板上に形成した一実施例のパターン及び配ランス
調整用の抵抗３５Ａ−１部分の一部の拡大説明図である
。□ 而して、第４図乃至第６図に於て、１０はガラスやセラ
ミックスから成るか又はそれ等を金属に被覆して構成し
た絶縁基板であり、１１は該基板１０上に蒸着やスパッ
タリング、メッキ又はＣＶＤ方等の薄膜形成技術によっ
て形成された磁気抵抗効果合金、例えば、パーマロイの
厚さ約５００人程度の薄膜であり、図示したパターンは
蒸着等の薄膜形成の際のマスキングによるか、全体に薄
膜を形成した後のマスキングによる電解又はケミカルエ
ツチングやフォトエツチング等によるか、或いは又、全
体に薄膜を形成した後マスキングをすることなくダイヤ
モンド等の工具を使用した数値制御によるスクライビン
グ描画加工、又は上記工具の代りにレーザビームやエレ
クトロンビーム等の粒子線を使用した数値制御によるス
クライビング除去描画加工等によって形成されるもので
ある。

この実施例の４Ｂ２相出カブリツジ型の磁気抵抗素子を
使用したＭＲ磁気ヘッドは、磁気マーク１ａ、１ｂ、−
・・・−を所定の間隔λで記録した回転円板型の磁気ス
ケールに対応するように、即ち、この種の磁気スケール
が、上記の各磁気マーク１ａ、１ｂ、−・・・−のそれ
ぞれの中心線が、磁気スケール円板の半径方向と一致す
るように着磁記録されていると対応するように、各磁気
抵抗素子３１Ａ、３２Ａ、３３Ａ及び３４Ａ並びに３１
Ｂ、３２Ｂ、３３Ｂ及び３４Ｂが成る曲率の円弧上の法
線方向にあるように並設配置構成されている。

そして各磁気抵抗素子は、第６図に一部を拡大して示し
たように前記磁気スケール回転円板の半径方向に延び、
外周に対応する部分に於ける素子の線幅例えば約０．０
１８　ｍから中心に近づくに従って約０．０１５　ｍと
や一素子の線幅が狭まる１０本の単位素子３１ａをリー
ド部３１　ｂにより千鳥状に直列に連結構成してなるも
のであり、各単位素子３１ａの約Ｐ　＃　０．０７２鰭
、内周部で約０．０８０鰭であって、前記磁気マーク１
ａ、ｌｂ間の間隔を例えばλ−ｑＯ，０７２鰭（内側で
約０．０８０ｍ）とすれば一致する値であって（勿論Ｐ
＝ｎλであっても良い）、そして更に隣する素子３］Ａ
と３２Ａの各単位素子３１　ａと３２ａ間の間隔は、こ
の実施例では約０．１２６　ｖ璽（内側で約１０５ｉｎ
）で、位相差が（ｎλ十迂λ）即ち、ダ （ｎλ±２λ）となっている（勿論ｎλ±Ａλであって
も良い。） また、図示されていないが、Ａ相の各単位素子３１　ａ
と対応するＢ相の単位素子３１ａ′とは、その間隔又は
位相差は、上記図示の場合は（ｎλ士工？ λ）となるように設定形成すれば良い。

而して、図示実施例では、前記バランス調整用の各抵抗
３５Ａ−１，３５Ａ”−４及び３５．Ｂ　−１，３５Ｂ
−４が図示の如く各磁気抵抗素子３１°Ａ、３４Ａ及び
３１Ｂ、３４Ｂの各＋Ｂ側端子３１　Ｃ，３４Ｇ、　３
１　Ｃ／　。

３４０′中の薄膜１１部分に該薄膜形成時、又は薄膜形
成後のエツチング若しくは上記工具又は粒子線によるス
クライビング描画加工により、端子部分３ＩＣ１３４Ｃ
１３１Ｃ’、３４Ｃ’の薄膜導電路が千鳥状に形成可能
なように、上記薄膜１１が千鳥格子状に除去加工又は無
い状態に造られており、図示の状態では各バランス調整
用の抵抗３５Ａ−１，３５Ａ−４及び３５Ｂ−１，３５
Ｂ−４の抵抗値は、各対応磁気抵抗素子３１Ａ、３４Ａ
及び３１Ｂ、３４Ｂのそれぞれに比べて充分低い値に（
この実施例では磁気抵抗素子と同一の合金材料から成る
同一の薄膜で）構成されている。

そして図において、３１Ｐ、３４Ｐ、及び３１Ｐ′、３
４Ｐ′は仮想の加ニスタート点で、上記第３図で説明し
たように電圧Ｖ　Ａ　Ｉ　、Ｖ　Ａ　２及びＶＢＩ、Ｖ
Ｂ２を測定しつつ、先ずＶＡ、＞ＶＡ２に応じて加ニス
タート点３１Ｐから破線矢印に沿って、例えばレーザ加
工で薄膜１１を、ＶＡ、＃ＶＡ２となる迄除去加工して
行き、また次にＶＢ、＜Ｖ’Ｂ２に応じて加ニスタート
点３４Ｐ′から破線矢印に沿って同様にレーザ加工で薄
膜１１をＶＢＩ：、ＶＢ２となる迄除去加工して行くの
である。即ち、この薄膜除去加工により、バランス調整
用の抵抗３５−１及び３５Ｂ−４に於て千鳥状の薄膜導
電路が所定の長さ形成されるのである。そしてバランス
調整用の抵抗３５Ａ−１，３５Ａ−４及び３５Ｂ　−１
，３ｓｓ−４の薄膜１１のない格子部分と薄膜１１の格
子部分の幅及び長さを図示記載の如き値として、レーザ
加工で薄膜１１を除去、スクライビング加工すると、単
位調整抵抗部３１Ｕで磁気抵抗素子３１Ａの抵抗値の約
０．５％の抵抗を変えることができるから、各バランス
調整用の抵抗３５Ａ−１，３５Ａ−４及び３５Ｂ−１，
３５Ｂ−４に於ける上記単位調整用抵抗部３１Ｕの数は
、２０個も予め構成してあれば、約１０％の調整が可能
であるからほぼ充分であると考えられる。

上記調整のための加ニスタート点３ＩＰ、３４Ｐ及び３
１Ｐ’、３４Ｐ’からのトリミング加工は、数値制御に
よるレーザ加工に限らず、他の粒子線や機械的工具によ
る加工又は所定単位毎のマスキング状態での粒子線やエ
ツチングによる加工等であっても良いことは勿論である
。

本発明は畝上の如く構成されるので、本発明によるとき
は、ＭＲ磁気ヘッドの出力検出回路の構成を単純化でき
、且つ、高い検出精度が得られ、調整等に手間がかから
ない新規なＭＲ磁気ヘッドを低コストで大量に提供し得
るものである。

なお、本発明の構成は畝上の実施例に限定されるもので
はな（、例えば、ブリッジのバランスを調整するバラン
ス調整機構をブリッジ型の磁気ヘッドとは別個の基板上
の薄膜の抵抗として構成しても良く、各構成要素等を本
発明の目的の範囲内で自由に設計変更できるものであっ
て、本発明はそれらの総てを包摂するものである。

【図面の簡単な説明】

第１図は本発明にかかる磁気エンコーダ用ヘッドの一実
施例を示す説明図、第２図は従来公知の磁気エンコーダ
用ヘッドの一実施例を示す説明図、第３図乃至第６図は
２相出カブリツジ型のＭＲヘッドに適用しに本発明の実
施例の詳細を示す説明図である。 １．１−−−−・−・−・−−−一−−−−−磁気マー
ク２．５−−−−−−−−・−・−・・−・−磁気ヘッ
ド３．６−−−−−−・−−−一・−一−−−・ブリッ
ジ回路３１．３２．３３．３４．６１．６２．６３．６
４　・−・・−・−一一一−−−−−−−・−磁気抵抗
素子３５・−−−−−−−・−・−−−−−−−・−バ
ランス調整用の抵抗４．８−−−−・−・−・−・−−
−一・−シュミットトリガ回路７　・−−−−−−−−
・・・−・−・−・−差動増幅器特許出願人　株式会社
　井上ジャパッ、クス研究所代理人（７５２４）最上正
太部 手続補正書 昭和５９年０６月２２日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和５９年特許願第０７３０５１号 ２、発明の名称 磁気エンコーダ用磁気ヘッド回路 ３、補正をする者 事件との関係　特許出願人 住所　神奈川県横浜市緑区長津田町字道正５２８９番坩
名称　（０４８）株式会社　弁上ジャパックス研究所４
、代理人８１０７　置　５８３−０３０６住　所　東京
都港区赤坂１丁目８番１号６、　補正により増加する発
明の数　０７、補正の対象 図面 ８、補正の内容 図面中、第４図及び第５図をここに添付のものと差し替
える。

Claims (1)

1. 【特許請求の範囲】 １）ブリッジ接続された複数の磁気抵抗素子と、上記磁
   気抵抗素子の抵抗変化を検出する回路とから成り、磁気
   マークを設けた磁気スケールに対向して相対的に移動せ
   しめられる磁気エンコーダ用ヘッドに於て、 上記ブリッジの少なくとも一辺に挿入されるバランス調
   整用の抵抗と、上記ブリッジ回路の出力を入力し、その
   不平衡電圧に対応した電圧パルスを出力させるコンパレ
   ータ回路とを有する上記の磁気エンコーダ用磁気ヘッド
   回路。 ２）上記ブリッジ接続された複数の磁気抵抗素子が、基
   板上に薄膜として形成された素子から成ると共に、上記
   バランス調整用の抵抗が上記基板と同一基板上に薄膜と
   して形成された抵抗素子であることを特徴とする特許請
   求の範囲第１項記載の磁気エンコーダ用磁気ヘッド回路
   。