JPS60217563A

JPS60217563A - デ−タ記録方式

Info

Publication number: JPS60217563A
Application number: JP7174684A
Authority: JP
Inventors: Osamu Adachi; 修足立; Wasaku Yamada; 山田　和作
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-04-12
Filing date: 1984-04-12
Publication date: 1985-10-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕本発明は、セクタ構成のデータ記録方式に係シ、特に記
録媒体として光ディスクを用いた場合に好適な信号の配
置形式に関する。

〔梃＊喪術〕

コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よシも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。

例えば光ディスクでは、レーザスポラ）Ｋより、直径１
μｍ程度のピット（小孔）を表面の記録トラ、り上に２
μｍ程度の周期（間隔）で形成することでデータを記録
し、記憶容量は約３０ｃｒｎの直１径のもので１枚当９１０〜１０　ビット程度である。通
常、記録トラックはスフ４イラル状に１本が設定され、
また、記録密度を高めるためにＣＬＶ（Ｃｏｎｓｔａｎ
ｔ　Ｌｉｎｅａｒ　Ｖｅｌｏａｌｔｙ　）で駆動される
。

さて、一般に補助記憶装置はアクセス速度が、主記憶装
置に比べてかなり遅いので、データはある程度のまとま
った量のグロック毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定プ四ツクをセクタに構成し、
各セクタ毎にアドレス（セクタアドレス）を割当てて識
別している。

第１図（−）　、　（ｂ）は、光ディスクのトラックに
おけるデータ記録形式の従来例を示す。

、同図（、）において、トラックＴＲには、プリフォー
マット領域ＰＦ、データ領域ＤＦおよびプリフォーマッ
ト領域ＰＦとデータ領域ＤＦを隔てるギャッ７’ＧＰ１
からなるセクタＳＣが、ギャップＧＰ２に隔てられて複
数個連続的に設定される。

なお、プリフォーマット領域ＰＦは、あらかじめ（例え
ば光ディスクの成型時）データ領域ＤＦとギャップＧＰ
２を合わせたビット数階てて、　トラックに形成される
。

また、同図（ｂ）に示すように、プリフォーマット領域
ＰＦは、回路条件を整合するだめの同期信号すなわちデ
ータ書込読出回路のピットクロックを記録データの発生
タイミングに同期させるためのビット同期信号ＢＳから
なるプリアングル、このプリフォーマット領域ＰＦを検
出するだめの自己相関の鋭いビット列（パターン）から
なるセクタ同期信号ＳＳ、および、セクタＳＣを識別す
るためのセクタアドレスＳＡからなる。

プリアンプルをなすビット同期信号ＢＳとしては、光ピ
ツクアップ部からの読出信号よシビットクロックおよび
データを抽出するためのＰＬＬ　（ＰｈａｓｅＬｏｃｋ
ｅｄ　Ｌｏｏｐ　）回路を、適確にロックできるような
信号が用いられる。例えば、最小反転周期で読出信号の
状態を変化する信号（すなわち、記録状態が最小ピット
長のくシ返しになるｒｏｌｏｌ・・・」）である。

また、データ領域ＤＦは、フレーム同期信号ＦＳが付設
されてフレーム構成をとる複数個のデータと、これらの
データの先頭に付設されたプリアンプル（ビット同期信
号ＢＳ）からなる。なお、データ領域ＤＦにおけるプリ
アンプルはシリフォーマ、ト領域ＰＦにおけるプリアン
プルよシも少ないビット数で足シる。また、フレーム同
期信号ＦＳは、セクタ同期信号ＳＳと同様の自己相関の
鋭いノやターンからなる。

さて、゛このような記録形式でデータを記録するさい、
まずプリフォーマ、ト領域ＰＦのプリアンプルでビット
同期をとったのちセクタ同期信号ＳＳを検出し、その検
出タイミングに基づいて、セクタアドレス８Ａを読み出
す。

それが所望のセクタをあられす場合は、ギャップＧＰ２
の後にデータ領域ＤＦのプリアンプルを書き込んでから
第１フレームのフレームデータをフレーム同期信号ＦＳ
に続いて書き込み、順次各フレームのフレームデータを
記録してゆく。

データを読み出す場合は、上述と同様にしてセクタアド
レス８Ａを読み出し、それが所望のセクタを示す場合は
、データ領域ＤＦのプリアンプルでビット同期をとシ直
した後に１フレ一ム同期信号ＦＳを検出したタイミング
に基づいてフレーム毎のフレームデータを読み出す。

このように、予め記録されているプリフォーマット領域
ＰＦを参照して、データが記録され、また読み出される
。

ところで、光ディスクは上述したように記録密度を非常
に高くすることができる反面、現状ではビット誤シ率が
１０　程度とかなシ大きくて、信頼性が低い。

したがって、データ領域ＤＦＭＣおける各フレームデー
タおよびフレーム同期信号ＦＳＫ誤シを発生する確率が
比較的高い。

これに対し、通常、各フレームデータに対しては誤シ訂
正符号を付加するので、エラーが発生したとしてもある
程度までは完全に回復することができる。また、２番目
以後のフレーム同期信号ＦＳのどれかがビットエラー等
によシ検出できなかったとしても、その直前のフレーム
同期信号ＦＳが検出されていれば、その検出でき々かっ
たフレーム同期信号ＦＳの発生タイミングを予測できる
ので問題はない。

しかしながら、従来、１番目のフレーム同期信号ＥＳを
検出できなかった場合、このフレーム同期信号ＦＳに続
（フレームデータを読み取ることができないという不都
合を生じていた。

〔目　的〕

本発明は、上述した従来技術の欠点を解決するためにな
されたものであシ、データ領域を構成するプリアンプル
内に複数のフレーム同期信号を配置させてこれを検出す
ることにょシ、プリアンプル直後の１番目のフレーム同
期信号を確実に検出できるデータ記録方式を提供するこ
とを目的としている。

〔構　成〕

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第２図は、本発明の一実施例に係るデータ領域ＤＦのプ
リアンプルＦＡＩを示す。なお、当然のことながら、プ
リアンプルＦＡＩには第１図（ｂ）と同様にフレーム同
期信号ＦＳおよびフレームデータが順次続いている。

このプリアンプルＰＡＬは、所定長さのビット同期信号
ＢＳ、フレーム同期信号ＦＳおよびフレーム同期番号５
Ｎｎ（値はｎ）を、（ｎ＋１）個装置させるとともに１
フレ一ム同期番号５Ｎ６（値はＯ）の次にビット同期信
号ＢＳを配置させて構成される。

このようなノリアンプルＰＡＩを含むデータ領域ＤＦは
、第３図に示した信号発生装置により、フォーマットに
従って発生される。

すなわち、フォーマットコントローラ１はビット同期信
号発生回路５、フレーム同期信号発生回路６およびフレ
ーム同期番号発生回路７を作動してビット同期信号ＢＳ
、フレーム同期信号ＦＳおよびフレーム同期番号ＳＮｎ
を発生させ、順次ビット同期信号発生回路５、フレーム
同期信号発生回路６およびフレーム同期番号発生回路７
を、フレーム同期番号８Ｎの値を１つづつ減じなから０
になるまでくう返し作動させ、最後にビット同期信号発
生回路５を１度作動してノリアンプルＦＡＩを完成する
。

この後、フォーマットコントローラ１はフレーム同期信
号発生回路６を作動してからデータバッファ７よ多１フ
レーム分の書込データＤＲを出力させ、これをデータ領
域ＤＲのフレーム総数回〈シ返して１セクタ分の信号発
生を終了する。

とれらのビット同期信号発生回路５、フレーム同期信号
発生回路６、フレーム同期番号発生回路７およびデータ
バッファの出力データは、オア回路９を介して記録部等
の次段装置（図示路）に出力される。

なお、プリアンプル発生回路２、セクタ同期信号発生回
路３およびセクタアドレス発生回路４は、プリフォーマ
ット領域ＰＦのブリアングル、セクタ同期信号ＳＳおよ
びセクタアドレスＳＡをそれぞれ発生するものである。

次Ｋ　％　７”）アンプルＰ、ＡＩを判別してデータ領
域ＤＦの１番目のフレーム同期信号ＦＢを検出する装置
（第４図参照）を説明する。

第４図において、光ピ、クアッデ（図示路）から出力さ
れる読出信号ＳＲはＰＬＬ回路やデータ七ノやレータ回
路等からなるビット同期検出部１１に加えられ、ビット
同期検出部１１は、プリアンプルＦＡＩにおけるビット
同期信号ＢＳによってＰＬＬ回路がロックされ、これに
よってビットクロックＣＰおよび読出データＰ、Ｄを分
離する。

ピットクロックＣＰはパターン比較計数１２、予測関数
発生部１３およびフレーム同期番号判別部１４のクロッ
ク入力端に加えられ、読出データＤＲはノＪ？ターン比
較計数部１２およびフレーム同期番号判別部１４のデー
タ入力端に加えられる。

なお、ピットクロックＣＰおよび読出データＲＤは、図
示しない読出書込制御部にも加えられている。

パターン比較計数部１２は、連続する所定ビット数の読
出データＲＤとフレーム同期信号ＦＳをなすパターンを
比較し、一致するビット数を計数してその結果を加算器
１５に加える。また、予測関数発生部１３は、フレーム
同期信号ＦＳｔ−検出するための予測関数を所定のタイ
ミングで発生し、これを加算器１５に加える。

加算器１５は、２つの入力値を加算してその結果を比較
器１６に与え、比較器１６は入力値が所定閾値以上の場
合にフレーム同期検出信号ＤＳを発生し、このフレーム
同期検出信号ＤＳはアンド回路１７およびフレーム同期
番号判別部１４に加えられる。

例えば、フレーム同期信号Ｆ５を自己相関が鋭いｒｏｏ
ｌｌｏｌｏＪなる７ビ、トのノ臂ターンとすると、予測
関数はｒ１２３２１Ｊ（第５図参照）と与えられ、ビッ
トずれ（ビットスリップ）がなに予測関数発生部１３の
動作タイミングが設定される。また、この場合比較器１
６に設定される閾値は、フレーム同期信号ＦＳの長さに
１を加えた「８」である。

したがって、ビットずれかない場合、フレーム同期信号
Ｆ８の最終ビットが入−力されたタイミングで２４タ一
ン比較計数部１２の計数値が７になシ、これと同時に予
測関数発生部１３の出力が３になって加算器１５の出力
は１０になるので比較器１６よシフレーム同期検出信号
ＤＳが出力される。

なお、この場合のフレーム同期信号ＦＳおよび予測関数
によれば、ジッタによるビットスリ、デ等によりビット
エラーが２ビツトまで発生してもフレーム同期を検出で
きる。

また、これ以外の同期信号（同期符号）と予測関数の最
適な組合せ例を次表に示す。（以下余白）フレーム同期
番号判別部１４は、フレーム同期検出信号ＤＳが加えら
れたタイミングに基づき、読出データＲＤを読込んでフ
レーム同期番号５Ｎｎ（〜５Ｎｏ）を判別するとともに
、次のフレーム同期信号ＦＳを予測するためのビットカ
ウンタ設定値ＢＣおよび判別したセクタ同期番号５Ｎｎ
（〜５Ｎｏ）の値ＮＳを予測関数発生部１３に出力する
。

これによシ、予測関数発生部１３は上述したようなタイ
ミングで予測関数を各ビットずつ発生するとともに、値
ＮＳがＯの場合はプリアングルＦＡＩが終了したことを
判別して、フレーム同期判別用ウィンド信号ＷＤを立ち
上げる。

このフレーム同期判別用ウィンド信号ＷＤはアンド回路
１７に加えられ、また、データ領域ＤＦが終了した時点
で立ち下げられる。

したがって、プリアンプルＦＡＩに続くフレーム同期信
号ＦＳが読出データＲＤにあられれるたびに、フレーム
同期検出信号ＤＳがアンド回路１７を介して次段の続出
書込制御部に出力される。

このように、データ領域ＤＦのプリアンプルＦＡＩに所
定間隔で配置したフレーム同期信号ＦＳを検出するとと
もに１これに続くフレーム同期番号５Ｎｎ（〜ＳＮｏ　
）によってプリアンプルＰＡＩの終シを判別しているの
で、シリアンプルＦＡＩが終りた直後にあられれる１番
目の７し−４同期信号ＦＳの発生タイミングを確実に予
測できる。したがって、この１番目のフレーム同期信号
ＦＳＫエラーが発生して検出できなかった場合でもそれ
に続くフレームデータを読み出すことが可能であり、ま
た、２番目以後のフレーム同期信号ＦＳを確実に予測で
きる。

なお、データ領域ＤＦの１番目のフレーム同期信号ＦＳ
の発生タイミングは、従来、プリフォーマット領域ＰＦ
のセクタ同期信号ＳＳの発生タイミングに基づいて予測
していたが、データ領域ＤＦのプリアンプルすなわちビ
ット同期信号ＢＳが長いためにジッタの影響を受けやす
かった。これに対し、本実施例ではプリアンプルＰＡＩ
　の中で短かいビット同期信号ＢＳの後にフレーム同期
信号ＦＳがあシ、セクタ同期信号ＳＳとフレーム同期信
号ＦＳの距離が短かいため、ジ、りの影響を受けにくい
。その結果、フレーム同期信号ＦＳの予測をより確実に
することができる。

ところで、前述したように光ディスクは信頼性が低いの
で、プリフォーマット領域ＰＦのセクタアドレスＳＡに
エラーを生じることがある。このようなエラーが生じて
、所望セクタアドレスＳＡを持つセクタＳＣが見つから
なかった場合、その前後のセクタＳＣのセクタアドレス
ＳＡから所望のセクタアドレスＳＡを持つセクタＳＣを
予測することもできるが、かかる処理は複雑である。

そこで、次にこのようなセクタアドレスＳＡのエラーに
も強い本発明の他の実施例を説明する。

第６図は、本発明の他の実施例に係るプリアンプルＰＡ
２を示す。

このプリアンプルＰＡ２は、プリアンプルＰＡ工におけ
るフレーム同期信号ＦＳとフレーム同期番号５Ｎｒｌ（
〜５Ｎｏ）の間にセクタアドレスを挿入した構成をもつ
。

このようなプリアンプルＰＡ２を含むデータ領域ＤＦも
、前述した実施例と同様に第３図に示した装置によって
フォーマットに従って発生される。

すなわち、フォーマットコントローラ１はビット同期信
号発生回路５、フレーム同期信号発生回路６、セクタア
ドレス発生回路７およびフレーム同期番号発生回路７を
順次（ｎ十り回作動したのち、ビット同期信号発生回路
５を１回作動してプリアンプルＰＡ２を発生する。

この後、フォーマットコントローラ１は前述した実施例
と同様にしてデータ領域ＤＦを完成する。

次に、プリアンプルＰＡ２を判別してデータ領域ＤＦの
１番目のフレーム同期信号ＦＳおよびセクタアドレスＳ
Ａを検出する装置（第７図参照）を説明する。

第７図において、セクタアドレス判別部１８は、比較器
１６からフレーム同期検出信号ＤＳが印加される毎に、
ビットクロックＣＰに同期して読出データＲＤを入力し
、フレーム同期信号ＦＳＫ続くセクタアドレスＳＡを読
み取る。そして、プリフォーマット領域を判別するデリ
フオ、−マット判別部（図示路）から加えられるプリフ
ォーマ、）領域ＰＦＫ含まれているセクタアドレスＳＡ
ｏも合せて、最も多く一致するセクタアドレスＳＡの個
数がｍ（＜ｎ）になるとセクタアドレス判別信号ＤＡを
次段の読出書込制御部に出力する。なお、セクタアドレ
ス判別信号ＤＡに代えて、最も多く一致するセクタアド
レスＳＡの内容を出力してもよい。

なお、第７図において第４図と同じ部分には同一符号を
付して説明を省略する。

このように、本実施例ではデータ領域ＤＦのプリアンプ
ルＰＡ２にもセクタアドレスＳＡを配置しているので、
プリフォーマット領域ＰＦでセクタアドレスＳＡにエラ
ーを生じて読み取れなかった場合でも、当該セクタＳＣ
のセクタアドレスＳＡを確実に読み出すことができる。

また、同様な理由により、プリフォーマット領域ＰＦで
セクタ同期信号ＳＳを判別できなかった場合にも、セク
タアドレスＳＡを検出する機会が増えるためにデータ領
域ＤＦの判別が可能である。

ところで、上述した各実施例におけるビット同期信号を
、プリアンプルの先頭に集合させた形式のものであって
も同様な効果を得ることができる。

かかる実施例のプリアンプルＰＡ３．ＰＡ４を第８図（
ａ）　、　（ｂ）に示す。

プリアンプルＰＡ３は、プリアンプルＦＡＩにおいてビ
ット同期信号８８を先頭に集合させた形式をもち、プリ
アンプルＰＡ４は、プリアングルＰＡ２においてビット
同期信号ＢＳを先頭に集合させた形式をもつ。

〔効　果〕

以上説明したように、本発明によればデータ領域のプリ
アンプルにフレーム同期信号およびフレーム同期番号を
複数個配置しているので、このフレーム同期信号および
フレーム同期番号を順次検出することによってプリアン
プル直後の１１１目のフレーム同期信号を確実に予測で
き、その結果、これに続くフレームデータを確実に読み
出すことができるという利点を得る。また、セクタアド
レスも上記プリアンプルに配置したもの、は、プリフォ
ーマ、ト領域においてセクタ同期信号およびセクタアド
レスを読み取れなかった場合であっても、セクタを判別
する機会が増えるため、当該セクタのデータを読み出す
ことができる。

【図面の簡単な説明】

第１図（、）は、記録トラックにおけるデータの記録形
式を示した信号配置図、同図（ｂ）は、１セクタ当りの
データ記録形式を示した信号配置図、第２図は、本発明
の一実施例に係るプリアンプルを示す信号配置図、第３
図は、信号発生装置の一例を示したブロック図、第４図
は、第２図に示したプリアンプルを判別する装置の一例
を示したブロック図、第５図は、予測関数の一例を示し
たグラフ図、第６図は、本発明の他の実施例に係るプリ
アンプルを示した信号配置図、第７図は、第６図に示し
たプリアンプルを判別する装置の一例を示したブロック
図、第８図（ａ）は、本発明の別の実施例に係るプリア
ンプルを示した信号配置図、同図（ｂ）は、本発明のさ
らに別の実施例に係るプリアンプルを示した信号配置図
である。１・・・フォーマ、トコントローラ、２・・・クリアン
プル発生回路、３・・・セクタ同期信号発生回路、４・
・・セクタアドレス発生回路、５・・・ビット同期信号
毛虫回路、６・・・フレーム同期信号発生回路、７・・
・フレーム同期番号発生回路、８・・・デー１タバツフ
ア、９・・・オア回路、１１・・・ビット同期検出部、
１２・・・パターン比較計数部、１３・・・予測関数発
生部、１４・・・フレーム同期番号判別部、１５・・・
加算器、１６・・・比較器、１７・・・アンド回路、１
８・・・セクタアドレス判別部。手続補正書（帥）昭和５９年６月４日特許庁長官殿１、事件の表示昭和５９年特許願第７１７４６号２、発明の名称データ記録方式３、補正をする者事件との関係　特許出願人住所　東京都大田区中馬込１丁目３番６号名称（６７４
）株式会社　リコー代表者　浜　１）　広４、代理人　〒１０５住所　東京都港区西新橋１丁目１８番１１号本願明細書
第２頁第２０行の「また、記録密度」を「また、ＣＡＶ
（Ｃｏｎｓｔａｎｔ　Ａｎｇｕｌａｒ　Ｖｅｌｏｃｉｔ
ｙ）または記録密度」に訂正する。以上

Claims

【特許請求の範囲】

（１）　セクタのはじまシを示すプリフォーマット領域
に続いて、回路条件を整合させるためのプリアンプルお
よびフレーム同期信号で区切られた複数のデータフレー
ムを配置させたデータ記録方式において、複数の上記フ
レーム同期信号およびこのフレーム同期信号を識別する
ための番号情報を上記プリアンプルに配置したことを特
徴とするデータ記録方式。
（２）　セクタのはじまシを示すプリフォーマット領域
に続いて、回路条件を整合させるためのプリアンプルお
よびフレーム同期信号で区切られた複数のデータフレー
ムを配置させたデータ記録方式において、上記フレーム
同期信号およびこのフレーム同期信号を識別するための
番号情報およびセクタを識別するためのセクタアドレス
を複数上記プリアンプルに配置したことを特徴とするデ
ータ記録方式。