JPS60215253A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS60215253A JPS60215253A JP59072119A JP7211984A JPS60215253A JP S60215253 A JPS60215253 A JP S60215253A JP 59072119 A JP59072119 A JP 59072119A JP 7211984 A JP7211984 A JP 7211984A JP S60215253 A JPS60215253 A JP S60215253A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- instruction
- circuit
- instruction register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術弁Ｉす
本発明社命令レジスタの出力を命令デ；−ダに供給する
機能を有する情報処理装置１に関する。
機能を有する情報処理装置１に関する。
（従来技術）
従来、情報処理装置の命令実行動作は、命令レジスタが
外部からの命令を取り込み、その値を命令デコーダへ供
給し、そのデコード信号によって諸々の命令の動作を実
行していた。ゆえに、その情報処理装置を試験するとき
は、命令レジスタに外部よりすべての種類の命令を入力
し、それぞれの命令Ｉ／ｃ会った正しい動作を実行して
いるかどうかを試験していた。つまり、前記試験を実現
するには、外部で前記すべての種類の命令を発生させな
ければならずそのための、特別な装置が必要であるとい
う欠点があった。
外部からの命令を取り込み、その値を命令デコーダへ供
給し、そのデコード信号によって諸々の命令の動作を実
行していた。ゆえに、その情報処理装置を試験するとき
は、命令レジスタに外部よりすべての種類の命令を入力
し、それぞれの命令Ｉ／ｃ会った正しい動作を実行して
いるかどうかを試験していた。つまり、前記試験を実現
するには、外部で前記すべての種類の命令を発生させな
ければならずそのための、特別な装置が必要であるとい
う欠点があった。
（発明の目的）
本発明の目的は、上記欠点を除去することにより、情報
処理装置の試験を行なう場合、面倒な外部からのすべて
の種類の命令挿入を行なう必要がなく、従って特別な試
験装置も不要で、自動的に試験を行なうことを可能とす
る情報処理装置を提供することにある。
処理装置の試験を行なう場合、面倒な外部からのすべて
の種類の命令挿入を行なう必要がなく、従って特別な試
験装置も不要で、自動的に試験を行なうことを可能とす
る情報処理装置を提供することにある。
（発明の構成）
本発明の情報処理装−は、命令レジスタの出力を命令デ
コーダに供給する後節を有する情報処理装置において、
前記命令レジスタの出力をラッチしインクリメントある
いはデクリメントするインクリメント回路あるい捻ディ
クリメント回路と、外部からの命令又は前記インクリメ
ント回路の出力あるいは前記デクリメント回路の出力の
いづれか一方を選択し前記命令レジスタに供給する選別
回路とを含むことから構成される。
コーダに供給する後節を有する情報処理装置において、
前記命令レジスタの出力をラッチしインクリメントある
いはデクリメントするインクリメント回路あるい捻ディ
クリメント回路と、外部からの命令又は前記インクリメ
ント回路の出力あるいは前記デクリメント回路の出力の
いづれか一方を選択し前記命令レジスタに供給する選別
回路とを含むことから構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路図、第２図（ａ）伽）
はその動作タイミングチャートである。
はその動作タイミングチャートである。
本実施例は、命令レジスタとしての第１ラツチ５の出力
を命令デコーダへの入力信号１鳥〜ＩＲ，Ｉとして命令
デコーダ（図示していない）に供給する機能を有する情
報処理装置において、第１ラツチ５の出力を２ツチしイ
ンクリメントするインクリメント回路としての第２ラツ
チ７及びインクリメンタ８と、外部からの入男命令工。
を命令デコーダへの入力信号１鳥〜ＩＲ，Ｉとして命令
デコーダ（図示していない）に供給する機能を有する情
報処理装置において、第１ラツチ５の出力を２ツチしイ
ンクリメントするインクリメント回路としての第２ラツ
チ７及びインクリメンタ８と、外部からの入男命令工。
〜工、又はインクリメンタ８の出力のいづれか一方を選
択し第１ラツチ５に供給する選別回路としての選択グー
）−１，，２及びインバータ９とを含むことから構成さ
れる。々お図で３は選択信号Ａの入力端子、４．６はそ
れぞれ第１クロツク０１及び第２クロツク０２の入力端
子である。
択し第１ラツチ５に供給する選別回路としての選択グー
）−１，，２及びインバータ９とを含むことから構成さ
れる。々お図で３は選択信号Ａの入力端子、４．６はそ
れぞれ第１クロツク０１及び第２クロツク０２の入力端
子である。
すなわち、本実施例は、従来の命令レジスタは。
外部よりの入力命令工。〜工、をラッチする第１クロツ
ク０１と第１ラツチ５のみで構成されていたものを、前
記従来の命令レジスタに１選択ゲート１．２と１選択信
号人、第２クロック０２．第２ラツチ７及びインクリメ
ンタ８を付加したものである。
ク０１と第１ラツチ５のみで構成されていたものを、前
記従来の命令レジスタに１選択ゲート１．２と１選択信
号人、第２クロック０２．第２ラツチ７及びインクリメ
ンタ８を付加したものである。
次に１本実施例のも動作について説明する。
選択信号ＡをＨ＋＋にすれば５選択ゲートｌがオンし、
第２図（（転）に示す通り第１ラツチ５は外部からの入
力命令工。〜工、を第１クロツク０１にて取り込み、命
令デコーダへの入力信号、、！攬〜ＩＲ。
第２図（（転）に示す通り第１ラツチ５は外部からの入
力命令工。〜工、を第１クロツク０１にて取り込み、命
令デコーダへの入力信号、、！攬〜ＩＲ。
、を供給するという従来通りの動作ができる。
ところが、選択信号ＡをｗＩ、−にすれば、インバータ
９を介して選択ゲート２がオンし、第２図（ｂ）の様に
、第１ラツチ５の値を第２クロツク０２で第２２．チア
に取り込み、インクリメンタ８にトし７た信号を選択ゲ
ート２全通し て第１クロツクグ１にて第１ラツチ５が取り込む。
９を介して選択ゲート２がオンし、第２図（ｂ）の様に
、第１ラツチ５の値を第２クロツク０２で第２２．チア
に取り込み、インクリメンタ８にトし７た信号を選択ゲ
ート２全通し て第１クロツクグ１にて第１ラツチ５が取り込む。
つまり、デコーダへの入力信号ＩＲ８〜ＩＲ，としては
、つぎつぎにインクリメントされた値Ｎ、Ｎ＋１ｔＮ＋
２を入力できる事になる。
、つぎつぎにインクリメントされた値Ｎ、Ｎ＋１ｔＮ＋
２を入力できる事になる。
すなわち、命令デコーダへ００Ｈ％ＦＦ、Ｈのすべての
種類の命令を入力することが可能となる。
種類の命令を入力することが可能となる。
以上の説明より明白であるように、本実施例によると、
特別な装置を要せずに、自動的にすべての命令を発生出
来るため、情報処理装置の試験が簡略化できる。
特別な装置を要せずに、自動的にすべての命令を発生出
来るため、情報処理装置の試験が簡略化できる。
又、インクリメント回路をデクリメント回路に置き換え
ても同様の効果を得られることに自明である。
ても同様の効果を得られることに自明である。
（発明の効果）
以上、詳細説明したとおり１本発明の情報処理装置は、
命令レジスタの出力をラッチしインクリメントあるいは
デクリメントするインクリメント回路あるいはデクリメ
ント回路を含んでい石ので。
命令レジスタの出力をラッチしインクリメントあるいは
デクリメントするインクリメント回路あるいはデクリメ
ント回路を含んでい石ので。
自動的にすべての命令を発生出来るため、情報処理装置
の試験において、従来のように命令発生のための特別な
装置を必要とせず自動的に試験が可能であるという効果
を有している。
の試験において、従来のように命令発生のための特別な
装置を必要とせず自動的に試験が可能であるという効果
を有している。
４、図面の簡単な説明
第１図は本発明の一実施例の回路図、第２図（ａ）、（
ｂ）はその動作タイミングチャートである。
ｂ）はその動作タイミングチャートである。
１．２・・・・・・選択グー）、３．４・・・・・・入
力端子、５・・・・・・第１ラツチ、６・・・・・・入
力端子、７・・・・・・第２ラツチ、８・・・・・・イ
ンクリメンタ、９・・・・・・インバータ、Ａ・・・・
・・選択信号、■。〜工、・・・・・・入力命令。
力端子、５・・・・・・第１ラツチ、６・・・・・・入
力端子、７・・・・・・第２ラツチ、８・・・・・・イ
ンクリメンタ、９・・・・・・インバータ、Ａ・・・・
・・選択信号、■。〜工、・・・・・・入力命令。
ＩＲ０〜ＩＲ，・・・・・・命令デコーダへの入力信号
、ｙ’ ｉ ｓ ｌ ２・・・・・・クロック。
、ｙ’ ｉ ｓ ｌ ２・・・・・・クロック。
代理人 弁理士 内 原 晋６μｓ戸
７／
篤
１
図
Claims (1)
- 命令レジスタの出力を命令デコーダに供給する機能を有
する情報処理装置において、前記命令レジスタの出力を
ラッチしインクリメントあるいはデクリメントするイン
クリメント回路あるいはディクリメント回路と、外部か
らの命令又は前記インクリメント回路の出力あるいは前
記デクリメント回路の出力のいづれか一方を選択し前記
命令レジスタに供給する選別回路とを含むことを％徴と
する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072119A JPS60215253A (ja) | 1984-04-11 | 1984-04-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072119A JPS60215253A (ja) | 1984-04-11 | 1984-04-11 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215253A true JPS60215253A (ja) | 1985-10-28 |
Family
ID=13480140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072119A Pending JPS60215253A (ja) | 1984-04-11 | 1984-04-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077808A (en) * | 1997-08-08 | 2000-06-20 | Mazda Motor Corporation | Exhaust gas purifying catalyst and process of producing the same |
-
1984
- 1984-04-11 JP JP59072119A patent/JPS60215253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077808A (en) * | 1997-08-08 | 2000-06-20 | Mazda Motor Corporation | Exhaust gas purifying catalyst and process of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0556826A3 (en) | Microprocessor with self-diagnostic test function | |
| JPS60215253A (ja) | 情報処理装置 | |
| US5629946A (en) | High speed test pattern generator | |
| US5361365A (en) | Microprocessor for selectively performing cold and warm starts | |
| US5928357A (en) | Circuitry and method for performing branching without pipeline delay | |
| US4771377A (en) | Microcode control apparatus | |
| JP2806075B2 (ja) | マイクロコンピュータ | |
| JP2552103B2 (ja) | 半導体集積回路 | |
| MY112893A (en) | Testing data processing apparatus | |
| US4847616A (en) | Mode selection circuit | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JPS5455336A (en) | Data processor controlled by microprogram | |
| KR0154758B1 (ko) | 레지스터 세트 방법 및 회로 | |
| KR100284287B1 (ko) | 가변 리셋 어드레스를 가지는 마이크로프로세서 | |
| SU1753476A1 (ru) | Устройство дл адресации пам ти | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS573151A (en) | Test system for 1-chip microcomputer | |
| KR100285740B1 (ko) | 실시간 데이타 출력장치 | |
| JPH05181696A (ja) | マイクロコンピュータシステム | |
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JPS6031652A (ja) | Ｒｏｍ内蔵マイクロコンピュ−タ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPH04251331A (ja) | 情報処理装置 |