JPS60211966A - リ−ドフレ−ム素材の製造方法 - Google Patents

リ−ドフレ−ム素材の製造方法

Info

Publication number
JPS60211966A
JPS60211966A JP6885184A JP6885184A JPS60211966A JP S60211966 A JPS60211966 A JP S60211966A JP 6885184 A JP6885184 A JP 6885184A JP 6885184 A JP6885184 A JP 6885184A JP S60211966 A JPS60211966 A JP S60211966A
Authority
JP
Japan
Prior art keywords
tension
tape material
clad
tensile strength
clad tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6885184A
Other languages
English (en)
Inventor
Kazuo Yamazaki
和郎 山崎
Yoshihiro Yoshitake
吉武 義弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP6885184A priority Critical patent/JPS60211966A/ja
Publication of JPS60211966A publication Critical patent/JPS60211966A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 半導体装置、半導体集積回路に用いるクラツド材からな
る工Cリードフレーム素材を製造する方法の一種で、圧
接及び圧延においてクラッドテープ材に残留した応力(
残留応力と呼ぶ)を矯正する方法に関する。
〔従来技術とその問題点〕
、リードフレーム素材として用いるクラツド材は帯状母
材lと帯状の良電導体金属2を、圧接及び圧延加工し、
第1図のような部分クラツド材として製造される。この
際外観上縁伸び、中伸び、等の形状不良が生じないよう
に圧延加工を施しても、第2図に示すような残留応力が
発生する。
本明細書でクラツド比を第1図に示すt +/l o 
Xloof%)で表わす。残留応力の断面分布における
最大差は2Yp(クラッドテープ材の降伏応力(ky、
42)の2倍)に相当する。
この残留応力を矯正する為、一般的には、テンションレ
ベルやローラーレベルを施していたが、残留応力は第3
図に示すような残留応力分布にしかならない。つまり断
面分布における最大差は2YP15〜4 Yp15にし
か小さくならない。
この残留応力の為、第4図に示すようなリードフレーム
の形状に打抜かれた場合、各リードピン4・の先端の良
電導体金属部分3垂直方向(Y方向)の位置ばらつき(
ピン段差ばらつきと呼ぶ)や水平方向(X方向)のばら
つき(ビン間隔ばらつきと呼ぶ)等の寸法異常を起こし
ている。この寸法異常の為1リードビン4先端の良電導
体部分3と、工Cチップを、アルミ線もしくは金線でボ
ンディングする際、リードピン4・の良電導体部分3の
ばらつきにより、ボンディング不良を起している。
更ニ今後の工Cの集積度向上に伴なうリードフレームの
多ビン化に対し、クラツド材が対応しにくくなっている
〔発明の構成〕
クラッド比0.5〜30%で、加工率10〜60%のク
ラッドテープ材8を、サプライ側テンションブライドロ
ール6と巻取側テンションブライドO−ルアとその間に
配置した加熱炉5とからなる第5図のような、テンショ
ンアニール装置を用いて、還元性雰囲気中で材料温度を
200 iC以上700r以下の一定の温度にし、その
一定の温度におけるクラッドテープ材8の引張り強さく
σ)の70〜95%の張力を付加してテンションアニー
リングすることにある。このときの材料温度と引張り応
力の関係を第6図の斜線部分9に示す。
クラッド比0.5%以下ではクラッド製造時帯状良電導
体金属2の破断等の問題で製造困難であり不適当である
またクラツド比30%以上では一定の加熱温度において
帯状の良電導体金R2の熱膨張が帯状母材1に強く影響
し、帯状母材lの残留応力の矯正が不充分になってしま
う。
クラッド製造時の加工率が10%以下であると帯状の良
電導体金属2と帯状母材Iとが充分な接着を行なわず密
着不良になる。又、60%以上では帯状母材1の加工硬
化の影響が大きく、本発明による方法を用いても、充分
な矯正が得られなかった0 以上の理由により本発明−ではクラッドテープ材8とし
て、クラッド比0.5〜30%、加工率10〜60%と
するものである。
テンションアニーリングの際の加熱温度が200C以下
では、その温度のクランドテープ材8の引張り強さσの
70〜95%の張力を加えても、残留応力の矯正は不充
分であり、又、700 c以上では帯状の良電導体金属
2が溶けたり、帯状母材]の機械的性質つまり引張り強
さ、硬度が著しく変化する為にXa装置として使用でき
なくなる。
このように材料を200 C以上7ooc以下の一定の
温度に加熱し、この一定の加熱温度におけるクラッドテ
ープ材8の引張り強さの70〜95%の引張り応力を付
加することにより第2図に示した残留応力は、第7図に
示すような残留応力分布まで小さく矯正される。つまり
断面分布における残留応力の最大差が2 Yp15〜4
 Yp15がらIYp/10以下になり、第4・図のリ
ードフレーム形状に打抜かれた際の寸法ばらつきが著し
く改善される。
〔実施例と効果〕
帯状母材1として厚さ0.84 mm %幅31mmの
42%Ni−Fe合金条を用い、帯状の良電導体金属2
として厚さ0.01(ll1m、幅10.16rnmの
A1条箔を用イタ。
この帯状母材1と帯状の良電導体金属2を圧接後0.2
5問厚さまで圧延加工を行なった加工率26%のクラッ
ドテープ材8と、このクラッドテープ材8をテンション
レベルによる機械的矯正を行なった材料、そしてクラッ
ドテープ材8を第5図の装置により材料温度500CX
帆5分還元雰囲気中で・引張り応力をlolybm 、
18に9.Anm2.31 kg、1mm2.40 k
g/mm 。
七加えた材料について、それぞれ残留応力の断面分布に
おける最大差、及び第4図のようなリードフレームに打
抜いた際のリードピン4の良電導体金属部分3の垂直方
向(Y方向)の段差ばらつきの最大値を測定し、打法き
性評価を行なった。
なお、500CX0.5分におけるこのクラツド材のσ
]張り強さは43ψm2であった。
この結果を第1表に示す。
各供試材の圧延方向の残留応力の断面分布における最大
差は本発明品において著しく減少している。また打抜き
後のリードフレームのピン段差についても本発明品にお
いて著しく小さくなっている。
以上の結果より本発明方法を用いたものでは打抜き性は
著しく改善されている。
更に、今後の工Cの集積度向上によりリードフレームの
多ピン化が進んでも、本発明方法により打抜き性の良い
リードフレーム素材を供給することができ、リードフレ
ーム素材を広範囲に利用出来るものである。
又、低融点ガラスとリードフレーム素材をガラス付けし
、真空中にてその封止部のリーク発生率を第1表に示し
ているが、本発明方法によるものではこのリーク発生率
が著しく減少しており、工C組立て時におけるガラス封
止性の改善に利用できるものである。これは、熱処理を
還元性雰囲気中で施す際、クラッド加工時の圧延油等の
汚れ付着物が除去される為に起きる現象である。
【図面の簡単な説明】
第1図は本発明を行なうリードフレーム素材の概略図を
示す。第2図は第1図の圧接、圧延加工を施したま\の
クラッドテープ材の圧延方向の残留応力を断面分布で表
わしたもので、Ypはクラッドテープ材の降伏点を示す
。 第3図は第2図で表わしたクラッドテープ材に機械的矯
正を施した後の残留応力を断面分布で表わしたものであ
る。 第4・図は第1図のようなクラッドテープ材を打抜いて
リードフレームにした概略図である。 第5図は本発明の方法に用いるテンションアニール装置
の概略図である。 第6図は本発明において充分な残留応力矯正能力をもつ
クラッドテープ材のアニールのための加熱温度と引張り
応力の関係を示す。こ\でσは加熱温度における引張り
強さを示す。 第7図は第2図のクラッドテープ材に本発明の矯正方法
を施した後の残留応力を断面分布で示したものである。 各図において、 1・・帯状母材、2・帯状の良電導体金属、3・・良電
導体金属部分、′4・・・リードピン、5・・加熱炉、
6・・サプライ側テンションプライドルロール、7・・
巻取側テンションプライドルロール、8 クラッド金属
テープ、9・・各温度における残留応力矯正に必要な引
張り応力の範囲。 出願人 住友電気工業株式会社 代理人 弁理土中村勝成り、・ 1、、!、、’ 、−4 児5図 第6図 オオ料温月3 cc)

Claims (1)

    【特許請求の範囲】
  1. fl) Pe−Ni合金もしくはFeN1−(!o金合
    金らなる帯状母材の片側表面もしくは両側表面に帯状の
    良電導体金属を部分的にクラッド比0.5〜30%、加
    工率10〜60%でクラッドしてなるクラッドテープ材
    を、還元性雰囲気中にて200〜700C内の一定の温
    度で、このクラッドテープ材のこの加熱温度における引
    張り強さの70〜95%内の一定の引張り応力を付加し
    てテンションアニールすることを特徴とするリードフレ
    ーム素材の製造方法。
JP6885184A 1984-04-06 1984-04-06 リ−ドフレ−ム素材の製造方法 Pending JPS60211966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6885184A JPS60211966A (ja) 1984-04-06 1984-04-06 リ−ドフレ−ム素材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6885184A JPS60211966A (ja) 1984-04-06 1984-04-06 リ−ドフレ−ム素材の製造方法

Publications (1)

Publication Number Publication Date
JPS60211966A true JPS60211966A (ja) 1985-10-24

Family

ID=13385583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6885184A Pending JPS60211966A (ja) 1984-04-06 1984-04-06 リ−ドフレ−ム素材の製造方法

Country Status (1)

Country Link
JP (1) JPS60211966A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750262A (en) * 1986-05-01 1988-06-14 International Business Machines Corp. Method of fabricating a printed circuitry substrate
JPH08227958A (ja) * 1995-02-20 1996-09-03 Daido Steel Co Ltd Icリードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750262A (en) * 1986-05-01 1988-06-14 International Business Machines Corp. Method of fabricating a printed circuitry substrate
JPH08227958A (ja) * 1995-02-20 1996-09-03 Daido Steel Co Ltd Icリードフレームの製造方法

Similar Documents

Publication Publication Date Title
JPS60211966A (ja) リ−ドフレ−ム素材の製造方法
WO2018180941A1 (ja) Cu-Ni-Si系銅合金条
JPH07227620A (ja) ハーフエッチング用電気電子部品用板条材及びその製造方法
JP4581141B2 (ja) 放熱板およびその製造法
JPS6024585B2 (ja) クラツド材の製造方法
JP3303639B2 (ja) 半導体用銅系リード材の製造方法
JPH03273653A (ja) 樹脂被覆ボンディング細線
JPH0134717B2 (ja)
JPH02104624A (ja) リードフレーム材料の製造方法
JPH0867914A (ja) Icリ−ドフレ−ム材の製造方法
JPS6228784Y2 (ja)
JPS5896758A (ja) クラツド板の製造方法
JP2812879B2 (ja) 電気電子部品用板条材及びその製造方法
JP6762333B2 (ja) Cu−Ni−Si系銅合金条
JP2622632B2 (ja) 半導体装置用リードフレームの製造方法
JPH02109357A (ja) プラスチックモールド用クラッド板の製造方法
JPH0396262A (ja) リードフレームの製造方法
JPS63243238A (ja) 半導体装置のボンデイングワイヤ用Au合金極細線
JPH02239608A (ja) コンデンサ用リードフレーム
US4598473A (en) Process for producing reinforced structural articles and articles produced thereby
JPH03123062A (ja) 半導体装置用リードフレームの製造方法
JPH03138038A (ja) リードフレーム材の残留歪み除去方法
JPH02251156A (ja) 半導体素子ボンディング用金合金線
JPS58218153A (ja) 半導体用リ−ドフレ−ム
JPS629657A (ja) リ−ドフレ−ム用合金帯母材