JPS60211823A - 薄膜半導体形成装置 - Google Patents
薄膜半導体形成装置Info
- Publication number
- JPS60211823A JPS60211823A JP6749684A JP6749684A JPS60211823A JP S60211823 A JPS60211823 A JP S60211823A JP 6749684 A JP6749684 A JP 6749684A JP 6749684 A JP6749684 A JP 6749684A JP S60211823 A JPS60211823 A JP S60211823A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- envelope
- silicon
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜半導体形成装置、特に基板上に結晶シリコ
ンを含有する半導体薄膜を形成するための気相反応装置
の改良に関する。
ンを含有する半導体薄膜を形成するための気相反応装置
の改良に関する。
従来、シリコンを含有する半導体薄膜の形成法としては
ＣＶＤ（気相反応）法、スパッタ法、イオンブレーティ
ング法、真空蒸着法７分子線エピタキシー法などが知ら
れている。ＣＶＤ法はシリコンを含有する気体を熱分解
またはプラズマ分解（あるいは光分解）することによっ
て基板上にシリコンを含有する半導体薄膜を形成する方
法であり、スパッタ法はシリコンを含有するターゲット
にアルゴンなどの加速イオンを衝突させてターゲットの
表面から蒸発物を基板に向けて叩き出す方法であり、イ
オンブレーティング法はイオン化した蒸発物を加速して
基板に堆積させる方法であり、真空蒸着法２分子線エピ
タキシー法はそれぞ九真空中あるいは超高真空中で蒸発
物を基板に堆積させる方法である。これらの方法のうち
、半導体装置の能動部分に利用が可能な良質の半導体薄
膜が比較的容易に得られ、かつ多数の基板を同時に処理
することができる方法としてはＣＶＤ法がすぐれている
。
ＣＶＤ（気相反応）法、スパッタ法、イオンブレーティ
ング法、真空蒸着法７分子線エピタキシー法などが知ら
れている。ＣＶＤ法はシリコンを含有する気体を熱分解
またはプラズマ分解（あるいは光分解）することによっ
て基板上にシリコンを含有する半導体薄膜を形成する方
法であり、スパッタ法はシリコンを含有するターゲット
にアルゴンなどの加速イオンを衝突させてターゲットの
表面から蒸発物を基板に向けて叩き出す方法であり、イ
オンブレーティング法はイオン化した蒸発物を加速して
基板に堆積させる方法であり、真空蒸着法２分子線エピ
タキシー法はそれぞ九真空中あるいは超高真空中で蒸発
物を基板に堆積させる方法である。これらの方法のうち
、半導体装置の能動部分に利用が可能な良質の半導体薄
膜が比較的容易に得られ、かつ多数の基板を同時に処理
することができる方法としてはＣＶＤ法がすぐれている
。
ＣＶＤ法の中にはシリコンを含有する気体、例えばＳ
ｉ Ｈ４、Ｓ ｉ ＨＣＩＢ などを高温で熱分解する
熱分解法、紫外線によって分解する光分解法、グロー放
電によって発生するプラズマのエネルギーを利用するプ
ラズマ分解法などがある。プラズマ分解法は、熱分解法
に比べて低い基板温度で膜形成が可能であるので、耐熱
性が悪いガラス、プラスチックなどの基板にシリコンを
含有する膜を形成したい場合によく用いられる。プラズ
マ分解を用いたＣＶＤ法（以下プラズマＣＶＤ法と呼ぶ
）はアモルファスシリコン薄膜の形成や結晶シリコンを
含有する膜の形成によく用いられるが、プラズマが極め
て活性であるために、プラズマを閉じ込めるための外囲
器や、プラズマを発生させるための電極と接触して不純
物元素をプラズマ中に取り込み、基板に堆積させるシリ
コン膜中に望ましからぬ不純物を混入させ易いという欠
点がある。
ｉ Ｈ４、Ｓ ｉ ＨＣＩＢ などを高温で熱分解する
熱分解法、紫外線によって分解する光分解法、グロー放
電によって発生するプラズマのエネルギーを利用するプ
ラズマ分解法などがある。プラズマ分解法は、熱分解法
に比べて低い基板温度で膜形成が可能であるので、耐熱
性が悪いガラス、プラスチックなどの基板にシリコンを
含有する膜を形成したい場合によく用いられる。プラズ
マ分解を用いたＣＶＤ法（以下プラズマＣＶＤ法と呼ぶ
）はアモルファスシリコン薄膜の形成や結晶シリコンを
含有する膜の形成によく用いられるが、プラズマが極め
て活性であるために、プラズマを閉じ込めるための外囲
器や、プラズマを発生させるための電極と接触して不純
物元素をプラズマ中に取り込み、基板に堆積させるシリ
コン膜中に望ましからぬ不純物を混入させ易いという欠
点がある。
また、特に結晶シリコンを含有する薄膜を形成する場合
には、シリコン薄膜が放電電極上にも堆積し、高温状態
で低抵抗の導電性薄膜となるため、放電電極間が導通状
態となって放電が停止することがしばしばあった。
には、シリコン薄膜が放電電極上にも堆積し、高温状態
で低抵抗の導電性薄膜となるため、放電電極間が導通状
態となって放電が停止することがしばしばあった。
本発明は、上記の欠点をなくし、プラズマＣＶＤ法を用
いて、結晶シリコンを含有する高純度の半導体薄膜を再
現性よく形成するための形成装置を提供することを目的
とする。
いて、結晶シリコンを含有する高純度の半導体薄膜を再
現性よく形成するための形成装置を提供することを目的
とする。
上記目的を達成するため、本発明においては、シリコン
結晶を含有する膜が付着するような領域に存在する放電
電極は、相互の物理的間隔を固定するための治具の形状
を電極面の沿面距離を増大させるような檻のある形にす
ること、また、プラズマに接触する可能性のある外囲器
の内壁、蒸着基板の支持具２グロ一放電発生のための対
向電極群の表面がシリコンを含有する材質でおおわれて
いるようにすることを骨子とする。
結晶を含有する膜が付着するような領域に存在する放電
電極は、相互の物理的間隔を固定するための治具の形状
を電極面の沿面距離を増大させるような檻のある形にす
ること、また、プラズマに接触する可能性のある外囲器
の内壁、蒸着基板の支持具２グロ一放電発生のための対
向電極群の表面がシリコンを含有する材質でおおわれて
いるようにすることを骨子とする。
第１図は、従来方式の平行平板型プラズマＣＶＤ装置で
ある。外囲器１はガラスあるいはステンレス製の真空容
器であり、排気系２によって器内を真空にすることがで
きるゎ基板３は基板ホルダ４の上に設置され、基板ホル
ダ４内に設けられたヒーター５に、加熱電源６がら供給
される電力によって所定の基板温度にまで加熱される。
ある。外囲器１はガラスあるいはステンレス製の真空容
器であり、排気系２によって器内を真空にすることがで
きるゎ基板３は基板ホルダ４の上に設置され、基板ホル
ダ４内に設けられたヒーター５に、加熱電源６がら供給
される電力によって所定の基板温度にまで加熱される。
排気された外囲器１内にはガス導入系７によってＳ ｉ
Ｉ−１４等シリコンを含有するガスが所定の圧力およ
び流量で導入され、高周波電源８がら基板ホルダ４と対
向電極５との間に印加さゎる高周波電力により外囲器１
内に発生させたグロー放電によるプラズマのエネルギー
によってガスを分解して基Ｆｉ、３上にシリコンを含有
する薄膜を形成する。この方法は１５０〜３５０ ℃の
比較的低い基板温度でアモルファスシリコン１換を形成
する場合によく用いられるか、アモルファスシリコンよ
り大なるキャリア移動を有する結晶シリコンを含有する
薄膜形成には必ずしも適していない。すなわち、太陽電
池やＳ膜トランジスタなど、アモルファスシリコンより
も大なるキャリア移動度がしばしは要求される薄膜デバ
イス用のシリコン膜としては結晶シリコンを含有する膜
が望ましいが、この結晶シリコンを含有する膜形成をプ
ラズマＣＶＤ法を用いて行なうためには４００ ℃〜７
５０ ’Ｃの基板温度が必要である。第１図の構成の装
置において・このように高い基板温度を得るためには基
板ホルダ４の温度を５００℃以上に設定することがしば
しば必要であり、その場合、基板ホルダ４と原料ガスと
の反応が起ったり、基板３の加熱効率が悪くて多大の加
熱電力を必要としたりする不都合が生じる。
Ｉ−１４等シリコンを含有するガスが所定の圧力およ
び流量で導入され、高周波電源８がら基板ホルダ４と対
向電極５との間に印加さゎる高周波電力により外囲器１
内に発生させたグロー放電によるプラズマのエネルギー
によってガスを分解して基Ｆｉ、３上にシリコンを含有
する薄膜を形成する。この方法は１５０〜３５０ ℃の
比較的低い基板温度でアモルファスシリコン１換を形成
する場合によく用いられるか、アモルファスシリコンよ
り大なるキャリア移動を有する結晶シリコンを含有する
薄膜形成には必ずしも適していない。すなわち、太陽電
池やＳ膜トランジスタなど、アモルファスシリコンより
も大なるキャリア移動度がしばしは要求される薄膜デバ
イス用のシリコン膜としては結晶シリコンを含有する膜
が望ましいが、この結晶シリコンを含有する膜形成をプ
ラズマＣＶＤ法を用いて行なうためには４００ ℃〜７
５０ ’Ｃの基板温度が必要である。第１図の構成の装
置において・このように高い基板温度を得るためには基
板ホルダ４の温度を５００℃以上に設定することがしば
しば必要であり、その場合、基板ホルダ４と原料ガスと
の反応が起ったり、基板３の加熱効率が悪くて多大の加
熱電力を必要としたりする不都合が生じる。
したがって、このように高温の基板温度の下でのプラズ
マＣｖＤを行うには第１図の平行平板型装置よりも外熱
型プラズマＣＶＤ装置を用いる方が望ましい。
マＣｖＤを行うには第１図の平行平板型装置よりも外熱
型プラズマＣＶＤ装置を用いる方が望ましい。
第２図は外熱型プラズマＣＶＤ装置である。外囲器９は
排気系１０によって少なくともｌＸｌ０−’Ｔ ｏｒｒ
以上の高真空に排気することが可能であり、その内部に
はガス導入系１１によってＳ ｉＨａ ＋ＰＨ３、Ｂ２
Ｈ，、Ｈ２などのガスを導入することができる。外囲
器の外側には電気炉１２が設置されており、電源Ｉ３か
らの供給電力によって所望の温度に加熱することができ
る。外囲器９内には一対または二対以上の導電性基板ホ
ルダ１４が挿入され、蒸着基板１５はこの基板ホルダ上
に固定される。プラズマを発生するための高周波電力は
外部電源Ｊ６によって供給され、基板ホルダ１４を通し
て外囲器９内に導入され、基板ホルダ１４の間でプラズ
マを発生し、そのエネルギーによって基板１５上にシリ
コンを含有する膜を形成する。
排気系１０によって少なくともｌＸｌ０−’Ｔ ｏｒｒ
以上の高真空に排気することが可能であり、その内部に
はガス導入系１１によってＳ ｉＨａ ＋ＰＨ３、Ｂ２
Ｈ，、Ｈ２などのガスを導入することができる。外囲
器の外側には電気炉１２が設置されており、電源Ｉ３か
らの供給電力によって所望の温度に加熱することができ
る。外囲器９内には一対または二対以上の導電性基板ホ
ルダ１４が挿入され、蒸着基板１５はこの基板ホルダ上
に固定される。プラズマを発生するための高周波電力は
外部電源Ｊ６によって供給され、基板ホルダ１４を通し
て外囲器９内に導入され、基板ホルダ１４の間でプラズ
マを発生し、そのエネルギーによって基板１５上にシリ
コンを含有する膜を形成する。
この方法は第１図の平行平板型と異なり、基板からの熱
放散が少ないので、比較的高い基板温度も容易に設定す
ることができるが、一方外囲器９自体も同時に加熱され
るため、外囲器の内壁は、導入ガスとの反応やガスの汚
染を防ぐために大部分をシリコンを含有する材質でおお
われていることが望ましい。これは１例えばステンレス
製の外囲器内にＣＶＤ法によってシリコン１摸あるいは
炭化シリコン膜を被着するというような手段を用いても
よいが、より簡昨には石英製の外囲器９を用いるという
ことによっても実現できる。さらに基板ホルダ１４の材
質は導電性でなくてはならないため、グラファイトある
いはアルミニウム、ステンレス等が用いられるが、これ
も品温におけるガス系との反応を避けるため、その表面
の少くとも一部分がシリコンを含有する物質でおおわれ
ていることが望ましい。この基板ホルダ１４は高周波電
力を導入する必要があるため、対になっており、その対
の間隔を一定に保つための固定具１７によって固定され
ている。しかしながら、この固定具１７の存在によって
実用上の問題点が発生する。
放散が少ないので、比較的高い基板温度も容易に設定す
ることができるが、一方外囲器９自体も同時に加熱され
るため、外囲器の内壁は、導入ガスとの反応やガスの汚
染を防ぐために大部分をシリコンを含有する材質でおお
われていることが望ましい。これは１例えばステンレス
製の外囲器内にＣＶＤ法によってシリコン１摸あるいは
炭化シリコン膜を被着するというような手段を用いても
よいが、より簡昨には石英製の外囲器９を用いるという
ことによっても実現できる。さらに基板ホルダ１４の材
質は導電性でなくてはならないため、グラファイトある
いはアルミニウム、ステンレス等が用いられるが、これ
も品温におけるガス系との反応を避けるため、その表面
の少くとも一部分がシリコンを含有する物質でおおわれ
ていることが望ましい。この基板ホルダ１４は高周波電
力を導入する必要があるため、対になっており、その対
の間隔を一定に保つための固定具１７によって固定され
ている。しかしながら、この固定具１７の存在によって
実用上の問題点が発生する。
すなわち、固定具１７は基板ホルダ対間を固定するもの
°であるために高周波の短絡を防ぐため石英、セラミッ
クス等の絶縁物で作らなくてはならない。
°であるために高周波の短絡を防ぐため石英、セラミッ
クス等の絶縁物で作らなくてはならない。
しかるにこの固定具１７は膜形成にプラズマと接触する
ために、その表面にもシリコンを含有する膜が堆積する
。シリコンは高温で導電性を有するため、固定具１７の
表面は導電性となって基板ホルダ１４の間を短絡し、そ
の結果、放電が停止するという事故がしばしば起った。
ために、その表面にもシリコンを含有する膜が堆積する
。シリコンは高温で導電性を有するため、固定具１７の
表面は導電性となって基板ホルダ１４の間を短絡し、そ
の結果、放電が停止するという事故がしばしば起った。
本発明は外熱型プラズマＣＶＤの長所を生かし、しかも
基板ホルダ１４間の短絡が起らないようなＣＶＤ装置を
得るためになされたものであって、膜形成時に高温にな
る領域での固定治具に１でのある特殊な形状をもたせる
ものである。
基板ホルダ１４間の短絡が起らないようなＣＶＤ装置を
得るためになされたものであって、膜形成時に高温にな
る領域での固定治具に１でのある特殊な形状をもたせる
ものである。
第３図（ａ）、 （ｂ）および（ｃ）は本発明にょる固
定治具の断面図の例を示したものである。対向電極群１
４．１４’の物理的間隔を一定に保つための治具１７，
１７’は、いずれもその沿面距離が対向電極群１４．１
４’の間の直線距離よりも長くなるようなり虻のある構
造となっている。本発明者らによれば、図中にｄで示し
た襞の間の最小間隙は本発明の有効性のために極めて重
要な距離となっており、通常のプラズマＣＶＤにおいて
、本発明が効力を発揮して電極間の短絡を起さないため
には、ｄの値は１ｍｍを越えてはならないことがわかっ
た。なお、第３図（ｂ）および（ｃ）における１９は固
定軸、１８は放電防止用の絶縁物である。更にこの固定
治具にシリコンを含有する薄膜が付着して短絡を起さに
いためには、この固定冶具を薄膜堆積時に４００℃を越
える領域に存在せしめないことも極めて有効であること
がわかった。これは付着する半導体薄膜の電圧抵抗は温
度上昇にともなって指数関数的に急激に減少するため、
固定治具部分は極力低温にすることが望ましい。また４
００℃を越えない領域で形成されるシリコンを含有する
薄膜の主体が高抵抗のアモルファス状態であり、４００
’Ｃ程度に温度が上昇しても結晶の場合のように電圧抵
抗が低下しないためである。
定治具の断面図の例を示したものである。対向電極群１
４．１４’の物理的間隔を一定に保つための治具１７，
１７’は、いずれもその沿面距離が対向電極群１４．１
４’の間の直線距離よりも長くなるようなり虻のある構
造となっている。本発明者らによれば、図中にｄで示し
た襞の間の最小間隙は本発明の有効性のために極めて重
要な距離となっており、通常のプラズマＣＶＤにおいて
、本発明が効力を発揮して電極間の短絡を起さないため
には、ｄの値は１ｍｍを越えてはならないことがわかっ
た。なお、第３図（ｂ）および（ｃ）における１９は固
定軸、１８は放電防止用の絶縁物である。更にこの固定
治具にシリコンを含有する薄膜が付着して短絡を起さに
いためには、この固定冶具を薄膜堆積時に４００℃を越
える領域に存在せしめないことも極めて有効であること
がわかった。これは付着する半導体薄膜の電圧抵抗は温
度上昇にともなって指数関数的に急激に減少するため、
固定治具部分は極力低温にすることが望ましい。また４
００℃を越えない領域で形成されるシリコンを含有する
薄膜の主体が高抵抗のアモルファス状態であり、４００
’Ｃ程度に温度が上昇しても結晶の場合のように電圧抵
抗が低下しないためである。
以下に本発明を実施例を用いて説明する。
第４図に示すように石英管から成る外囲器９中にグラフ
ァイト製の一対の基板ホルダＪ４をおき、この両端をア
ルミナ製の最小間隙０ 、５ ｍｍの襞のある固定具１
７を用いて基板ホルダの間隔が一定に保たれるように固
定する。基板ホルタ１４の表面にはあらかじめＣＶＤ法
シリコン１模を形成しておきグラファイトの素地が露出
しないようにしておく。コーニング７０５９ガラス基板
１５を基板ホルダに固定し、外囲器内を排気してＩＸｌ
、０−５Ｔｏｒｒの圧力で電気炉１２の温度を」二げ、
基板１５の温度が５５０℃に保持されるようにする。こ
の時、固定具１７の温度は３５０°Ｃである。外囲器９
パ中に水素９０％、５ｉＨ４１０％の混合ガスを５０ｃ
ｃ／分の流量で導入し、排気速度を調節して０ 、５
Ｔｏｒｒの圧力とした。基カホルタ１４の相対する極に
１３．５６Ｍｔｌｚの高周波を印加したグロー放電を発
生せしめる。この放電によってＳ ｉ Ｈａは分解し、
基板１５上にはシリコンの微結晶を含有する薄膜が堆積
する。固定具１７のある部分は低温のため、微結晶を含
有する薄膜は形成されず、高抵抗のアモルファス・シリ
コン膜がＭｌ、積する。
ァイト製の一対の基板ホルダＪ４をおき、この両端をア
ルミナ製の最小間隙０ 、５ ｍｍの襞のある固定具１
７を用いて基板ホルダの間隔が一定に保たれるように固
定する。基板ホルタ１４の表面にはあらかじめＣＶＤ法
シリコン１模を形成しておきグラファイトの素地が露出
しないようにしておく。コーニング７０５９ガラス基板
１５を基板ホルダに固定し、外囲器内を排気してＩＸｌ
、０−５Ｔｏｒｒの圧力で電気炉１２の温度を」二げ、
基板１５の温度が５５０℃に保持されるようにする。こ
の時、固定具１７の温度は３５０°Ｃである。外囲器９
パ中に水素９０％、５ｉＨ４１０％の混合ガスを５０ｃ
ｃ／分の流量で導入し、排気速度を調節して０ 、５
Ｔｏｒｒの圧力とした。基カホルタ１４の相対する極に
１３．５６Ｍｔｌｚの高周波を印加したグロー放電を発
生せしめる。この放電によってＳ ｉ Ｈａは分解し、
基板１５上にはシリコンの微結晶を含有する薄膜が堆積
する。固定具１７のある部分は低温のため、微結晶を含
有する薄膜は形成されず、高抵抗のアモルファス・シリ
コン膜がＭｌ、積する。
また襞の奥の部分への膜の堆積は極めてり？ないアモル
ファス・シリコン１模は３５０°Ｃ程度の高温において
も電気抵抗か高く、基板ホルタｌ ／ｌの両電極間で短
絡がおこることはない。したがって膜形成の最後まで、
基板ホルタ１４間の短絡によって放電が停止することな
く、安定な放電によって基板１５上に微結晶を含有する
シリコン薄膜を形成することかできる。なお、第４図中
の１２は電気炉である。
ファス・シリコン１模は３５０°Ｃ程度の高温において
も電気抵抗か高く、基板ホルタｌ ／ｌの両電極間で短
絡がおこることはない。したがって膜形成の最後まで、
基板ホルタ１４間の短絡によって放電が停止することな
く、安定な放電によって基板１５上に微結晶を含有する
シリコン薄膜を形成することかできる。なお、第４図中
の１２は電気炉である。
以上の実施例によって明らかなように本発明によるシリ
コン薄膜の形成方法は、容易に微結晶を含有する膜を形
成することができ、太陽電池や薄膜トランジスタ用の薄
膜シリコンの形成にきわめて有効である。
コン薄膜の形成方法は、容易に微結晶を含有する膜を形
成することができ、太陽電池や薄膜トランジスタ用の薄
膜シリコンの形成にきわめて有効である。
分を示す図である。
■、９；外囲器、２’、１０；排気系、３，１５；基板
、４；基板水ルダ、５；加熱ヒータ、６；ヒータ電源、
７，１１；ガス源、８，１６；高周波電源、１２；電気
炉、１３；電気炉電源、１４；基板ホルダ兼対向電極、
１７；固定治具、１８；放電防止絶縁膜。 特許出願人工業技術院長用田裕部 簾 １ 目 ρ 築 、２ 図 （ａ）
、４；基板水ルダ、５；加熱ヒータ、６；ヒータ電源、
７，１１；ガス源、８，１６；高周波電源、１２；電気
炉、１３；電気炉電源、１４；基板ホルダ兼対向電極、
１７；固定治具、１８；放電防止絶縁膜。 特許出願人工業技術院長用田裕部 簾 １ 目 ρ 築 、２ 図 （ａ）
Claims (1)
- 【特許請求の範囲】 ゛ １．少なくとも１ 、ａ、真空に排気することが可能な外囲器、ｂ、外囲器
の外側から蒸着基板を加熱するための炉体、 Ｃ０外囲器の内部でグロー放電によりプラズマを発生さ
せるための対向電極群、 ｄ、シリコンを含有する気体を外囲器中に導入するため
のガス導入系 を具備し、蒸着基板上に結晶シリコンを含有する薄膜を
堆積する目的で用いられる気相反応装置において、上記
対向電極群相互の物理的間隔を一定に保つための固定冶
具の表面の形状が、対向電極間の直線距離に比べて大な
る沿面距離を持つ様な襞を有することを特徴とする薄膜
半導体形成装置。 ２、前記固体治具の敗の部分の対向する表面の最小間隙
が１ｍｍを越えないことを特徴とする特許請求の範囲第
１項記載の薄膜半導体形成装置。 ３、少なくとも外囲器の内壁の大部分がシリコンを含有
する月質でおおわれていることを特徴とする特許請求範
囲第１項記載の半導体形成装置。 ４、蒸着基板の支持具および外囲器内に存在するタロー
放電のための対向電極群の少なくとも一部分がシリコン
を含有する月質でおおわれていることを特徴とする特許
請求範囲第１項記載の薄膜半導体形成装置。 ５、対向電極群の物理的間隔を一定に保つための固定冶
具が、外囲器内で薄膜堆積時の）１ｖ度が／Ｉ００°Ｃ
を越えない場所に存在していることを特徴とする特許請
求範囲第１項記伐の、Ｗ膜半導体形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6749684A JPS60211823A (ja) | 1984-04-06 | 1984-04-06 | 薄膜半導体形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6749684A JPS60211823A (ja) | 1984-04-06 | 1984-04-06 | 薄膜半導体形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211823A true JPS60211823A (ja) | 1985-10-24 |
Family
ID=13346652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6749684A Pending JPS60211823A (ja) | 1984-04-06 | 1984-04-06 | 薄膜半導体形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
| JPH05102041A (ja) * | 1991-10-03 | 1993-04-23 | Nissin Electric Co Ltd | プラズマｃｖｄ装置 |
| US5960159A (en) * | 1997-10-14 | 1999-09-28 | Kokusai Electric Co., Ltd. | Heat treatment of semiconductor wafers where upper heater directly heats upper wafer in its entirety and lower heater directly heats lower wafer in its entirety |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884037A (ja) * | 1981-11-12 | 1983-05-20 | アドヴアンスト・セミコンダクタ−・マテイリアルズ・アメリカ・インコ−ポレ−テツド | Ｒｆプラズマ析出系における導電板間の短絡を防ぐためのスペ−サ− |
-
1984
- 1984-04-06 JP JP6749684A patent/JPS60211823A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884037A (ja) * | 1981-11-12 | 1983-05-20 | アドヴアンスト・セミコンダクタ−・マテイリアルズ・アメリカ・インコ−ポレ−テツド | Ｒｆプラズマ析出系における導電板間の短絡を防ぐためのスペ−サ− |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224221A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 半導体装置製造方法、基板処理装置および半導体装置製造装置 |
| JPH05102041A (ja) * | 1991-10-03 | 1993-04-23 | Nissin Electric Co Ltd | プラズマｃｖｄ装置 |
| US5960159A (en) * | 1997-10-14 | 1999-09-28 | Kokusai Electric Co., Ltd. | Heat treatment of semiconductor wafers where upper heater directly heats upper wafer in its entirety and lower heater directly heats lower wafer in its entirety |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006263B1 (ko) | 기판면상에 다이아몬드를 증착시키는 장치 및 방법 | |
| EP0095887B1 (en) | Apparatus for plasma chemical vapour deposition | |
| JP2532401Y2 (ja) | バイアスｅｃｒプラズマｃｖｄ装置 | |
| WO1996005337A9 (en) | Formation of diamond materials by rapid-heating and rapid-quenching of carbon-containing materials | |
| EP0776386A4 (ja) | ||
| CN105568253A (zh) | 一种等离子体化学气相沉积设备生长六方氮化硼的方法 | |
| JP2004128322A (ja) | 発熱体ｃｖｄ装置及び、発熱体ｃｖｄ装置における発熱体と電力供給機構との間の接続構造 | |
| EP0223787B1 (en) | Selective chemical vapor deposition method and apparatus | |
| JPS5884111A (ja) | ケイ素の改良されたプラズマ析出法 | |
| JPS60211823A (ja) | 薄膜半導体形成装置 | |
| JP2590534B2 (ja) | 薄膜形成方法 | |
| JPS5856249B2 (ja) | プラズマ反応による薄膜の製造方法 | |
| JPH0692280B2 (ja) | 結晶薄膜の製造方法 | |
| JP2646439B2 (ja) | ダイヤモンドの気相合成方法および装置 | |
| JPH0420985B2 (ja) | ||
| US3340848A (en) | Apparatus for producing purs semiconductor material | |
| JP3259452B2 (ja) | プラズマｃｖｄ装置に用いる電極及びプラズマｃｖｄ装置 | |
| JP3259453B2 (ja) | プラズマｃｖｄ装置に用いる電極及びプラズマｃｖｄ装置 | |
| JPH03143506A (ja) | 精製装置及び精製方法 | |
| JPH079059B2 (ja) | 炭素薄膜の製造方法 | |
| JPS58157139A (ja) | 窒化モリブデン膜の気相成長方法 | |
| JP2646438B2 (ja) | ダイヤモンド気相合成方法 | |
| JPS62235466A (ja) | 蒸着物質発生装置 | |
| JPS643338B2 (ja) | ||
| JPH022612A (ja) | 多結晶シリコンの製法 |