JPS60208164A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は入力画素数に対して異なる記録画素数で記録媒
体上に画像を記録する記録装置に関する。

〈従来技術〉 従来より、入力画素数に対して異なる記録画素数を得る
為に種々の方法が提案されている。

特に入力画素数よりも多い記録画素数を得る場合には、
隣接する入力画素の濃度データからその間の記録画素の
濃度データを得る為に補間か行われ乙のが普通である。

ここで、−走査線内の入力画素数を４８０としてＡ倍補
間をする場合について考えてみる。

人力画素の４８０画素は記録画素の６４０画素となると
考えられるが、第１図に示す如く、６４０番目の記録画
素ｂ６４０は入力画素８４８０の外側に位置し、ｂ６４
ｏの正確な濃度データを得ることができない。

又、記録ヘッドの往復時共に記録を行う為に補間動作を
両方向から行う場合について考えてみる。

往動時の補間による記録画素の位［ｂをＯで示し、復動
時の記録画素の位ａｉ　ｂ／を△で示す。

両方向共に同じ補間動作を行うとすると、第１図から明
らかな様に往動時と、往動時で記録画素の位置が微小距
離ずれてしまう。従って得られたデータを走査方向の同
一位置に記録すると、記録画像の解像度が落ちてしまう
。又、記録位置をずら−して記録すると、記録系に複雑
な機構が必要となり、装置の大型化、コストアップを招
くと共に、記録画像の端部が揃わず見苦しい画像となる
。

く目的〉 本発明は上述の如き、問題点の解消を目的とすると共に
、往動記録時及び復動記録時の両方で同一の倍率変換処
理を可能とした記録装置の提供を目的としている。

〈実施例〉 第２図に本発明の一実施例の読取り及び記録装置のブロ
ック図を示す。

図において１０は原稿、１１は読取走査線、１２は結像
レンズ、１３は読取用ＣＣＤラインセンサ、１４はアナ
ログ・デジタル変換器（以下Ａ／Ｄ変換器）、１５はラ
インメモリ、１６は補間回路、１７はデジタル・アナロ
グ変換器、（以下Ｄ／Ａ変換器）、１８は記録ヘッドの
ドライバ回路、１９は記録ヘッドであるインクジェット
ヘッド、２０は記録紙、２１はヘッド１９の走査用ロー
ラ、２２は走査用ベルト、２３は記録主走査線、２５は
タイミング信号発生器を夫、臀示す。以下動作説明する
。

ＣＣＤラインセンサ１３杖原槁１０の走査線１１に沿っ
て−ライン分の画像を読取り、続取られた信号はＡ／Ｄ
変換器１４でデジタル信号に変換されてラインメモリ１
５内に蓄積される。

ラインメモリ１５の出力は補間回路１６で本例において
は４／３倍補間されたのちＤ／Ａ変換器１７でアナログ
信号に直され、ドライバ１８を介して吐出液滴の皺を制
御しうるインクジェットヘッド１９に印加される。イン
クジェットヘッド１９は記録画素データに応じた黴の液
滴を吐出した階調画像を記録紙２０上に形成する。

インクジェットヘッド１９は走査用ベルト２１、及び走
査用ベルト２２により矢印α、β両方向に走査される。

ここで、ラインメモリ１５は、−ライン毎に読出方向（
Ａ、Ｂ）を逆転する。

ラインメモリ１５が矢印Ａ方向に読出された時にはヘッ
ド１９は矢印α方向に走査し、矢印Ｂ方向に続出された
時にはヘッド１９は矢印Ｂ方向に走査される。つまりラ
インセンサ１３の読出方向は常に一定で、ヘッド１９の
記録方向は反転するので、記録方向に合わせてラインメ
モリ１５でその続出方向を反転している。

第３図はラインメモリ１５と補間回路１６の詳細を示す
図である。ラインメモリ１５は両方向読出しが可能なシ
フトレジスタにより構成され、ａｌ　ｘ　８４７ｇ、即
ち全部で４７８人力画素のデジタルデータが格１納され
る。そして両端ａｌ１８４７８の出力がマルチプレクサ
３１に接続され、ａ２゜ａ４７７の出かマルチプレクサ
３２に出力される。

従って、マルチプレクサ３２の出力データは、マルチプ
レクサ３１の出力データよりも一画素後のデータである
。そしてラインメモリ１５は読出クロックＳＣＬにより
読み出され、読み出し方向は記録の走査方向を示す信号
ＤＳＫより制御される。ａｌ　、　ａ２・・・・・・の
順に読み出される場合にはマルチプレクサ３１．３２は
下段の人力を選択し、ａ４７８　＊　８４７７　＋の順
に読み出される場合には上段の入力を選択する。

マルチプレクサ３１の出力ａｘはマルチプレクサ３６、
及び演算回路３３．３４．３５ＶＣ夫々入力され、又マ
ルチプレクサ３２の出力ａ！＋、は演算回路３３．３４
．３５に夫々人力される。

演算回路３３は ａｘ＋３ａｘ＋。

演算回路３４は ・ａｚ＋ａｚ４１ 演算回路３５は ３ａ、＋ａｚ＋１ の演算を行い、各出力はマルチプレクサ３６のｗ、ｘ、
ｙの入力端子に入力される。

マルチプレクサ３６は第５図のタイミングチャートに示
すタイミング信号’ｆ’ａ　、　’ｌ’ｂにより制御さ
れ、（Ｔａ、Ｔｂ）　＝（０、０）の時は入力端子■を
、（Ｔａ　、Ｔｂ）＝（０、１）の時はＷを、（Ｔａ。

Ｔｂ）＝（１，０）の時はＸを、（Ｔａ　、Ｔｂ）＝−
（１，１）の時Ｈｙを選択し、ラッチ回路３７に出力す
る。

ラッチ回路３７ＶｉラツチパルスＬＰによりマルチプレ
クサ３６の出力を選択するので、ラッチ回路３７の出力
はパルスＬＰに伴って、Ｖ、Ｗ。

ｘ、ｙ、ｖ、ｗ、・・・・・・の順に変化する。従って
、ラッチ回路３７からは第４図の右側に示す如き出力が
順次出力される。

ここで、ラインメモリー５に入力される画素数を４７８
としたので、ａｌから順に読み出した場合、最後の入力
画素データ８４７８は出力画素データｂ６３７と１対１
に対応する。又、ａ４７８から順に読み出した場合には
最後の入力画素データ町は出力画業データｂｌと１対１
に対応する。

何故なら、１倍補間の場合、記録画素データｂ４ｋ　、
　Ｉ）４に−１ｖ　ｂｍに−２・ｂｍに−３は次の如く
表わせる。（但し、ｋＦ′ｉ、正の整数） ３１ ｂ４ｈ　−７ａｓ＊　＋　、　８３に＋ｌ　（１）ｂａ
ｋ−１＝　香ａｓｈ−１＋”　ａｓｈ２（２） ｂｍに−２”十８３に−２＋　３−８３に−１４（３） ｂｍに−３”　２３に−２（４） そこで入力画素数ｎが３ｋ　、　３に＋１　、３に＋２
の場合について最大数の記録画素を得た場合における最
後の記録画素のデータｂｍは次の如く表わせる。

１）ｎ＝３にの場合、第６図１）に示す如＜　８３ｋま
でのデータが用いつるので上式の（２）に相当し、ｂｍ
は次の如く表わせる。

ｂｍ＝ｂ４に一１＝２　”３に−１＋　’　３３にＭ　
）　ｎ　＝　３　ｋ　＋　１の場合、第６図１１）に示
す如くａｌｌｋ＋１までのデータが用いうるので上式の
（４）に相当し、ｂｍｌｄ次の如く表わせる。

ｂｍ＝　ｂｍ（ｋ＋ｘ）−ａ　＝　ａｌ（ｋ＋１）−２
つまりｂｒｎ＝　ｂｍに＋１　”　８３に＋１１１１　
）　ｎ　＝　３　ｋ　＋　２の場合、第６図１１１）に
示す如く８３に＋２までのデータが用いうるので上式の
（３）に相当し、ｂｍは次の如く表わせる。

ｌ ｂロー：ｂｍ（ｋ＋１）−２４ａ３（ｋ＋１）−２＋４
ａ３（ｋ＋１）−１っまりｂｍ＝ｂ４ｈ−２−＋８３に
＋、十−！、ａ３に＋２又、最初の記録ｉＩ！ＩＩ素の
データｂ１はｌ）、＋１）。

１１１）いづれの場合も、ａｌと一致するので、先頭ａ
ｌ側からも１最後ａ３ｋ　ｒ　ａｌに＋ｌ　＊　３３に
＋２側がら見ても同一位置に記録画素データを得ること
が出来るのはｌ）の場合だけである。

即ち、ｌ）の場合だけがａｌ側がら補間しても、８３に
＋１側から補間しても、同一の補間動作で、走査方向の
同−位ＩｆＫ記録＃素データを得ることが出来る。実際
、本実施例の入力画素数４７８は　４７８＝（３ｘ１５
９）＋１ ＝３に＋１ と表わす事が出来、記録画素数６３７は６３７＝（４Ｘ
１５９）＋１ ＝　４　ｋ＋１ と表わすことが出来る。

以上は４／３倍補間を例に説明したが、１７１倍に倍率
変換する場合には入力画素数ｎをｎ　＝　ｉ　−ｋ　＋
　１ 記録画素数ｍを ｍ　＝　ｊ　−ｋ　＋　１ に脱走すればよい。尚、入力画素数ｎは実際に記録画素
のデータをめる演算に用いる実質的な入力画素数であり
、これより多くの画素数を入力しても何ら差しつかえな
い。

尚、本実施例においては、原稿画像を複写する例につい
て説明したが、ビデオ信号をサンプリングして記録する
いわゆるビデオプリンタ等にも適用可能である。

〈効果〉 以上、詳細に説明した如く、本発明に依れば、往動記録
時、復動記録時共に主走査方向の同一位置の記録画素デ
ータを得ることが可能となり、走査機構を複雑化するこ
となく、高解像度の画像を得ること、及び端部が揃った
画像を得ることが出来る。更に、往動、復動共に同一の
倍率変換処理が可能となるので、回路が簡略化される。

【図面の簡単な説明】

第１図は４／３倍補間を説明する為の図、第２図は本実
施例の読取り及び記録装置のブロック図、 第３図は第２図の一部の詳細回路図、 第４図は第３図の動作の説明図、 第５図は第３図の各部のタイムチャートを示す図、 第６図は入力画素数の相違による入力画素数と補間画素
数との関係を示す図である。 図において１０は原稿、１１は読取走査線、１３はＣＣ
Ｄラインセンサ、１５はラインメモリ、１６は倍率変換
手段としての補間回路、１９はインクジェットヘッド、
３１．３２はマルチプレクサ、３３，３４．３５は演算
ｉ路、３６はマルチプレクサ、３７はラッチ回路を夫々
示す。 α１　α２　αン　Ｕ ｏｏｏ。

Claims (1)

【特許請求の範囲】
1. （１）　入力画像データの画素数とは異なる記録画素数
   を得る倍率変換手段と、主走査方向に往復共に印写する
   印写手段を有する記録装置において、主走査方向の実質
   的な入力画素数をｎ１記録画素数をｍとしたとき、ｎ、
   ｍは夫々 ｎ＝１ｋ＋１　（ｉ、には正の整数） ｍ＝ｊｋ＋１（ｊは正の整数） と設定されることを特徴とする記録装置。