JPS60207487A - 四相信号発生回路 - Google Patents
四相信号発生回路Info
- Publication number
- JPS60207487A JPS60207487A JP59062732A JP6273284A JPS60207487A JP S60207487 A JPS60207487 A JP S60207487A JP 59062732 A JP59062732 A JP 59062732A JP 6273284 A JP6273284 A JP 6273284A JP S60207487 A JPS60207487 A JP S60207487A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/34—Modelling or simulation for control purposes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ホールモータ駆動回路などに用いられる四相
信号発生回路に関する。
信号発生回路に関する。
ホールモータはホール素子(磁気感応素子)によりモー
タ回転位置を検出し、この検出出力を用いてモータ駆動
電流の切換えを行なっている。この場合、ホール素子の
出力信号は第1図に示すようにデユーティ比が捧で互い
に逆相の1組のパルス信号Ha”、Ha−と、これ・よ
り90度遅れたデユーティ比が腫で互いに逆相の1組の
・母ルス信号I{b ” 、Hb−であり、これらの・
ぐルス信号に基いてデユーティ比がそれぞれ1/4で順
次90度遅れた四相の電流切換制御用のパルス信号P1
〜P4を生成するために四相信号発生回路が使用される
。
タ回転位置を検出し、この検出出力を用いてモータ駆動
電流の切換えを行なっている。この場合、ホール素子の
出力信号は第1図に示すようにデユーティ比が捧で互い
に逆相の1組のパルス信号Ha”、Ha−と、これ・よ
り90度遅れたデユーティ比が腫で互いに逆相の1組の
・母ルス信号I{b ” 、Hb−であり、これらの・
ぐルス信号に基いてデユーティ比がそれぞれ1/4で順
次90度遅れた四相の電流切換制御用のパルス信号P1
〜P4を生成するために四相信号発生回路が使用される
。
この種の従来の四相信号発生回路は第2図に示すように
構成されている。即ち、QlおよびQ2 は各エミッタ
が共通接続され、各ペースに対応して前記Ha”、Ha
一信号が印加された第1の差動対をなすトランジスタで
あり、そのエミッタ相互接続点と第1電源(接地端)
Vxzとの間には定電流源工が接続されている。Qsお
よびQ4は各エミッタが共通接続されて前記トランジス
タQ1のコレクタに接続され、各ペースに対応して前記
Hb”、Hb一信号が印加された第2の差動対を々すト
ランジスタである。Q5およびQsは各エミッタが共通
接続されて前記トランジスタQ2のコレクタに接続され
、各ペースに対応して前記Hb+,Hbー信号が印加さ
れた第3の差動対をなすトランジスタである。一方、第
1〜第4のカレントミラー回路CM,〜CM4のそれぞ
れは、ペース・コレクタ相互が接続された入力側のトラ
ンジスタQと、このトランジスタQとの間でペース相互
およびエミッタ相互が接続された出力側のトランジスタ
Q′とからなり、上記エミッタ■第2電源(vcc電源
)が接続されている。そして、上記第1〜第4のカレン
トミラー回路CM,〜CM4は各対応して、その入力側
のトランジスタQのコレクタが前記トランジスタQ3
、Q4 +Q5 lQllのコレクタに接続され、その
出力側のトランジスタQ′のコレクタが出力ノードNl
−;N4に接続されている。
構成されている。即ち、QlおよびQ2 は各エミッタ
が共通接続され、各ペースに対応して前記Ha”、Ha
一信号が印加された第1の差動対をなすトランジスタで
あり、そのエミッタ相互接続点と第1電源(接地端)
Vxzとの間には定電流源工が接続されている。Qsお
よびQ4は各エミッタが共通接続されて前記トランジス
タQ1のコレクタに接続され、各ペースに対応して前記
Hb”、Hb一信号が印加された第2の差動対を々すト
ランジスタである。Q5およびQsは各エミッタが共通
接続されて前記トランジスタQ2のコレクタに接続され
、各ペースに対応して前記Hb+,Hbー信号が印加さ
れた第3の差動対をなすトランジスタである。一方、第
1〜第4のカレントミラー回路CM,〜CM4のそれぞ
れは、ペース・コレクタ相互が接続された入力側のトラ
ンジスタQと、このトランジスタQとの間でペース相互
およびエミッタ相互が接続された出力側のトランジスタ
Q′とからなり、上記エミッタ■第2電源(vcc電源
)が接続されている。そして、上記第1〜第4のカレン
トミラー回路CM,〜CM4は各対応して、その入力側
のトランジスタQのコレクタが前記トランジスタQ3
、Q4 +Q5 lQllのコレクタに接続され、その
出力側のトランジスタQ′のコレクタが出力ノードNl
−;N4に接続されている。
上記四相信号発生回路において、Ha 信号およびHb
一信号が共にノ・イレペルの期間T,は、トランジスタ
Qs およびQ4が共にオンになり、第2のカレントミ
ラ−回路CM,から出力ノードN,に電流出力が発生す
る。H一信号およびHb+信号が共にハイレベルの期間
T2は、トランジスタQ1およびQ,が共にオンになり
、第1のカレントミラ−回路CM1から出力ノードN1
に電流出力が発生する。Ha一信号およびHb+信号が
共にハイレベルの期間Tsは、トランジスタQ冨および
Qsが共にオンになり、第3のカレントミラー回路CM
3から出力ノードN3に電流出力が発生する。Ha一信
号およびHb’″信号が共にノ・イレペルの期間T4は
、トランジスタQxおよびQsが共にオンになり、第4
のカレントミラー回路CM4から出力ノードN4に電流
出力が発生する。
一信号が共にノ・イレペルの期間T,は、トランジスタ
Qs およびQ4が共にオンになり、第2のカレントミ
ラ−回路CM,から出力ノードN,に電流出力が発生す
る。H一信号およびHb+信号が共にハイレベルの期間
T2は、トランジスタQ1およびQ,が共にオンになり
、第1のカレントミラ−回路CM1から出力ノードN1
に電流出力が発生する。Ha一信号およびHb+信号が
共にハイレベルの期間Tsは、トランジスタQ冨および
Qsが共にオンになり、第3のカレントミラー回路CM
3から出力ノードN3に電流出力が発生する。Ha一信
号およびHb’″信号が共にノ・イレペルの期間T4は
、トランジスタQxおよびQsが共にオンになり、第4
のカレントミラー回路CM4から出力ノードN4に電流
出力が発生する。
したがって、出力ノードN2 、N1 + Ns IN
4から前記した第1図の四相のパルス信号Pi * P
2 * pm j P4が得られるようになる。
4から前記した第1図の四相のパルス信号Pi * P
2 * pm j P4が得られるようになる。
ところで、上記従来の回路においては”cc電源とvE
l電源との間に、カレントミラー負荷および定電流源に
直列に2個のトランジスタQ1 、QsあるいはQs
、QaあるいはQ1+QsあるいはQ!+Q6が挿入さ
れていてそれぞれ電圧降下を生じているので、動作電源
電圧vccが低下したときにトランジス、りの正常な動
作が困難に々す、減電圧特性が悪く、したがって低い動
作電源電圧下での使用に適さないという問題がある。ま
た、Ha 、1(a−信号がペースに印加される差動対
トランジスタQs、Qsのペースバイアスよりも、Hb
”、Wb−信号がペースに印加される差動対トランジス
タQ3 、Q4およびQs 、Qsのペースバイアスの
方が高いので、Ha+、Ha−信号を発生するためのホ
ール素子とHb”、Hb−信号を発生するだめのホール
素子とに相異なる直流電圧を使用する必要があった。換
言すれば、従来の四相信号発生回路は、入力信号1(a
”、Ha−とHb ” 、)Ib−との直流電位を相異
ならせる必要があり、使用条件が制限されるという問題
があった。
l電源との間に、カレントミラー負荷および定電流源に
直列に2個のトランジスタQ1 、QsあるいはQs
、QaあるいはQ1+QsあるいはQ!+Q6が挿入さ
れていてそれぞれ電圧降下を生じているので、動作電源
電圧vccが低下したときにトランジス、りの正常な動
作が困難に々す、減電圧特性が悪く、したがって低い動
作電源電圧下での使用に適さないという問題がある。ま
た、Ha 、1(a−信号がペースに印加される差動対
トランジスタQs、Qsのペースバイアスよりも、Hb
”、Wb−信号がペースに印加される差動対トランジス
タQ3 、Q4およびQs 、Qsのペースバイアスの
方が高いので、Ha+、Ha−信号を発生するためのホ
ール素子とHb”、Hb−信号を発生するだめのホール
素子とに相異なる直流電圧を使用する必要があった。換
言すれば、従来の四相信号発生回路は、入力信号1(a
”、Ha−とHb ” 、)Ib−との直流電位を相異
ならせる必要があり、使用条件が制限されるという問題
があった。
本発明は上記の事情に鑑みてなされたもので、減電圧特
性が改善され、低い動作電源電圧下での使用に適し、入
力信号の直流電位の選定が容易であり、使用条件の制約
が少ない四相信号発生回路を提供するものである。
性が改善され、低い動作電源電圧下での使用に適し、入
力信号の直流電位の選定が容易であり、使用条件の制約
が少ない四相信号発生回路を提供するものである。
即ち、本発明の四相信号発生回路は、各ペースに対応し
てデー−ティ比がそれぞれAで互いに逆相の第1の入力
信号Ha”、Ha−が印加され、各エミッタが共通接続
されて第10差動対をなすマルチコレクタ型のトランジ
スタQ?1Q8と、各ペースに対応してデユーティ比が
それぞれ捧で互いに逆相であって前記第1の入力信号H
a”、Ha−よりも90度位相が遅れた第2の入力信号
I(b ” 、Hb−が印加され、各エミッタが共通接
続されて第2の差動対をなすマルチコレクタ型のトラン
ジスタQ9 * Qtoと、前記第10差動対をなすト
ランジスタQy+Qsのエミッタ共通接続点と第1電源
との間に接続された第1の定電流源と、前記第2の差動
対をなすトランジスタQ@*Qtoのエミッタ共通接続
点と前記第1電源との間に接続された第2の定電流源と
、前記第1の差動対をなすトランジスタQy、Qsそれ
ぞれの第1のコレクタと第2電源との間にそれぞれの入
力側トランジスタが接続された第1、第2のカレントミ
ラー回路と、前記第2の差動対をなすトランジスタQl
+ QIOそれぞれの第1のコレクタと前記第2電源
との間にそれぞれの入力側トランジスタが接続された第
3゜第4のカレントミラー回路と、上記第1乃至第4の
カレントミラー回路の入力側トランジスタにそれぞれ対
応して並列接続された短絡スイッチ用の第1乃至第4の
トランジスタと、これらのトランジスタをそれぞれ所定
のタイミングでオン駆動するように各ダートに前記マル
チコレクタ型のトランジスタQt * Qs r Qe
+ Qt。
てデー−ティ比がそれぞれAで互いに逆相の第1の入力
信号Ha”、Ha−が印加され、各エミッタが共通接続
されて第10差動対をなすマルチコレクタ型のトランジ
スタQ?1Q8と、各ペースに対応してデユーティ比が
それぞれ捧で互いに逆相であって前記第1の入力信号H
a”、Ha−よりも90度位相が遅れた第2の入力信号
I(b ” 、Hb−が印加され、各エミッタが共通接
続されて第2の差動対をなすマルチコレクタ型のトラン
ジスタQ9 * Qtoと、前記第10差動対をなすト
ランジスタQy+Qsのエミッタ共通接続点と第1電源
との間に接続された第1の定電流源と、前記第2の差動
対をなすトランジスタQ@*Qtoのエミッタ共通接続
点と前記第1電源との間に接続された第2の定電流源と
、前記第1の差動対をなすトランジスタQy、Qsそれ
ぞれの第1のコレクタと第2電源との間にそれぞれの入
力側トランジスタが接続された第1、第2のカレントミ
ラー回路と、前記第2の差動対をなすトランジスタQl
+ QIOそれぞれの第1のコレクタと前記第2電源
との間にそれぞれの入力側トランジスタが接続された第
3゜第4のカレントミラー回路と、上記第1乃至第4の
カレントミラー回路の入力側トランジスタにそれぞれ対
応して並列接続された短絡スイッチ用の第1乃至第4の
トランジスタと、これらのトランジスタをそれぞれ所定
のタイミングでオン駆動するように各ダートに前記マル
チコレクタ型のトランジスタQt * Qs r Qe
+ Qt。
それぞれの第2のコレクタ出力のうちの1出力を印加す
る配線と、前記各カレントミラー回路の出力側トランジ
スタそれぞれのコレクタから四相信号のうちの相異なる
1信号を取り出す4個の出力ノードとを具備することを
特徴とするものである。
る配線と、前記各カレントミラー回路の出力側トランジ
スタそれぞれのコレクタから四相信号のうちの相異なる
1信号を取り出す4個の出力ノードとを具備することを
特徴とするものである。
以下5図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第3図において、それぞれNPN fiでマルチコレク
タ型のトランジスタQy 、Qsは各エミッタが共通接
続されて第1の差動対をなしており、各ペースには対応
してホール素子からのH−信号、Ha″″信号が印加さ
れ、上記エミッタ相互接接点は第1の定電流源31を介
して第1電源(たとえば接地電位)vEEに接続されて
いる。
タ型のトランジスタQy 、Qsは各エミッタが共通接
続されて第1の差動対をなしており、各ペースには対応
してホール素子からのH−信号、Ha″″信号が印加さ
れ、上記エミッタ相互接接点は第1の定電流源31を介
して第1電源(たとえば接地電位)vEEに接続されて
いる。
同様に、それぞれNPN型でマルチコレクタ型のトラン
ジスタQe+Qt。は各エミッタが共通接続されて第2
の差動対をなしており、各ペースは対応してホール素子
からのHb+信号、Hb−信号が印加され、上記エミ、
り相互接続点は第2の定電流源32を介して前記第1電
源vEEに接続されている。一方、CM1〜CM4は第
1〜第4のカレントミラー回路であって、それぞれ各エ
ミッタが共通接続されたPNP型の入力側トランジスタ
Qと出力側トランジスタQ′とからなり、上記トランジ
スタQ、Q’のペース相互が接続され、入力側トランジ
スタQのペース・コレクタ相互が接続されており、前記
エミッタ相互接続点が第21!源(本例では正電位)v
ccに接続されている。そして、上記第1〜第4のカレ
ントミラー回路CM、〜CM4は各対応して、その入力
側トランジスタQのコレクタが前記トランジスタQ7〜
Qloの第1のコレクタに接続され、その出力側トラン
ジスタQ′のコレクタが出力ノードN、−N4に接続さ
れている。さらに、上記第1〜第4のカレントミラー回
路CMl−CM4に各対応して、その入力側トランジス
タQに並列にPNP型の短絡スイッチ用のトランジスタ
Qu〜QI4 が接続されており、このトランジスタQ
ll =Q14 の各ペースは対応して前記トランジス
タQe 、Q+o +Qs + Qtの第2のコレクタ
に接続されている。
ジスタQe+Qt。は各エミッタが共通接続されて第2
の差動対をなしており、各ペースは対応してホール素子
からのHb+信号、Hb−信号が印加され、上記エミ、
り相互接続点は第2の定電流源32を介して前記第1電
源vEEに接続されている。一方、CM1〜CM4は第
1〜第4のカレントミラー回路であって、それぞれ各エ
ミッタが共通接続されたPNP型の入力側トランジスタ
Qと出力側トランジスタQ′とからなり、上記トランジ
スタQ、Q’のペース相互が接続され、入力側トランジ
スタQのペース・コレクタ相互が接続されており、前記
エミッタ相互接続点が第21!源(本例では正電位)v
ccに接続されている。そして、上記第1〜第4のカレ
ントミラー回路CM、〜CM4は各対応して、その入力
側トランジスタQのコレクタが前記トランジスタQ7〜
Qloの第1のコレクタに接続され、その出力側トラン
ジスタQ′のコレクタが出力ノードN、−N4に接続さ
れている。さらに、上記第1〜第4のカレントミラー回
路CMl−CM4に各対応して、その入力側トランジス
タQに並列にPNP型の短絡スイッチ用のトランジスタ
Qu〜QI4 が接続されており、このトランジスタQ
ll =Q14 の各ペースは対応して前記トランジス
タQe 、Q+o +Qs + Qtの第2のコレクタ
に接続されている。
次に、上記構成による四相信号発生回路の動作を説明す
る。入力信号Ha”、Ha−、Hb”、Hb−は第1図
に示したように発生するもので、Ha+信号カハイレベ
ルでHa−信号がロウレベルのときには、トランジスタ
Q7がオン、トランジスタQ8がオフになり、 Ha
信号がロウレベルでHa−信号がハイレベルのときには
、トランジスタQ7がオフ、トラン・ゾスタQ8がオン
になり、Hb+信号がノ・イレペルでHb−信号がロウ
レベルのときには、トランジスタQ9がオン5 トラン
・ゾスタQ1oがオフになり、Hb+信号がロウレベル
でHb−信号がハイレベルのときには、トランジスタQ
9がオフ、トランジスタQsoがオンに々る。そして、
第1のカレントミラー回路CMlが動作するためには、
その入力側トランジスタQに並列接続されている短絡ス
イッチ用トランジスタQ+tがオフであって上記入力側
トランジスタQに直列接続されているトランジスタQ7
がオンであることが必要であり、換言すればf(a+傷
信号)・イレペルでHb” ti 号がロウレベルの期
間T1に第1のカレントミラー回路CM、が動作して出
力ノードN1に電流出力が発生する。
る。入力信号Ha”、Ha−、Hb”、Hb−は第1図
に示したように発生するもので、Ha+信号カハイレベ
ルでHa−信号がロウレベルのときには、トランジスタ
Q7がオン、トランジスタQ8がオフになり、 Ha
信号がロウレベルでHa−信号がハイレベルのときには
、トランジスタQ7がオフ、トラン・ゾスタQ8がオン
になり、Hb+信号がノ・イレペルでHb−信号がロウ
レベルのときには、トランジスタQ9がオン5 トラン
・ゾスタQ1oがオフになり、Hb+信号がロウレベル
でHb−信号がハイレベルのときには、トランジスタQ
9がオフ、トランジスタQsoがオンに々る。そして、
第1のカレントミラー回路CMlが動作するためには、
その入力側トランジスタQに並列接続されている短絡ス
イッチ用トランジスタQ+tがオフであって上記入力側
トランジスタQに直列接続されているトランジスタQ7
がオンであることが必要であり、換言すればf(a+傷
信号)・イレペルでHb” ti 号がロウレベルの期
間T1に第1のカレントミラー回路CM、が動作して出
力ノードN1に電流出力が発生する。
同様に、I(b+倍信号・・イレベルでT(a−信号が
口′ウレベルの期間T2に第3のカレントミラー回路C
M3が動作して出力ノードNjに電流出力が発生する。
口′ウレベルの期間T2に第3のカレントミラー回路C
M3が動作して出力ノードNjに電流出力が発生する。
同様に、 Ha−信号がハイレベルでHb−信号がロウ
レベルの期間T3に第2のカレントミラー回路CM、が
動作して出力ノードN2に電流出力が発生する。同様に
、Hb’″信号がハイレベルでH&+信号がロウレベル
の期間T4に第4のカレントミラー回路CM4が動作し
て出力ノードN4に電流出力が発生する。したがって、
出力ノードNl 、N3 + Nz a N4には各対
応して第1図に示したよりな四相信号Pi””’P4が
得られるようになる。
レベルの期間T3に第2のカレントミラー回路CM、が
動作して出力ノードN2に電流出力が発生する。同様に
、Hb’″信号がハイレベルでH&+信号がロウレベル
の期間T4に第4のカレントミラー回路CM4が動作し
て出力ノードN4に電流出力が発生する。したがって、
出力ノードNl 、N3 + Nz a N4には各対
応して第1図に示したよりな四相信号Pi””’P4が
得られるようになる。
即ち、上述したような四相信号発生回路によれば、vo
c電源と■EX電源との間には、カレントミラー負荷お
よび定電流回路に直列に1個のトランジスタQ7あるい
はQ8あるいはQ9あるいはQl。しか挿入されていな
いので、従来例の回路に比べて減電圧特性が改善されて
おり、低い動作電源電圧下での使用に適している。
c電源と■EX電源との間には、カレントミラー負荷お
よび定電流回路に直列に1個のトランジスタQ7あるい
はQ8あるいはQ9あるいはQl。しか挿入されていな
いので、従来例の回路に比べて減電圧特性が改善されて
おり、低い動作電源電圧下での使用に適している。
また、上記回路によれば、入力信号Ha”、Ha−の直
流電位と入力信号Hb”、Hb−の直流電位とは。
流電位と入力信号Hb”、Hb−の直流電位とは。
同一であ°りても異なっていてもよく、従来例の回路に
比べて入力信号の直流電位の選定が容易であり、使用条
件の制約が少ないので、応用範囲が広くなる。
比べて入力信号の直流電位の選定が容易であり、使用条
件の制約が少ないので、応用範囲が広くなる。
なお1本発明は上記実施例に限らず、上記実施例におけ
るカレントミラー、短絡スイッチ用トランジスタ’i
NPN型とし、差動対トランジスタをPNP型とし、v
CC電源と■□電源とを入れ替えるように実施しても上
記実施例と同様な効果が得られる。
るカレントミラー、短絡スイッチ用トランジスタ’i
NPN型とし、差動対トランジスタをPNP型とし、v
CC電源と■□電源とを入れ替えるように実施しても上
記実施例と同様な効果が得られる。
また、本発明回路はホールモータ駆動回路のほかにも前
記実施例のような入出力信号変換を必要とする場合に適
用可能である。
記実施例のような入出力信号変換を必要とする場合に適
用可能である。
上述したように本発明の四相信号変換回路によれば、減
電圧特性を改善でき、低い動作電源電圧下で使用するこ
とができ、入力信号の直流電位の選定が容易であり、使
用条件の制約が少ないので、ホールモータ駆動回路に好
適であると共に応用範囲が広いという効果がある。
電圧特性を改善でき、低い動作電源電圧下で使用するこ
とができ、入力信号の直流電位の選定が容易であり、使
用条件の制約が少ないので、ホールモータ駆動回路に好
適であると共に応用範囲が広いという効果がある。
第1図は四相信号発生回路の入出力信号を示す波形図、
第2図は従来の四相信号発生回路を示す回路図、第3図
は本発明の四相信号発生回路の一実施例を示す回路図で
ある。 Q7〜QIO・・・マルチコレクタ型トラン′シスタ、
CM、、〜CM4・・・カレントミラー回路k Qll
”Q14・・・短絡スイッチ用トランノスタ、N1〜
N4・・・出力ノード、31.32・・・定電流源、V
CCI ”EK・・・電源。 出願人代理人 弁理士 鈴 江 武 彦第1図 本力P4 第2図 cc 第3図 cc
第2図は従来の四相信号発生回路を示す回路図、第3図
は本発明の四相信号発生回路の一実施例を示す回路図で
ある。 Q7〜QIO・・・マルチコレクタ型トラン′シスタ、
CM、、〜CM4・・・カレントミラー回路k Qll
”Q14・・・短絡スイッチ用トランノスタ、N1〜
N4・・・出力ノード、31.32・・・定電流源、V
CCI ”EK・・・電源。 出願人代理人 弁理士 鈴 江 武 彦第1図 本力P4 第2図 cc 第3図 cc
Claims (2)
- (1)各ペースに対応してデー−ティ比がそれぞれ捧で
互いに逆相の第1の入力信号Ha+、Ha−が印加され
、各去ミッタが共通接続されて第1の差動対を彦すマル
チコレクタ型のトランジスタQ?+Q11と、各ベース
に対応してデユーティ比がそれぞれ捧で互いに逆相であ
って前記第1の入力信号Ha+、Ha−よりも90度位
相が遅れた第2の入力信号Hb”、Hb−が印加され、
各エミッタが共通接続されて第2の差動対をなすマルチ
コレクタ型のトランジスタQ9+Q10 と、前記第1
の差動対をなすトランジスタQy 、Qsのエミッタ共
通接続点と第1電源との間に接続された第1の定電流源
と、前記第2の差動対をなすトランジスタQ g r
Qt。のエミッタ共通接続点と前記第1電源との間に接
続された第2の定電流源と、前記第1の差動対をなすト
ランジスタQ7 、Qllそれぞれの第1のコレクタと
第2電源との間にそれぞれの入力側トランジスタが接続
された第1.第2のカレントミラー回路と、前記第20
差動対をなすトランジスタQ g + Q+。 それぞれの第1のコレクタと前記第2電源との間にそれ
ぞれの入力側トランジスタが接続された第3.第4のカ
レントミラー回路と5上記第1乃至第4のカレントミラ
ー回路の入力側l・ランジスタにそれぞれ対応して並列
接続された短絡スイッチ用の第1乃至第4のトランジス
タと、これらのトランジスタをそれぞれ所定のタイミン
グでオン駆動するように各ダートに前記マルチコレクタ
型のトランジスタQ7 r Qs + Q9 。 Qloそれぞれの第2のコレクク出力のうちの1出力を
印加する配線と、前記各カレントミラー回路の出力側ト
ランジスタそれぞれのコレクタから四相信号のうちの相
異なる1個号を取り出す4個の出力ノードとを具備する
ことを特徴とする四相信号発生回路。 - (2) 前記マルチコレクタ型のトランジスタQ7 +
QB r Qe + Qtoはそれぞれ第1の極性タ
イプであり、前記カレントミラー回路の各トランジスタ
および短絡スイッチ用の各トランジスタはそれぞれ上記
マルチコレクタ型のトランジスタとは逆極性の第2の極
性タイプであり、上記短絡スイッチ用の第1乃至第4の
トランジスタの各ペースは対応して前記マルチコレクタ
型のトランジスタQ9 +Qto *Qs IQ?それ
ぞれの第2のコレクタに接続されていることを特徴とす
る特許 相信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59062732A JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59062732A JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60207487A true JPS60207487A (ja) | 1985-10-19 |
JPH0576273B2 JPH0576273B2 (ja) | 1993-10-22 |
Family
ID=13208836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59062732A Granted JPS60207487A (ja) | 1984-03-30 | 1984-03-30 | 四相信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60207487A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108923723A (zh) * | 2018-07-12 | 2018-11-30 | 哈尔滨工业大学 | 基于功率不变原则的90°相带角四相永磁电机短路故障容错控制方法 |
-
1984
- 1984-03-30 JP JP59062732A patent/JPS60207487A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108923723A (zh) * | 2018-07-12 | 2018-11-30 | 哈尔滨工业大学 | 基于功率不变原则的90°相带角四相永磁电机短路故障容错控制方法 |
CN108923723B (zh) * | 2018-07-12 | 2021-05-07 | 哈尔滨工业大学 | 基于功率不变原则的90°相带角四相永磁电机短路故障容错控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0576273B2 (ja) | 1993-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2713167B2 (ja) | 比較器 | |
JPH06196976A (ja) | 信号発生器 | |
US3963946A (en) | Driver circuit for step motor | |
JPS60207487A (ja) | 四相信号発生回路 | |
JPH04500447A (ja) | クロスオーバ電流の減小したbi―cmosクロック駆動器 | |
JPS59221113A (ja) | 2相信号発生回路 | |
JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
US6157221A (en) | Three input comparator | |
JP2001258241A (ja) | 電圧反転回路 | |
JPS5997222A (ja) | クロツクパルス発生回路 | |
JPS62231499A (ja) | サンプルホ−ルド回路 | |
JPH0328581Y2 (ja) | ||
JPH01128621A (ja) | チャージポンプ回路 | |
JP2861226B2 (ja) | クロック信号出力回路 | |
JPH1079656A (ja) | 電流切り換え型スイッチ回路 | |
JPS6118219A (ja) | レベル変換回路 | |
JPH05110387A (ja) | ラツチ回路 | |
JPH0216043B2 (ja) | ||
JPH0441627Y2 (ja) | ||
JPH0646143Y2 (ja) | 集積回路 | |
JPH0432480B2 (ja) | ||
JPH0423509A (ja) | フリップフロップ回路 | |
JPH0612868B2 (ja) | パルス発生器 | |
JPH04172823A (ja) | D/a変換器 | |
JPH0567087B2 (ja) |