JPH04500447A - クロスオーバ電流の減小したｂｉ―ｃｍｏｓクロック駆動器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロスオーバ　・の　ハしたＢ１−ＣＭＯＳクロ・り発皿虫公団 この発明はクロック駆動器回路に、更に詳細には、クロスオーバ電流の減小した Ｂｌ−ＣＭＯ５駆動器回路に関係している。

従米技街Ω親羽 この発明によって取り扱われる問題は、比較的高い容量性負荷を駆動することの できる相補的クロック信号を出力するための回路を提供することである。これを 実施するために、プルアップ及びプルダウン（トランジスタ）回路が使用される 。従来技術の回路において生しることは、出力トランジスタに電荷が記憶されて いるためにを限の遷移時間が存在することである。これは再出力トランジスタが 部分的にオンである期間中電流の大きいスパイクを生しることになる。従来技術 は出力デバイスからより急速に電荷を除去するためのデバイスの使用によってこ の影響を最小限にする多くの方法を教示している。

出力トランジスタに蓄積された電荷のより急速な除去を保証するためにプルダウ ントランジスタを使用している一層の代表的な従来技術の特許は下に記載されて いる。

米国特許第４６１６１４６号 米国特許第４６３８１８６号 米国特許第４６７８９４０号 米国特許第４６９８５２５号 米国特許第４７３３１１０号 一対の米国特許第３８２４４０９号及び第４４６４５８１号は、最初の特許にお いて決定が行われることを可能にする目的のために入力信号を遅延させ且つ２番 目の特許における二つの入力に基づいて出力波形を整形するために交差結合形回 路を使用している。

兄咀Ω！約 従って、低電力要件及び減小したデバイス大きさ要件を有する改良形Ｂｌ−？Ｉ Ｏ５回路を提供することがこの発明の目的である。

使用者調整可能な出力電圧クロスオーバ値を有する改良形駆動器回路を提供する ことがこの発明の別の目的である。

この発明の採択実施例においては、この発明の上述及びその他の目的は、（ａ） 一対の増幅器入力段、（ｂ）前記の増幅器入力段の関連の一つにより駆動される 一対のトランジスタからそれぞれが成り立っている一対の出力段、及び（ｃ）各 センストランジスタが関連のトランジスタのオンオフ状態を制御するために接続 され且つ他方の出力段におけるトランジスタの状態により制御されるように交差 結合されていて前記の対の出力段のそれぞれにおけるただ一つのトランジスタが いつでも導通しているようになっている複数のセンストランジスタ、を準備する ことによって達成される。

入力段は正しい基準電圧を選ぶことによりＴＴＬ又はＥＣＬクロック入力で動作 する能力を持っており、且つ又出力トランジスタへの入力のために必要なレベル 移動を与える。

センストランジスタは一対の出力デバイスが他方の対のターンオフの前にオンに なるのを阻止するために出力トランジスタに蓄積された電荷の形式で帰還（フィ ードバック）を与える。

採択実施例においては、出力段は四つの縦形ＮＰＮバイポーラデバイスで形成さ れており、又増幅器入力段及びセンストランジスタはＣＭＯＳデバイスで形成さ れており、従って一体的Ｂｌ−ＣＦＩＯ５回路が可能になる。

その発明の上述及びその他の目的及び特徴は次の説明及び諸図面に関連して考慮 されたときに一層よく理解されるであろうが、この諸図面においては同様の文字 が同様の部品を示しており、又この諸図面はこの明細書の一部分を形成している 。

区ｍ稿Ｉ朋 図１はこの発明の採択実施例の概略図であり、図２は図１の実施例からの重なり 合わない電流出力を図解した波形図である。

図３はバイアス電圧の一つの値に対する採択実施例の出力のクロスオーバ（交差 ）点を図解した波形図であり、 図４はバイアス電圧の第２の値に対する採択実施例の出力のクロスオーバ点を図 解した波形図である。

探択丈施伝曳親羽 図１に言及すると、この発明の８１−ＣＭＯＳクロック駆動器回路１０は＾及び Ｂで示された二つの対称的な構成部分に分割されて示されている。各部分は、折 返しカスコードＣＭＯ５増幅器入力段２０、バイポーラ出力段３０、及び二つの Ｐｌ’ｌＯＳセンストランジスタ（Ａ構成部分においてＨ１６及びＭｌ７と標識 付けされている）からなっている。

折返しカスコードＣＭＯ３増幅器入力段２０においては一対の電流源、ＰＭＯＳ デバイス門１おＨ１？Ｉ２がそれぞれ一対のｌｌＭＯＳデバイス、Ｈ５及びＨ６ のドレーンに接続されていて、これらのデバイスにバイアス電流を供給すること ができる。デバイスＭ１及びＨ２は、そのソースが供給電圧Ｖｄｄｌを受けるた めの端子に且つそのゲートがバイアス電圧Ｖｂｌを受けるための端子に接続され ている。デバイスＭ５はそのゲートにおける入力信号ＶＲＥＦを受け且つデバイ ス耶はそのベースに相補的入力信号Ｖｉｎ＋を受ける。一対のＰＭＯＳデバイス 阿３及Ｈ３４はそれぞれデバイス＋１５及びＨ６に対する負荷を形成している。

デバイス聞及び正のドレーンはＰＭＯＳデバイスｈ７及ガフ８のそれぞれのソー スに接続されている。　ＰＭＯＳデバイスＭ３及びＨ４のゲートはそれぞれバイ アス電圧Ｖｂ２を受けるための端子に接続されている。デバイスＨ５及びＨ６の ソースはそれぞれＰＭＯＳデバイスＭ９のドレーンに接続されている。デバイス ガフ、Ｈ８、及びＨ９のソースは接地のような基準電位に接続されている。デバ イスＭ７、Ｍ飄及び四のゲートはバイアス電圧Ｖｂ３を受けるための端子に接続 されている。デバイスＨ７、Ｈ８，、及びＨ９は電流ミラー（ｆｆｌ映回路）と して動作する。

動作の際、デバイスＭ９の直流電流ＩＯはＨ５及びＨ６によって等しく分担され る。又、デバイスＭｌ及びＨ５は等しいデバイス電流Ｎｏ’を接続点■及び■に 供給する。それゆえ、デバイスＨ３及びＨ４は等しい直流バイアス電流Ｉを運ぶ 、ここで、Ｉ＝Ｉｏ’　−Ｉｏ／２．ゲート人カシｉｎ−及びＶｉｎ十に加えら れる差動電圧はＢ５及びＨ６のドレーン電流を比例した量だけ片寄らせる。　Ｍ ｌ及びＨ２を通る電流１ｏ’は変化しないままであり、従って、Ｈ３及びＨ４を 通る電流■はそれらの関連のデバイスＭ５及びＨ６を流れる電流Ｉｏ／２におけ る変化に反比例して変化する。　Ｈ７及びＨ８によって形成された電流ミラーは それぞれ接続点Ｏ及び■において電流変化を反映する。

バイポーラ出力段３０において、一対のＮＰｌｌ　トランジスタＱＩＯ及びＱｌ ｌは駆動用供給電圧Ｖｄｄ２を受けるための端子と基準電位との間に接続されて いる。Ｑ１０のエミッタは出力端子Ｖｏａと口１１のコレクタとに接続されてい る。トランジスタ０１０を通る電流の流れはＩａで示されており且つ口１１を通 る電流の流れはＩｂで示されている。０１０のベースはＮＭＯＳプルダウントラ ンジスタＭ１２のドレーンに接続され、そしてＭｌ２のゲートは接続点０に接続 されている。トランジスタＱｌｌのベースはＮＭＯＳプルダウントランジスタ？ １１３のドレーンに接続され、そしてＨ１３のゲートは接続点Ｏに接続されてい る。門１２及びＨ１３のソースはＶｓｓ２に接続されている。Ｈ１２のドレーン はＮＰＮ　）ランジスタＱ１４のエミッタに接続されている。０１４のコレクタ は駆動用供給電圧Ｖｄｄ２を受けるための端子に接続されている。Ｑ１４のベー スはＰＭＯＳセンストランジスタＭ１６を通してＨ３のドレーンに接続され、且 つ又ＰＭＯＳセンストランジスタＭ１７のゲートと、構成部分ＡにおけるＨ１６ に対応する構成部分ＢにおけるＰ？ＩＯＳセンストランジスタのゲートとに接続 されている。センストランジスタＭ１７はトランジスタ０１５のベースを接続点 ０に接続している。センストランジスタ門１６のゲートは部分Ｂにおける口１４ のベースと部分ＢにおけるトランジスタＭ１７のゲートとに接続されている。こ の交差結合はプルダウントランジスタが一方のデバイスを他方のものがオンにな ることを許される前にオフにすることを保証する遅延を与える。

今度は図２に言及すると、図１の回路に対する駆動電流Ｔａ及びＩｂは任意所与 の時点における一つだけの出力デバイスにおける電流の流れを示している。

図３は−３，５ボルトのＶＲＥＦの値に対してＶｏａ及びＶｏｂに現れる電圧波 形を図解しティる。コノ場合、Ｖｄｄ　−＋６Ｖ、Ｖｓｓ−−６Ｖ。

図４は−２，５ボルトのＶＲＥＦの値に対してＶｏａ及びＶｏｂに現れる電圧波 形を図解している。クロスオーバ点は図３における約１．４ポルトから図４にお ける約−１，８ボルトに変化している。クロスオーバ点は所望のクロスオーバを 達成する値にバイアス電圧を設定することによって選択され得る。

図５は図１の回路のためのバイアス電圧Ｖｂｌ〜νｂ４を電圧源Ｖｄｄ及びνｃ ｃから発生するためのバイアスチェーンの一例を図示している。

採択実施例に対する典型的な電圧値は次のとおりである。

Ｖｄｄｌ−Ｖｄｄ２＝＋６ボルト シ５ｓｌ−Ｖｓｓ２＝　６ボルト Ｖｂｌ　＝４．１０ボルト Ｖｂ２−１．６５ボルト Ｖｂ３−−４．３５ボルト この発明の好適な実施例であると考えられるものが示されたが、この発明の本質 的な精神から逸脱することなくそれに多くの変化及び変更が行われ得ることは明 白であろう、それゆえに、付属の各請求項においては、この発明の真の範囲内に 入るようなすべてのその種の変化及び変更を包含することが意図されている。

ＦＩＧ、　２ ンーー　形　１　ｆ　− 濠ＪＪ　を呻 液　４＋５４　を− ■ 釣　閾　（′オ　〕） ＦＩＧ、　４ ＦＩＧ、　５ 国際調査報告 国際調査報告

Claims (8)

【特許請求の範囲】
1. １．（ａ）一対の増幅器入力段、 （ｂ）各段が前記の増幅器入力段の関連の一つのものによって駆動される一対の トランジスタからなっている一対の出力段、及び（ｃ）それぞれが関連のトラン ジスタのオンオフ状態を制御するように接続され且つそれぞれが他方の出力段に おけるトランジスタの状態によって制御される交差接続されていて前記の一対の 出力段のそれぞれにおけるただ一つのトランジスタをいつでも導通させている複 数のセンストランジスタ、を備えているクロスオーバ電流の減小したクロック駆 動器回路。
2. ２．前記のトランジスタのオフ及びオン状態間の所望のクロスオーバを達成する ように選択された大きさを有する基準電圧を受けるために前記の一対の増幅器入 力段に結合された一対の基準電圧入力端子、を更に備えている、請求項１に記載 のクロスオーバ電流の減小したクロック駆動器回路。
3. ３．前記の一対の増幅器出力段がそれぞれ前記の一対の出力段への出力として、 差分入力信号に応答して一対の相補的制御信号を供給する、請求項１に記載のク ロスオーバ電流の減小したクロック駆動器回路。
4. ４．（ａ）差分入力信号を受け且つ２対の相補的出力信号を供給するための一対 の増幅器、 （ｂ）関連の対のセンストランジスタのそれぞれが前記の対の増幅器の関連の一 つから一対の相補的出力信号が一つを受けるように接続されている２対のセンス トランジスタ、並びに （ｃ）各段が、電位源に直列に接続されており且つ一方のトランジスタのエミッ タが他方のトランジスタのコレクタに接続されていて出力接続部を形成している 第１対のＮＰＮトランジスタ、エミッタが前記の第１対のＮＰＮトランジスタの それぞれのもののベースに接続され且つコレクタのそれぞれが電位源に接続可能 であり且つベースのそれぞれが前記の相補的出力信号を受けるようにそれぞれの センストランジスタによって前記の一対の増幅器に結合されている第２対のＮＰ Ｎトランジスタ、並びに各対のトランジスタのベース及びゲートから他方の対の センストランジスタの非接続ゲートヘの交差結合接部、からなっている一対のバ イポーラ出力段、 を備えているクロスオーバ電流の減小したクロック駆動器回路。
5. ５．それぞれが、前記の第１対のＮＰＮトランジスタのそれぞれのもののベース に接続され且つ前記の一対の増幅器からの相補的出力信号によって制御される２ 対のプルダウントランジスタ、 を更に備えている、請求項４に記載のクロスオーバ電流の減小したクロック駆動 器回路。
6. ６．（ａ）一対の折返しカスコードＣＭＯＳ増幅器入力段、（ｂ）各段が前記の 折返しカスコードＣＭＯＳ増幅器入力段の関連の一つによって駆動される縦形Ｎ ＰＮトランジスタからなっている一対のバイポーラ出力段、及び（ｃ）それぞれ が関連の縦形ＮＰＮトランジスタのオンオフ状態を制御するように接続され且つ それぞれが他方のバイポーラ出力段における縦形ＮＰＮトランジスタの状態によ って制御されるように交差接続されていて前記の一対のバイポーラ出力段のそれ ぞれにおけるただ一つの縦形ＮＰＮトランジスタをいつでも導通させている複数 のセンストランジスタ、 を備えているクロスオーバ電流の減小したクロック駆動器回路。
7. ７．前記の縦形ＮＰＮトランジスタのオフ及びオン状態の間の所望のクロスオー バを達成するように選択された大きさを有する基準電圧を受けるために前記の一 対の折返しカスコードＣＭＯＳ増幅器入力段に結合された一対の基準電圧入力端 子、を更に備えている、請求項６に記載のクロスオーバ電流の減小したクロック 駆動器回路。
8. ８．前記の一対の折返しカスコードＣＭＯＳ増幅器入力段がそれぞれ前記の一対 の出力段への入力として、差分入力信号に応答して一対の相補的制御信号を供給 する、請求項６に記載のクロスオーバ電流の減小したクロック駆動器回路。