JPS6020639A - 可変分周器 - Google Patents
可変分周器Info
- Publication number
- JPS6020639A JPS6020639A JP12785983A JP12785983A JPS6020639A JP S6020639 A JPS6020639 A JP S6020639A JP 12785983 A JP12785983 A JP 12785983A JP 12785983 A JP12785983 A JP 12785983A JP S6020639 A JPS6020639 A JP S6020639A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- count
- programmable counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、外部から与えられる分周数指定信号によって
分周比が可変とされる可変分局器に関する０ 従来の可変分局器は、第１図に示すように、ロード信号
入力端子ＬＯＡＤとクロック入力端子ＣＫとを有し、ロ
ード信号５がローレベル″′０”のときに、外部から与
えられる分周数指定信号３を読込み、ロード信号５がノ
・イレベル″１”のときはクロック信号によってカウン
トアツプ動作を行なうプログラマブルカウンタ１と、該
プログラマブルカウンタ１の出力４とあらかじめ設定さ
れた一定値とを比較して不一致のときは１”を出力し、
一致したときは９０”を出力する信号検出回路１０とを
備えて、該信号検出回路１０の出力端子１２を前記プロ
グラマブルカウンタ１のロード信号入力端子ＬＯＡＤに
接続した構成である。なお、図中参照数字６は電源入力
端子、７はアース端子である。今、例えば、分周数指定
信号３が数値”Ｎ′を示す信号でアシ、信号検出回路１
０に設定された一定値がＭ”であるとすると、プログラ
マブルカウンタ１のカウント値がＭになったとき信号検
出回路１０の出力が６”となる。そして、プログラマブ
ルカウンタ１のロード信号入力端子ＬＯＡＤに入力する
ロード信号５が′０”となシ、プログラマブルカウンタ
１は分周数指定信号３を読込んでカウント値はＮとなる
。従って（Ｎ（Ｍであるから）、信号検出回路１０の出
力が１”となシ、プログラマブルカウンタ１はクロック
信号２によってカウントアツプする。カウントアツプに
よりカウンタ１のカウント値が再びＭになると、信号検
出回路１０の出力が再び０”となシ上述の動作を繰り返
す。すなわら、入力クロック信号２の（Ｍ−Ｎ）クロッ
クごとに信号検出回路１０の出力信号が１０”となり、
（Ｍ−Ｎ）分周が行なわれる。
分周比が可変とされる可変分局器に関する０ 従来の可変分局器は、第１図に示すように、ロード信号
入力端子ＬＯＡＤとクロック入力端子ＣＫとを有し、ロ
ード信号５がローレベル″′０”のときに、外部から与
えられる分周数指定信号３を読込み、ロード信号５がノ
・イレベル″１”のときはクロック信号によってカウン
トアツプ動作を行なうプログラマブルカウンタ１と、該
プログラマブルカウンタ１の出力４とあらかじめ設定さ
れた一定値とを比較して不一致のときは１”を出力し、
一致したときは９０”を出力する信号検出回路１０とを
備えて、該信号検出回路１０の出力端子１２を前記プロ
グラマブルカウンタ１のロード信号入力端子ＬＯＡＤに
接続した構成である。なお、図中参照数字６は電源入力
端子、７はアース端子である。今、例えば、分周数指定
信号３が数値”Ｎ′を示す信号でアシ、信号検出回路１
０に設定された一定値がＭ”であるとすると、プログラ
マブルカウンタ１のカウント値がＭになったとき信号検
出回路１０の出力が６”となる。そして、プログラマブ
ルカウンタ１のロード信号入力端子ＬＯＡＤに入力する
ロード信号５が′０”となシ、プログラマブルカウンタ
１は分周数指定信号３を読込んでカウント値はＮとなる
。従って（Ｎ（Ｍであるから）、信号検出回路１０の出
力が１”となシ、プログラマブルカウンタ１はクロック
信号２によってカウントアツプする。カウントアツプに
よりカウンタ１のカウント値が再びＭになると、信号検
出回路１０の出力が再び０”となシ上述の動作を繰り返
す。すなわら、入力クロック信号２の（Ｍ−Ｎ）クロッ
クごとに信号検出回路１０の出力信号が１０”となり、
（Ｍ−Ｎ）分周が行なわれる。
上述の従来の分周器をモノリシックＩＣとして大量生理
する場合は、勿論製品チェックが必要であり、製品チェ
ックは通常入出力のパターンテストによって行なわれる
。しかし、上述の従来回路は、電源投入時におけるプロ
グラマブルカウンタ１の初Ｊυ」値が不定であるため、
プログラマブルカウンタ１がカウントアツプして、信号
検出回路１０の出力が最初の０”を出力するまでの時間
が長くなる場合が生じ、入出カバターンの比較に長時間
を要するという欠点がある。従って、多量の製品チェッ
クのためには非常に多くの時間を要する。
する場合は、勿論製品チェックが必要であり、製品チェ
ックは通常入出力のパターンテストによって行なわれる
。しかし、上述の従来回路は、電源投入時におけるプロ
グラマブルカウンタ１の初Ｊυ」値が不定であるため、
プログラマブルカウンタ１がカウントアツプして、信号
検出回路１０の出力が最初の０”を出力するまでの時間
が長くなる場合が生じ、入出カバターンの比較に長時間
を要するという欠点がある。従って、多量の製品チェッ
クのためには非常に多くの時間を要する。
本発明の目的は、上述の従来の欠点を解決し、簡単な方
法で初期設定を行なうことが可能で、チェック等が短時
間で行なえる可変分局器を提供することにある。
法で初期設定を行なうことが可能で、チェック等が短時
間で行なえる可変分局器を提供することにある。
本発明の分周器は、外部から与えられる分周数指定信号
をロード信号によって読込みクロック信号によってカウ
ントアツプするプログラマブルカウンタと、該プログラ
マブルカウンタの出力１直が一定値になったときローレ
ベルを出力する信号検出回路とを備えた可変分周器にお
いて、前記信号検出回路の出力信号と外部から与えられ
るリセット信号とを入力するアンド回路を備えて、該ア
ンド回路の出力を前記プログラマブルカラ／りのロード
信号入力端子に接続したことを特徴とする。
をロード信号によって読込みクロック信号によってカウ
ントアツプするプログラマブルカウンタと、該プログラ
マブルカウンタの出力１直が一定値になったときローレ
ベルを出力する信号検出回路とを備えた可変分周器にお
いて、前記信号検出回路の出力信号と外部から与えられ
るリセット信号とを入力するアンド回路を備えて、該ア
ンド回路の出力を前記プログラマブルカラ／りのロード
信号入力端子に接続したことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第２図は、本発明の一実施例を示すブロック図であり、
第１図と同一の参照数字は同一の構成要素を示す。すな
わち、外部から与えられるリセット信号９と、信号検出
回路１０の出力信号とをアンド回路１３に入力させ、ア
ンド回路１３の出力をロード信号５としてプログラマブ
ルカウンタ１のロード信号入力端子ＬＯＡＤに入力させ
ることの他は第１図に示した従来例と同様である０次に
、本実施例の動作について説明する０先ずリセット信号
９が１″であるときは、信号検出回路１０の出力はアン
ド回路１３を介してプログラマブルカシ、１のロード信
号入力端子ＬＯＡＤに与えられるから従来と全く同様で
アシ、カウンタ１のカウント値が一定値（例えばＭ）に
なるとロード信号５が０”になって、分周数指定信号３
（例えばＮ）を読込み、クロック信号２によってカウン
トアツプ動作を行ない、カウント値がＭに達すると再び
上記動作を繰返すことによって分周動作を行なう。しか
し、本実施例においては、リセット信＋３９がローレベ
ル″０″であるときは、信号検出回路１０の出力値如何
にかかわらずアンド回路１３の出力が０′”となシ、プ
ログラマブルカウンタ１は分周数指定信号３（例えばＮ
）を読込む。そして、リレツ） ４Ｎ号９がノ・イレベ
ルになるとカウント値Ｎからスタートしてクロック信号
２によるカウントアツプ動作を開始する。カウントアツ
プによシカラント値がＭに達すると再びロード信号５が
６０”となって上述の動作を繰り返すことは勿論である
０すなわち、本実施例は、リセット信号９を０′″にす
ることによって、プログラマブルカウンタ１を指定値に
初期設定することができるため、分周出力を迅速に確定
することが可能である。本分周器のチェックは、リセッ
ト信号９によってリセットされてから次に分周出力端子
１２に′０″が出力されるまでの期間をチェックすれば
良いから、迅速なチェックが可能となる効果がある。
第１図と同一の参照数字は同一の構成要素を示す。すな
わち、外部から与えられるリセット信号９と、信号検出
回路１０の出力信号とをアンド回路１３に入力させ、ア
ンド回路１３の出力をロード信号５としてプログラマブ
ルカウンタ１のロード信号入力端子ＬＯＡＤに入力させ
ることの他は第１図に示した従来例と同様である０次に
、本実施例の動作について説明する０先ずリセット信号
９が１″であるときは、信号検出回路１０の出力はアン
ド回路１３を介してプログラマブルカシ、１のロード信
号入力端子ＬＯＡＤに与えられるから従来と全く同様で
アシ、カウンタ１のカウント値が一定値（例えばＭ）に
なるとロード信号５が０”になって、分周数指定信号３
（例えばＮ）を読込み、クロック信号２によってカウン
トアツプ動作を行ない、カウント値がＭに達すると再び
上記動作を繰返すことによって分周動作を行なう。しか
し、本実施例においては、リセット信＋３９がローレベ
ル″０″であるときは、信号検出回路１０の出力値如何
にかかわらずアンド回路１３の出力が０′”となシ、プ
ログラマブルカウンタ１は分周数指定信号３（例えばＮ
）を読込む。そして、リレツ） ４Ｎ号９がノ・イレベ
ルになるとカウント値Ｎからスタートしてクロック信号
２によるカウントアツプ動作を開始する。カウントアツ
プによシカラント値がＭに達すると再びロード信号５が
６０”となって上述の動作を繰り返すことは勿論である
０すなわち、本実施例は、リセット信号９を０′″にす
ることによって、プログラマブルカウンタ１を指定値に
初期設定することができるため、分周出力を迅速に確定
することが可能である。本分周器のチェックは、リセッ
ト信号９によってリセットされてから次に分周出力端子
１２に′０″が出力されるまでの期間をチェックすれば
良いから、迅速なチェックが可能となる効果がある。
なお、プログラマブルカウンタ１にカウント停止信号入
力端子を有するものを使用し、リセット信号９を上記カ
ウント停止信号入力端子にも並列に入力させるようにす
れば、初期設定動作をよシ確実に行なうことが可能であ
る０ なお、前記実施例では、プログラマブルカウンタ１をア
ップカウント形式のカウンタとして説明したが、ダウン
カウンタ形式のカウンタを用いる場合でも同様な構成で
同様な効果を得ることができる。
力端子を有するものを使用し、リセット信号９を上記カ
ウント停止信号入力端子にも並列に入力させるようにす
れば、初期設定動作をよシ確実に行なうことが可能であ
る０ なお、前記実施例では、プログラマブルカウンタ１をア
ップカウント形式のカウンタとして説明したが、ダウン
カウンタ形式のカウンタを用いる場合でも同様な構成で
同様な効果を得ることができる。
以上のように、本発明においては、プログラマブルカウ
ンタの出力値が一定の設定値になったときにローレベル
を出力する信号検出回路の出力と、外部から与えられる
リセット信号とを入力するアンド回路を備えて、該アン
ド回路の出力をロード信号として前記プログラマブルカ
ウンタのロード信号入力端子に入力させるように構成し
たから、外部からリセット信号を与えることによって初
期設定することが可能であり、分周出力が迅速に確定し
、製品チェックが容易かつ迅速に行なえるという効果が
ある。
ンタの出力値が一定の設定値になったときにローレベル
を出力する信号検出回路の出力と、外部から与えられる
リセット信号とを入力するアンド回路を備えて、該アン
ド回路の出力をロード信号として前記プログラマブルカ
ウンタのロード信号入力端子に入力させるように構成し
たから、外部からリセット信号を与えることによって初
期設定することが可能であり、分周出力が迅速に確定し
、製品チェックが容易かつ迅速に行なえるという効果が
ある。
第１図は従来の可変分周器の一例を示すブロック図、第
２図は本発明の一実施例を示すブロック図である。 図において、ｌ・・・プログラマブルカウンタ、２・・
・クロック信号、３・・・分周数指定信号、４・・・プ
ログラマブルカウンタの出力信号、５・・・ロード信号
、６・・・電源入力端子、７・・・アース端子、９・・
・リセット信号、１０・・・信号検出回路、１２・・・
分局出力端子、１３・・・アンド回路。 出願人日本電信電話公社 日本電気株式会社 代理人弁理士 住田俊宗
２図は本発明の一実施例を示すブロック図である。 図において、ｌ・・・プログラマブルカウンタ、２・・
・クロック信号、３・・・分周数指定信号、４・・・プ
ログラマブルカウンタの出力信号、５・・・ロード信号
、６・・・電源入力端子、７・・・アース端子、９・・
・リセット信号、１０・・・信号検出回路、１２・・・
分局出力端子、１３・・・アンド回路。 出願人日本電信電話公社 日本電気株式会社 代理人弁理士 住田俊宗
Claims (1)
- 外部から与えられる分周数指定信号をロード信号によっ
て読込みクロック信号によってカウントアツプするプロ
グラマブルカウンタと、該プログ２マプルカウンタの出
力値が一定値になったときローレベルを出力する信号検
出回路とを備えた可変分局器において、前記信号検出回
路の出力信号と外部から与えられるリセット信号とを入
力するアンド回蕗を備えて、該アンド回路の出力を前記
プログラマブルカウンタのロード信号入力端子に接続し
たことを特徴とする可変分局器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12785983A JPS6020639A (ja) | 1983-07-15 | 1983-07-15 | 可変分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12785983A JPS6020639A (ja) | 1983-07-15 | 1983-07-15 | 可変分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020639A true JPS6020639A (ja) | 1985-02-01 |
Family
ID=14970422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12785983A Pending JPS6020639A (ja) | 1983-07-15 | 1983-07-15 | 可変分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020639A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50145069A (ja) * | 1974-05-11 | 1975-11-21 |
-
1983
- 1983-07-15 JP JP12785983A patent/JPS6020639A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50145069A (ja) * | 1974-05-11 | 1975-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020639A (ja) | 可変分周器 | |
| US4331926A (en) | Programmable frequency divider | |
| US3860913A (en) | Multifrequency sequential tone decoder | |
| EP0403047A3 (en) | A frequency divider circuit | |
| JP3124912B2 (ja) | タイマ装置 | |
| JPS60142282A (ja) | 半導体集積回路 | |
| KR850001428A (ko) | 광학 검출기 | |
| JPS63155848A (ja) | 信号電力検出回路 | |
| JPH01170874A (ja) | 半導体集積回路装置のテストモード設定回路 | |
| SU1149267A1 (ru) | Устройство дл контрол дешифратора | |
| JPH0612255A (ja) | プログラムカウンタ回路 | |
| JPH04250366A (ja) | 信号断検出装置 | |
| JPS62146018A (ja) | 分周回路試験方法 | |
| JPS5534572A (en) | Counting circuit | |
| SU1012254A2 (ru) | Генератор случайного процесса | |
| SU1552371A1 (ru) | Устройство дл делени частоты | |
| JPS63168578A (ja) | ２進カウンタのテスト方法 | |
| SU1114982A1 (ru) | Устройство дл допускового контрол амплитудно-частотной характеристики четырехполюсника | |
| RU2260904C1 (ru) | Генератор импульсов с автоподстройкой частоты | |
| JPH0537573A (ja) | データ断検出回路 | |
| SU1379779A1 (ru) | Стабилизатор посто нного напр жени | |
| JPS596532B2 (ja) | 位相同期発振器 | |
| JPH0989995A (ja) | 集積回路装置 | |
| SU839063A1 (ru) | Способ делени частоты с предвари-ТЕльНыМ упРАВл ЕМыМ дЕлЕНиЕМ иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи | |
| SU1173348A1 (ru) | Устройство дл измерени кодов коэффициента затухани четырехполюсника на заданных частотах |