JPH0612255A - プログラムカウンタ回路 - Google Patents
プログラムカウンタ回路Info
- Publication number
- JPH0612255A JPH0612255A JP16811292A JP16811292A JPH0612255A JP H0612255 A JPH0612255 A JP H0612255A JP 16811292 A JP16811292 A JP 16811292A JP 16811292 A JP16811292 A JP 16811292A JP H0612255 A JPH0612255 A JP H0612255A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter circuit
- counter
- frequency division
- division value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】所望の分周値を容易に設定することができるプ
ログラムカウンタ回路を提供する。 【構成】規準クロックパルスをカウントする複数段のカ
ウンタ回路２と、所望の分周値を設定するためのスイッ
チ群６と、このスイッチ群６で設定された分周値とカウ
ンタ回路の各段の出力値とを比較し両者が一致した場合
に一致検出信号を発生し、カウンタ回路２をリセットす
る一致検出回路８とを備えている。
ログラムカウンタ回路を提供する。 【構成】規準クロックパルスをカウントする複数段のカ
ウンタ回路２と、所望の分周値を設定するためのスイッ
チ群６と、このスイッチ群６で設定された分周値とカウ
ンタ回路の各段の出力値とを比較し両者が一致した場合
に一致検出信号を発生し、カウンタ回路２をリセットす
る一致検出回路８とを備えている。
Description
【０００１】
【産業上の利用分野】本発明はプログラムカウンタ回路
に関し、特に２値パルスカウンタの分周値を設定する形
式のプログラムカウンタ回路に関する。
に関し、特に２値パルスカウンタの分周値を設定する形
式のプログラムカウンタ回路に関する。
【０００２】
【従来の技術】従来のこの種のプログラムカウンタ回路
は、その分周値を外部から自由に設定する手段を持た
ず、一定の分周値で動作するものとなっている。例えば
一般的な市販されているＴＴＬ集積回路のカウンタ回路
の分周値は２n であり、ｎの値として１種類の固定値を
設定してある。
は、その分周値を外部から自由に設定する手段を持た
ず、一定の分周値で動作するものとなっている。例えば
一般的な市販されているＴＴＬ集積回路のカウンタ回路
の分周値は２n であり、ｎの値として１種類の固定値を
設定してある。
【０００３】
【発明が解決しようとする課題】上述の従来のプログラ
ムカウンタ回路は、その分周値は一定に固定されている
ため、それ以外の分周値で動作させようとした場合、カ
ウンタ回路の出力値が所定の計数値に一致した場合にリ
セット信号を発生してカウンタ回路をリセットする外部
回路を設けなければならないという欠点がある。
ムカウンタ回路は、その分周値は一定に固定されている
ため、それ以外の分周値で動作させようとした場合、カ
ウンタ回路の出力値が所定の計数値に一致した場合にリ
セット信号を発生してカウンタ回路をリセットする外部
回路を設けなければならないという欠点がある。
【０００４】さらにそのような外部回路を付加したカウ
ンタ回路にしても、分周値を変更しようとする場合に
は、外部回路の制御論理を変更しなければならず、容易
に変更できない。
ンタ回路にしても、分周値を変更しようとする場合に
は、外部回路の制御論理を変更しなければならず、容易
に変更できない。
【０００５】
【課題を解決するための手段】本発明のプログラムカウ
ンタ回路は、基準クロックパルスを受信してカウントす
る複数段のカウンタ回路と、前記カウンタ回路の各段の
出力信号の論理和信号を出力するオア回路と、前記カウ
ンタ回路の分周値を設定するためのスイッチ群と、前記
カウンタ回路の各段の出力信号と前記スイッチ群に設定
された前記分周値とを比較し両者が一致した場合にリセ
ット信号を発生して前記カウンタ回路をリセットさせる
一致検出回路とを備えている。
ンタ回路は、基準クロックパルスを受信してカウントす
る複数段のカウンタ回路と、前記カウンタ回路の各段の
出力信号の論理和信号を出力するオア回路と、前記カウ
ンタ回路の分周値を設定するためのスイッチ群と、前記
カウンタ回路の各段の出力信号と前記スイッチ群に設定
された前記分周値とを比較し両者が一致した場合にリセ
ット信号を発生して前記カウンタ回路をリセットさせる
一致検出回路とを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例の回路図を示す。
同図において、入力される規準クロックパルスは、複数
段のカウンタ回路２にてカウントされる。カウンタ回路
２の各段の出力信号は、オア回路４と一致検出回路８と
に送られる。一致検出回路８の一方の入力端子群（Ａ）
には、所望の分周値を設定するためのスイッチ群６が接
続されており、もう一方の入力端子群（Ｂ）には、カウ
ンタ回路２の各段の出力信号が接続されている。一致検
出回路８は、入力端子群Ａ及びＢの入力値の比較を行
い、両者が一致した場合に一致信号を出力する。その一
致信号はカウンタ回路２の各リセット入力（Ｒ）に接続
されており、一致検出時にカウンタ回路２をリセットす
る。オア回路４の出力信号がプログラムカウンタ回路の
最終分周出力信号であり、スイッチ群６に設定された分
周値に等しいパルス数がカウントされるたびに信号出力
が行なわれる。
同図において、入力される規準クロックパルスは、複数
段のカウンタ回路２にてカウントされる。カウンタ回路
２の各段の出力信号は、オア回路４と一致検出回路８と
に送られる。一致検出回路８の一方の入力端子群（Ａ）
には、所望の分周値を設定するためのスイッチ群６が接
続されており、もう一方の入力端子群（Ｂ）には、カウ
ンタ回路２の各段の出力信号が接続されている。一致検
出回路８は、入力端子群Ａ及びＢの入力値の比較を行
い、両者が一致した場合に一致信号を出力する。その一
致信号はカウンタ回路２の各リセット入力（Ｒ）に接続
されており、一致検出時にカウンタ回路２をリセットす
る。オア回路４の出力信号がプログラムカウンタ回路の
最終分周出力信号であり、スイッチ群６に設定された分
周値に等しいパルス数がカウントされるたびに信号出力
が行なわれる。
【０００８】
【発明の効果】以上説明したように本発明によれば、規
準クロックパルスの分周値を所望値に設定することがで
きるパルスカウンタ回路を実現することができる。
準クロックパルスの分周値を所望値に設定することがで
きるパルスカウンタ回路を実現することができる。
【図１】本発明の実施例の回路図。
２ カウンタ回路 ４ オア回路 ６ スイッチ群 ８ 一致検出回路
Claims (1)
- 【請求項１】 基準クロックパルスを受信してカウント
する複数段のカウンタ回路と、前記カウンタ回路の各段
の出力信号の論理和信号を出力するオア回路と、前記カ
ウンタ回路の分周値を設定するためのスイッチ群と、前
記カウンタ回路の各段の出力信号と前記スイッチ群に設
定された前記分周値とを比較し両者が一致した場合にリ
セット信号を発生して前記カウンタ回路をリセットさせ
る一致検出回路とを備えていることを特徴とするプログ
ラムカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811292A JPH0612255A (ja) | 1992-06-26 | 1992-06-26 | プログラムカウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16811292A JPH0612255A (ja) | 1992-06-26 | 1992-06-26 | プログラムカウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612255A true JPH0612255A (ja) | 1994-01-21 |
Family
ID=15862079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16811292A Withdrawn JPH0612255A (ja) | 1992-06-26 | 1992-06-26 | プログラムカウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612255A (ja) |
-
1992
- 1992-06-26 JP JP16811292A patent/JPH0612255A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898329A (en) | Programmable pulse width modulation circuit | |
| US3820028A (en) | Digital tone signal generator | |
| US5373542A (en) | Counter circuit capable of generating adjustable precise desired frequency | |
| US3992635A (en) | N scale counter | |
| US4596027A (en) | Counter/divider apparatus | |
| JPH0612255A (ja) | プログラムカウンタ回路 | |
| US3162815A (en) | Sequential pulse generator employing first and second delay means controlling pulse duration and spacing, respectively | |
| US6091794A (en) | Fast synchronous counter | |
| US6222900B1 (en) | Counter device | |
| JPH0341824A (ja) | プリセッタブルカウンタ回路 | |
| JPS5951783B2 (ja) | プログラマブル・ダウンカウンタ | |
| JPH04209020A (ja) | マイクロコンピュータ | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP2748724B2 (ja) | 集積回路 | |
| KR0136433B1 (ko) | 가변 분주기 | |
| JPH08335179A (ja) | ワンチップマイクロコンピュータ | |
| JPS6390236A (ja) | 誤り率劣化警報回路 | |
| JPH04250366A (ja) | 信号断検出装置 | |
| JPH05308259A (ja) | ディレー調整用集積回路 | |
| JP2901355B2 (ja) | 出力同時動作低減回路 | |
| JPH02155308A (ja) | クロック分配回路 | |
| JPH04109119A (ja) | センサ信号処理システム | |
| JPH04344711A (ja) | 分周器 | |
| JPS6120424A (ja) | 論理回路 | |
| JPH0311691B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |