JPS60206316A - 制御可能な積分器 - Google Patents
制御可能な積分器Info
- Publication number
- JPS60206316A JPS60206316A JP60043853A JP4385385A JPS60206316A JP S60206316 A JPS60206316 A JP S60206316A JP 60043853 A JP60043853 A JP 60043853A JP 4385385 A JP4385385 A JP 4385385A JP S60206316 A JPS60206316 A JP S60206316A
- Authority
- JP
- Japan
- Prior art keywords
- current
- controllable
- transistors
- transistor
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/19—Arrangements for performing computing operations, e.g. operational amplifiers for forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラ集積化フィルタ用の制御可能な積
分器に関する。この積分器は、電圧−電流変換器、電流
分配用乗算器、および積分増幅器をＭしている。
分器に関する。この積分器は、電圧−電流変換器、電流
分配用乗算器、および積分増幅器をＭしている。
従来技術
制御可能な積分器は、バイポーラ半導体技術でアナログ
フィルタ回路を構成するために用いられる。それは、低
周波および中間周波数領域での使用に適している。また
このような制御可能積分器は、バイポーラ技術に基づい
た標準プロセスで製造することができる。積分器が制御
可能であわ、げ、フィルタ特性の温度依存性を補償する
こ吉ができ、また調節可能なフィルタまたは被制御フィ
ルタで積分器を種々有利な適用例で使用することができ
る。
フィルタ回路を構成するために用いられる。それは、低
周波および中間周波数領域での使用に適している。また
このような制御可能積分器は、バイポーラ技術に基づい
た標準プロセスで製造することができる。積分器が制御
可能であわ、げ、フィルタ特性の温度依存性を補償する
こ吉ができ、また調節可能なフィルタまたは被制御フィ
ルタで積分器を種々有利な適用例で使用することができ
る。
種々の理由から、相互に同一の積分増幅器を縦続回路お
よび加算素子によって相互に接続し、インダクタンスを
用いずにこの積分増幅器からフィルタ回路を構成するこ
とが望ましい（ケルビン（Ｋｅｒ、４ｎ）、ヒュルスマ
７ （Ｈｕｅｌｓｍａｎ）、ニューカム（Ｎｅｗｃｏｍ
ｂ ） ： ｒステイト−バリアゾル シンンシス フ
ォー インレンνテ・イブインチグレイテッド サーキ
ットトランスファー ファンクショ／ズ（Ｓｔａ、ｔｅ
−ｕａｒａｂｌｅ ５ｙ−ｎｔｈｅｓｉｅ ｆｏｒ １
ｎｓｅｎｓｊｔｉｖｅ ｊｎｔｅｇｒａｔｅｄ ０ｉｒ
ｃｕ−１ｔ Ｔｒａｎｓｆｅｒ Ｆｃｎｃｔｉｏｎｓ
Ｊ 、工ＦＥＥＪ、オシ ソリッドステイト ナーキ・
ソツ（ＩＥＥＥ、Ｔ、ｏｆ ５ｏｌｉ、ｄ−８ｔａｔｅ
０ｊ１−ｃｕｉｔｓ ）第５ｃ−２巻、第３号、第８
７−９９頁、およびＵ、ティーツエ（Ｔｉｅｔｚｅ ）
、Ｃｈ、シエンク（５ｃｈｅｎｋ） ；［ハルプライタ
ーシャルッングステヒニーク（Ｈａｌｂｌｅｉｔｅｒｓ
ｃｈａｌｔｕｎｇｓｔｅｃｈｎｉ’ｋ ）第５版、シュ
プリンガー（Ｓｐｒｉｎｇｅｒ ）出版社、ベルリン、
１９８０年発行、第１３章第１１節参照）。このような
フィルタ回路は、高い繰返部分次数（Ｗｉｅｄｅｒｈｏ
ｌｔｅｊ、１ｇｒａｄ ）を有し、極めて柔軟な設計が
でき、また適切な設計プロセスによって、ノイズが少；
ｔく、公差の影響を受けにくいように構成できる。
よび加算素子によって相互に接続し、インダクタンスを
用いずにこの積分増幅器からフィルタ回路を構成するこ
とが望ましい（ケルビン（Ｋｅｒ、４ｎ）、ヒュルスマ
７ （Ｈｕｅｌｓｍａｎ）、ニューカム（Ｎｅｗｃｏｍ
ｂ ） ： ｒステイト−バリアゾル シンンシス フ
ォー インレンνテ・イブインチグレイテッド サーキ
ットトランスファー ファンクショ／ズ（Ｓｔａ、ｔｅ
−ｕａｒａｂｌｅ ５ｙ−ｎｔｈｅｓｉｅ ｆｏｒ １
ｎｓｅｎｓｊｔｉｖｅ ｊｎｔｅｇｒａｔｅｄ ０ｉｒ
ｃｕ−１ｔ Ｔｒａｎｓｆｅｒ Ｆｃｎｃｔｉｏｎｓ
Ｊ 、工ＦＥＥＪ、オシ ソリッドステイト ナーキ・
ソツ（ＩＥＥＥ、Ｔ、ｏｆ ５ｏｌｉ、ｄ−８ｔａｔｅ
０ｊ１−ｃｕｉｔｓ ）第５ｃ−２巻、第３号、第８
７−９９頁、およびＵ、ティーツエ（Ｔｉｅｔｚｅ ）
、Ｃｈ、シエンク（５ｃｈｅｎｋ） ；［ハルプライタ
ーシャルッングステヒニーク（Ｈａｌｂｌｅｉｔｅｒｓ
ｃｈａｌｔｕｎｇｓｔｅｃｈｎｉ’ｋ ）第５版、シュ
プリンガー（Ｓｐｒｉｎｇｅｒ ）出版社、ベルリン、
１９８０年発行、第１３章第１１節参照）。このような
フィルタ回路は、高い繰返部分次数（Ｗｉｅｄｅｒｈｏ
ｌｔｅｊ、１ｇｒａｄ ）を有し、極めて柔軟な設計が
でき、また適切な設計プロセスによって、ノイズが少；
ｔく、公差の影響を受けにくいように構成できる。
発明の解決すべき問題点
既に繰返し指摘さねたように（例えばエンテア ７７
（Ｅｎｔｅｎｍａｎｎ ） 、 Ｗ、 ； モノリテイ
ッシュ インテグリールパ・−レ フイルターアインユ
ーパーブリツク（Ｍｏｎｏｌｉ、ｔｉｓｃｈ ｉｎｔｅ
ｇｒｉθ−ｒｂａｒｅ Ｆｉｌ、ｔｅ１７−ｅｉｎ Ｕ
ｂｅｒｂｌｉｃｋ ） 、フレクペンツ（Ｆｒ８ｑ、ｕ
ｅｎｚ）誌第３５号（１９８１年）第３／４月号第５４
〜６６頁参照）、集積化技術を用いて離散形フィルタお
よびフィルタ回路を構成しても、重要ない（つかの点に
ついて十分な特性は得られなかった。例えば、好適なイ
ンダクタンスは作成され得す、能動ＲＣｎ路の手法によ
って置換されるのみであった。また利用し得るキヤ・ξ
シタンスは小さく、品質も低かった。さらに拡散形また
は埋込形の抵抗の抵抗値も温度に依存し、か々りの非直
線性を有していた。従って、数１０にΩを越える抵抗値
になる吉急速に技術的困難が増大した。このような状況
から、限界周波数または共振周波数が約２ ）椎 Ｑ ｋＴ（ｚ以下の選択回路を実現するには、特別な構
成を採らねばならなかった。
（Ｅｎｔｅｎｍａｎｎ ） 、 Ｗ、 ； モノリテイ
ッシュ インテグリールパ・−レ フイルターアインユ
ーパーブリツク（Ｍｏｎｏｌｉ、ｔｉｓｃｈ ｉｎｔｅ
ｇｒｉθ−ｒｂａｒｅ Ｆｉｌ、ｔｅ１７−ｅｉｎ Ｕ
ｂｅｒｂｌｉｃｋ ） 、フレクペンツ（Ｆｒ８ｑ、ｕ
ｅｎｚ）誌第３５号（１９８１年）第３／４月号第５４
〜６６頁参照）、集積化技術を用いて離散形フィルタお
よびフィルタ回路を構成しても、重要ない（つかの点に
ついて十分な特性は得られなかった。例えば、好適なイ
ンダクタンスは作成され得す、能動ＲＣｎ路の手法によ
って置換されるのみであった。また利用し得るキヤ・ξ
シタンスは小さく、品質も低かった。さらに拡散形また
は埋込形の抵抗の抵抗値も温度に依存し、か々りの非直
線性を有していた。従って、数１０にΩを越える抵抗値
になる吉急速に技術的困難が増大した。このような状況
から、限界周波数または共振周波数が約２ ）椎 Ｑ ｋＴ（ｚ以下の選択回路を実現するには、特別な構
成を採らねばならなかった。
本発明の課題は、標準的な、６イボーラ技術で製造〒き
、かつ選択性回路の周波数領域をかなり低い周波数まで
拡張できる、フィルタ回路用の制御可能な積分器を提供
することである。さらに本発明の持分器は、温度依存性
を補償すると共に、電流消費が小さく、制御性が大きく
なければならない。
、かつ選択性回路の周波数領域をかなり低い周波数まで
拡張できる、フィルタ回路用の制御可能な積分器を提供
することである。さらに本発明の持分器は、温度依存性
を補償すると共に、電流消費が小さく、制御性が大きく
なければならない。
問題点を解決するための手段
本発明によればこの課題は、冒頭で述べたバイポーラ集
積化フィルタ用の積分器において、次のようにして解決
される。すなわち、電１七−電流変換器が２つのトラン
ジスタを有し、こわらトランジスタのエミッタが変換抵
抗を介して相互に結合され、かつこれらエミッタに接続
された２つの電流源から給電されるようにし、電流分配
乗算器が対数ダイオード、差動段およびカレントミラー
を有し、対数ダイオードに２つのトランジスタのコレク
タ電流が加えら１１、差動段が制御可能な電流源から給
電され、かつカレントミラーに作用し、このカレントミ
ラーの出力側が積分増幅器の入力側と接続されている、
ようにしたのである。
積化フィルタ用の積分器において、次のようにして解決
される。すなわち、電１七−電流変換器が２つのトラン
ジスタを有し、こわらトランジスタのエミッタが変換抵
抗を介して相互に結合され、かつこれらエミッタに接続
された２つの電流源から給電されるようにし、電流分配
乗算器が対数ダイオード、差動段およびカレントミラー
を有し、対数ダイオードに２つのトランジスタのコレク
タ電流が加えら１１、差動段が制御可能な電流源から給
電され、かつカレントミラーに作用し、このカレントミ
ラーの出力側が積分増幅器の入力側と接続されている、
ようにしたのである。
実施例
次に、図面を参照しながら実施例について本発明の詳細
な説明する。
な説明する。
第１図は、本発明による制御可能な積分器の実施例を示
している。この図で、積分器の電圧−電流変換器１は、
トランジスタＴｌ、Ｔ２およびそのエミッタ側に接続さ
れた電流源Ｑｌ。
している。この図で、積分器の電圧−電流変換器１は、
トランジスタＴｌ、Ｔ２およびそのエミッタ側に接続さ
れた電流源Ｑｌ。
Ｑ２から成っている。２つのトランジスタのエミッタ間
には、変換抵抗Ｒ□が接続されている。電流源は、有利
には相互に同一に構成され、また従来技術に従って、共
通のペース電圧に接続されたトランジスタから成ってい
る。このペース電圧は、複数の積分器に対して同時に発
生される。トラン・ジスタＴｌ、Ｔ２のベース端子は回
路の差動入力側を形成している。入力抵抗を高くするた
めに、差動入力側の前にエミッタホロワを接続してもよ
い。
には、変換抵抗Ｒ□が接続されている。電流源は、有利
には相互に同一に構成され、また従来技術に従って、共
通のペース電圧に接続されたトランジスタから成ってい
る。このペース電圧は、複数の積分器に対して同時に発
生される。トラン・ジスタＴｌ、Ｔ２のベース端子は回
路の差動入力側を形成している。入力抵抗を高くするた
めに、差動入力側の前にエミッタホロワを接続してもよ
い。
ここで抵抗Ｒｋをエミッタの内部抵抗よりも大きくす力
２ば、端子９，１０を介して電耶−電流変換器１から電
流分配用乗算器２へ流れる電流Ｉ９．工１０は、次式で
表わさ力る。
２ば、端子９，１０を介して電耶−電流変換器１から電
流分配用乗算器２へ流れる電流Ｉ９．工１０は、次式で
表わさ力る。
工９＝Ｉ＋（Ｕ５−Ｕ４ ）／Ｒｋ
１１０＝Ｉ−（Ｕ５−Ｕ４ ）／Ｒｋ
ただし、電流源Ｑｌ 、Ｃ２の電流は互いに等しいと見
なし、■で表わす（工１＝工２二■）。またＵ４ 、Ｕ
５は、正確には確定できない差動点に対する２つの入力
側に現われる電圧である。この差！ＩｆｌＩ点は、例え
げ給電端子８、あるいはアース点である。電流工９．Ｉ
ＩＯは、乗算器２の中でダイオードとして働（トランジ
スタＴ３．Ｔ４に作用する。ここで生じた差電圧は、ト
ランジスタＴ５．Ｔ６から成る差動段に供給される。こ
の差動段は、トランジスタＴ７．Ｔ８から成るカレント
ミラーに作用する。その結果、Ｔ５．Ｔ６を流わる電流
の差が、端子１１を介して積分増幅器３へ流れる。この
場合、電流源Ｑ８ｔ’に流工ｓｔが乗算率を決定する。
なし、■で表わす（工１＝工２二■）。またＵ４ 、Ｕ
５は、正確には確定できない差動点に対する２つの入力
側に現われる電圧である。この差！ＩｆｌＩ点は、例え
げ給電端子８、あるいはアース点である。電流工９．Ｉ
ＩＯは、乗算器２の中でダイオードとして働（トランジ
スタＴ３．Ｔ４に作用する。ここで生じた差電圧は、ト
ランジスタＴ５．Ｔ６から成る差動段に供給される。こ
の差動段は、トランジスタＴ７．Ｔ８から成るカレント
ミラーに作用する。その結果、Ｔ５．Ｔ６を流わる電流
の差が、端子１１を介して積分増幅器３へ流れる。この
場合、電流源Ｑ８ｔ’に流工ｓｔが乗算率を決定する。
バイポーラトランジスタの簡単な特性曲線方程式は次式
で表わされる。
で表わされる。
■。−■。。ホｅｘｐ（Ｕｂｏ／Ｕｔ）上式で工。はコ
レクタ電流、Ｕｂｅはペース−エミッタ電圧、Ｕｔ−ｋ
Ｔ／ｑは温度電圧、稲。はコレクク遮断電流である。こ
の式から、端子１１に現わわる電流工１１が次のように
導出できる。
レクタ電流、Ｕｂｅはペース−エミッタ電圧、Ｕｔ−ｋ
Ｔ／ｑは温度電圧、稲。はコレクク遮断電流である。こ
の式から、端子１１に現わわる電流工１１が次のように
導出できる。
Ｘ １１ ＝ （Ｕ４−Ｕ５戸工。ｔ／（Ｒｋ黄２餐工
）この等式から分るように、軍１流■Ｓｔは乗算的に作
用する。ここで注意すべきことは、トランジスタ特性曲
線の非直線性が、（近似的に見て）乗算器の直線性に影
響しないことである。経験によれば、偏差を０．５％以
下に抑えることは容易である。
）この等式から分るように、軍１流■Ｓｔは乗算的に作
用する。ここで注意すべきことは、トランジスタ特性曲
線の非直線性が、（近似的に見て）乗算器の直線性に影
響しないことである。経験によれば、偏差を０．５％以
下に抑えることは容易である。
積分増幅器３の構成素子である増幅器の増幅度を十分に
太き（すれば、端子６に現われる出力電圧Ｕ６は次のよ
うになる。
太き（すれば、端子６に現われる出力電圧Ｕ６は次のよ
うになる。
Ｕ６−エ１１簀ｄｔ ／ Ｃ１＋ Ｕ６０＝（Ｕ４−Ｕ
５）薫ｌｓｔ餐ｄｔ／（Ｒｋそ■簀Ｇ！、）＋Ｕ６゜こ
こでＣ工は積分キャパシタンスであり、Ｕ３Ｏは詳しく
示さない差動点に対する出力電圧Ｕ６の初期値である。
５）薫ｌｓｔ餐ｄｔ／（Ｒｋそ■簀Ｇ！、）＋Ｕ６゜こ
こでＣ工は積分キャパシタンスであり、Ｕ３Ｏは詳しく
示さない差動点に対する出力電圧Ｕ６の初期値である。
各々のバイポーラトランジスタがｎｐｎ形であるかｐｎ
ｐ形であるかは図に示しである。ここで端子１１に生じ
る電位が給電端子７の電位よりもほぼ順電圧だけ低い時
にのみ、トランジスタＴ５〜Ｔおから成るユニットは正
常に機能する。積分コンデンサＣｉと並列な空乏層キャ
・ξシタンスにｈは有利に利用できる）は、導通方向に
作用しない。
ｐ形であるかは図に示しである。ここで端子１１に生じ
る電位が給電端子７の電位よりもほぼ順電圧だけ低い時
にのみ、トランジスタＴ５〜Ｔおから成るユニットは正
常に機能する。積分コンデンサＣｉと並列な空乏層キャ
・ξシタンスにｈは有利に利用できる）は、導通方向に
作用しない。
第１図を見れば、本発明が従来技術に比べて優れている
ことが一目で分る。図のように電圧−電流変換器を構成
すれば、付加的な演算増幅器および少くとも３つの抵抗
を要する従来の加算段を使用せずに、差を形成すること
ができる。［＋示の実施例では抵抗はＲｋｌつだけでよ
いので、収容に必要なスペースの点で有利である。前述
のように電流源Ｑ、、Ｑ２が簡単なトランジスタであれ
ば、端子８における下側給電電比を２倍の１１１電化分
上ｆ！Ｔ！ｌる値よ１〕小さく且端子７における上側給
電電圧を順電圧を越えない分だけ下回る値の範囲の同相
範囲が得ら力、る。従って、図示の回路は既存の給電電
圧を良好に使用でき、また比較的低い給電電圧Ｕ７−Ｕ
３に適している。抵抗Ｒｋには遮断電流は流れないので
、その制御は対称的に行なうことができ、またその非直
線性の影響は小さい。■。、〈２そ工とするためには、
電流工１１を小さく、積分器の時定数を大きくする。こ
の積分器から形成されるフィルタ回路の中では、フィル
タ特性は小さな値に変換される。電流比を１００または
それ以上にすることは難しくないので、フィルタを使用
し得る周波数範囲をかなり低い周波数まで拡大すること
ができる。電流源Ｑ８ｔを調節または制御すれば、フィ
ルタ特性を調節可能とし、あるいは信号に依存して制御
することができる。また、フィルタ回路のすべての電流
源の温度依存性を適切に選定すれば、１’ｊＯの積の温
度依存性は影響しなくなる。
ことが一目で分る。図のように電圧−電流変換器を構成
すれば、付加的な演算増幅器および少くとも３つの抵抗
を要する従来の加算段を使用せずに、差を形成すること
ができる。［＋示の実施例では抵抗はＲｋｌつだけでよ
いので、収容に必要なスペースの点で有利である。前述
のように電流源Ｑ、、Ｑ２が簡単なトランジスタであれ
ば、端子８における下側給電電比を２倍の１１１電化分
上ｆ！Ｔ！ｌる値よ１〕小さく且端子７における上側給
電電圧を順電圧を越えない分だけ下回る値の範囲の同相
範囲が得ら力、る。従って、図示の回路は既存の給電電
圧を良好に使用でき、また比較的低い給電電圧Ｕ７−Ｕ
３に適している。抵抗Ｒｋには遮断電流は流れないので
、その制御は対称的に行なうことができ、またその非直
線性の影響は小さい。■。、〈２そ工とするためには、
電流工１１を小さく、積分器の時定数を大きくする。こ
の積分器から形成されるフィルタ回路の中では、フィル
タ特性は小さな値に変換される。電流比を１００または
それ以上にすることは難しくないので、フィルタを使用
し得る周波数範囲をかなり低い周波数まで拡大すること
ができる。電流源Ｑ８ｔを調節または制御すれば、フィ
ルタ特性を調節可能とし、あるいは信号に依存して制御
することができる。また、フィルタ回路のすべての電流
源の温度依存性を適切に選定すれば、１’ｊＯの積の温
度依存性は影響しなくなる。
既述のように、反転増幅器■１の入力側には、端子７の
給電電位に近い遮断電位が加わらなけれげならない。こ
の条件を充たすための最も簡単な方法は、第２図に示す
ように、入力段をトランジスタＴ、から形成し、そのエ
ミッタを給電線路７と接続し、そのベースによって入力
側１１を形成することである。）・ランジスクＴ９は、
カレントミラーの１〜ランジスクＴ７ 、Ｔ８と同じ導
電形にしなければならない。
給電電位に近い遮断電位が加わらなけれげならない。こ
の条件を充たすための最も簡単な方法は、第２図に示す
ように、入力段をトランジスタＴ、から形成し、そのエ
ミッタを給電線路７と接続し、そのベースによって入力
側１１を形成することである。）・ランジスクＴ９は、
カレントミラーの１〜ランジスクＴ７ 、Ｔ８と同じ導
電形にしなければならない。
図示のようなカレントミラーを用いると、トランジスタ
Ｔ７．Ｔ８のペース電流が装置の対称性を損なう。また
増幅器■、の入力トランジスタＴ９のペース電流も障害
となることがある。
Ｔ７．Ｔ８のペース電流が装置の対称性を損なう。また
増幅器■、の入力トランジスタＴ９のペース電流も障害
となることがある。
しかし、入力トランジスタＴ９にトランジスタＴ７．Ｔ
８と同じペース電流を供給すれば、このような障害は相
殺される。そのためには、制御電流工ｓｔを所定の値に
Ｗ＾１節すればよい。また、入力トランジスタＴ、のコ
レクタを制御可能な別の電流源Ｑｓｔ＋と接続すわば、
制御電流工。、と無関係な補償を行なうことができる。
８と同じペース電流を供給すれば、このような障害は相
殺される。そのためには、制御電流工ｓｔを所定の値に
Ｗ＾１節すればよい。また、入力トランジスタＴ、のコ
レクタを制御可能な別の電流源Ｑｓｔ＋と接続すわば、
制御電流工。、と無関係な補償を行なうことができる。
この場合、電流源Ｑ８，１の電流■ｓｔ ］を制御電流
源Ｑ８ｔの電流Ｔｓｔと等しくすれば有利である。その
時、反転増幅器■、の残りの部分Ｖ工′ｔこは、Ｑｓｔ
＋の電流を分岐させてはならない。七のため、ｖ□′の
入力抵抗を大きくする。
源Ｑ８ｔの電流Ｔｓｔと等しくすれば有利である。その
時、反転増幅器■、の残りの部分Ｖ工′ｔこは、Ｑｓｔ
＋の電流を分岐させてはならない。七のため、ｖ□′の
入力抵抗を大きくする。
部分■、′は、大きな電流増幅度を有する簡単なインピ
ーダンス変換器として構成することができる。入力トラ
ンジスタＴ９のエミッターベースダイオードがカレント
ミラートランジスタＴ７．Ｔ８のエミッターペースダイ
オードの２倍の面積を有するようにすれば、あるいはト
ランジスタＴ７． Ｔ８と等しい２つのトランジスタの
並列回路から入力トランジスタを構成すれば、最適の対
称性が得られ、従って最適の補償をすることができる。
ーダンス変換器として構成することができる。入力トラ
ンジスタＴ９のエミッターベースダイオードがカレント
ミラートランジスタＴ７．Ｔ８のエミッターペースダイ
オードの２倍の面積を有するようにすれば、あるいはト
ランジスタＴ７． Ｔ８と等しい２つのトランジスタの
並列回路から入力トランジスタを構成すれば、最適の対
称性が得られ、従って最適の補償をすることができる。
、Ｓ、イボーラ技術−トの積分キャノξνタンスは、有
利には次のように構成される。つまり、その１つの電極
として大面積補助トランジスタの低抵抗エミッタ領域を
用い、他方の電５極としては算 導電帯面を用いるのである。２つの電極は、酸化物によ
って相互に絶縁することができる。この場合、印加′電
圧の極性が変化せず、空乏層キヤ・ξシタンスの印加電
圧に対する依存性が許容できるなら、補助トランジスタ
の１または２一つの空乏層をエミツクー導電帯−キャ・
ξシタンスに並列接続することができる。
利には次のように構成される。つまり、その１つの電極
として大面積補助トランジスタの低抵抗エミッタ領域を
用い、他方の電５極としては算 導電帯面を用いるのである。２つの電極は、酸化物によ
って相互に絶縁することができる。この場合、印加′電
圧の極性が変化せず、空乏層キヤ・ξシタンスの印加電
圧に対する依存性が許容できるなら、補助トランジスタ
の１または２一つの空乏層をエミツクー導電帯−キャ・
ξシタンスに並列接続することができる。
図示のように積分器３を構成すわば、空乏層キャノξシ
タンスを利用することができる。なぜなら、反転増幅器
Ｖ工の入力電位が給′Ｔ４Ｌ電圧にほぼ等しく、また通
常制御時にはコンデンサＣ１を介して降下する電圧の極
性が変化しないから゛である。このようにして、必要な
結晶面を３０％またはそれ以上節減することができる。
タンスを利用することができる。なぜなら、反転増幅器
Ｖ工の入力電位が給′Ｔ４Ｌ電圧にほぼ等しく、また通
常制御時にはコンデンサＣ１を介して降下する電圧の極
性が変化しないから゛である。このようにして、必要な
結晶面を３０％またはそれ以上節減することができる。
以上説明したようなペース電流の補償は、回路素子のば
らつきその他の影響があるので、完全に行なうことはで
きない。またベース′醒流には僅かながら非直線性もあ
る。このような欠点は、第３図に示す付加的なトランジ
スタを用いてかなり除去することができる。第３図ｆは
、入力トランジスタＴ、の前にエミッタホロワＴ１□が
接続されている。また、トランジスタＴ７．Ｔ８のペー
スは、エミッタホロワＴ１□を介してトランジスタＴ７
のコレクタに接続される。従って、電流負荷の完全な
対称性が低いレベルで回復される。差動段のトランジス
タＴ５゜Ｔ６の飽和を防止するためには、対数ダイオー
ドＴ３．Ｔ４ の′電位を降下させなければならない。
らつきその他の影響があるので、完全に行なうことはで
きない。またベース′醒流には僅かながら非直線性もあ
る。このような欠点は、第３図に示す付加的なトランジ
スタを用いてかなり除去することができる。第３図ｆは
、入力トランジスタＴ、の前にエミッタホロワＴ１□が
接続されている。また、トランジスタＴ７．Ｔ８のペー
スは、エミッタホロワＴ１□を介してトランジスタＴ７
のコレクタに接続される。従って、電流負荷の完全な
対称性が低いレベルで回復される。差動段のトランジス
タＴ５゜Ｔ６の飽和を防止するためには、対数ダイオー
ドＴ３．Ｔ４ の′電位を降下させなければならない。
そのために対数ダイオードＴ３．Ｔ４は、ダイオードと
して用いられるトランジスタＴ１０または抵抗を介して
給電電圧と接続される。
して用いられるトランジスタＴ１０または抵抗を介して
給電電圧と接続される。
第４図はべき乗特性低域フィルタの回路を示している。
この低域フィルタはゲンゼル（Ｇθ−ｎｓｅｌ ）の提
案した方法（［フエルンメルデテヒニーク（Ｆｅｒｎｍ
ｒｌｄｅｔｅｃｈｎｉｋ ） ｊ １９７２年１２月号
第３頁参照）に従って開発された。この例では、第２の
制御可能な積分器Ｓｔ工２は、第１および第３の積分器
Ｓ、工１、Ｓｔ工３の２倍の積分キャノξシタンスを有
している。
案した方法（［フエルンメルデテヒニーク（Ｆｅｒｎｍ
ｒｌｄｅｔｅｃｈｎｉｋ ） ｊ １９７２年１２月号
第３頁参照）に従って開発された。この例では、第２の
制御可能な積分器Ｓｔ工２は、第１および第３の積分器
Ｓ、工１、Ｓｔ工３の２倍の積分キャノξシタンスを有
している。
発明の効果
本発明の積分器は、標準的なバイポーラ技術によって製
造でき、またそ刺によって選択性回路の周波数領域をか
なり低い範囲まで拡張できる。さらに本発明の積分器は
、温度依存性を補償できると同時に、電流消費が小さく
、制御が大きくなるよう構成できる。
造でき、またそ刺によって選択性回路の周波数領域をか
なり低い範囲まで拡張できる。さらに本発明の積分器は
、温度依存性を補償できると同時に、電流消費が小さく
、制御が大きくなるよう構成できる。
第１図は本発明による制御可能な積分器の実施例を示す
図、第２図は同じく本発明による積分器の別の実施例を
示す図、第３図は積分器の第３の実施例を示す図、第４
図はゲンゼルの提案によるべき乗特性低域フィルタの回
路を示す図である。 ｌ・電圧−電流変換器、２・・・電流分配乗算器、３・
・・積分増幅器、Ｔ１〜Ｔ、２・・トランジスタ、Ｒ８
・・変換抵抗、Ｑ＋ ＋ Ｑ２ ＋ Ｑｓｔ ＋ Ｑｓ
ｔ＋・・電流源、Ｖｌ・・反転増幅器、Ｃ１・・積分コ
ンデンサ （１９）
図、第２図は同じく本発明による積分器の別の実施例を
示す図、第３図は積分器の第３の実施例を示す図、第４
図はゲンゼルの提案によるべき乗特性低域フィルタの回
路を示す図である。 ｌ・電圧−電流変換器、２・・・電流分配乗算器、３・
・・積分増幅器、Ｔ１〜Ｔ、２・・トランジスタ、Ｒ８
・・変換抵抗、Ｑ＋ ＋ Ｑ２ ＋ Ｑｓｔ ＋ Ｑｓ
ｔ＋・・電流源、Ｖｌ・・反転増幅器、Ｃ１・・積分コ
ンデンサ （１９）
Claims (1)
- 【特許請求の範囲】 １ 冨圧−電流斐換器、電流分配用乗算器、および積分
増幅器を有する、バイポーラ集積化フィルタ用の制御可
能な積分器において、電圧−電流変換器（１）が２つの
トランジスタ（Ｔ、、Ｔ２）を有し、該トランジスタは
そのエミッタが変換抵抗（Ｒｋ）を介して相反に結合さ
ね、かつ該エミッタに接続された２カ電流源（Ｑｌ、Ｑ
２）から給電され、電流分配乗算器（２）が、対数ダイ
オード（Ｔ３．Ｔ４）、差動段（Ｔ５．Ｔ６）およびカ
レントミラー（Ｔ７．Ｔ８）を有し、対数ダイオード（
Ｔ３゜Ｔ４）に２つのトランジスタ（Ｔ１．Ｔ２）のコ
レクタ電流が加えら力、差動段（Ｔ５．Ｔ６）は制御可
能な電流源（Ｑ８ｔ）から給電さ力、かつカレントミラ
ー（Ｔ７．Ｔ８）に作用し、該カレントミラーの出力側
が積分増幅器（３）の入力側と接続されている、ことを
特徴とする制御可能な積分器。 ２ ′亀Ｈニー電流変換器（１）の２つのトランジスタ
（Ｔ、、Ｔ２）のペースが回路装置全体の差動入力側を
形成している特許請求の範囲第１項記載の制御可能な積
分器。 ３ 電圧−電流変換器（１）の電流源（Ｑｌ、Ｑ２）が
トランジスタから形成され、該トランジスタが共通のペ
ース電圧と接続されている特許請求の範囲第１頃または
第２項記載の制御可能な積分器。 ４−：流分配乗算器（２）の対数ダイオードが第３およ
び第４のトランジスタ（Ｔ３．Ｔ４）から成り、該トラ
ンジスタのペースおよびコレクタが給電電圧（７）と接
続され、また第５および第６のトランジスタ（Ｔ５．Ｔ
６）から成る差動段の入カイ１すが対数ダイオードと接
続されている特許請求の範囲第１項から第３項のいずれ
か１項記載の制御可能な積分器。 ５ 電流分配乗算器のカレントミラーが２つの（２） トランジスタ（Ｔ７ ｒ Ｔ８）から成１）、該トラン
ジスタの導電形が差動段のトランジスタの導電形に対し
て相補的であ１）、前記カレンＩ・ミラーのトランジス
タ（Ｔ７．Ｔ８）のエミッタが給電電圧（７）と接続さ
れ、ペースは差動段のトランジスタの被数コレククのう
ちの１つと接続さね、該コレクタは前記カレントミラー
のトランジスタのコレクタとも接続され、またその学−
のコレクタ接続が電流分配乗算器の出力側を形成してい
る特許請求の範囲第１項から第４項のいずれか１項記載
の制御可能な積分器。 ６ 積分増幅器が、反転増幅器（■、）およびその入力
側と出力側との間に接続された積分コンデンサ（Ｃ１）
から形成され、該４１″↑分コンデンサの少く吉も一部
分が空乏層キャノξシタンスから成る特許請求の範囲第
１項から第５項のいずれか１項記載の制御可能なＡＩ！
１分増幅器。 ７ 反転増幅器（ｖｌ）の入力回路が、カレントミラー
の１〜ランジスタ（Ｔ７． Ｔ８）と同じ導電形のトラ
ンジスタ（Ｔ９）から形成され、該入力回路のトランジ
スタ（Ｔ９）のエミッタがカレントミラーのトランジス
タのエミッタと同じ給電電圧と接続され、該トランジス
タ（Ｔ９）のペースが反転増幅器の入力側を形成してい
る特許請求の範囲第１項から第６項のいずれか１項記載
の制御可能なノ貢分器。 ８ 反転増幅器（■ｉ）の入力トランジスタ（Ｔ。 ）のコレクタが、制御可能な別の電流源（Ｑｓｔ＋ ）
と接続されている特許請求の範囲第１項から第７項のい
ずれか１項記載の制御可能な積分器。 ９４看分増幅器の制御可能な電流源（Ｑｓｔｔ）が電流
分配乗算器の制御可能な電流源（Ｑ８ｔ）と同じ電流を
供給する特許請求の範囲第１項から第８項のいずれか１
項記載の制御可能な積分器。 １０ 反転増幅器（Ｖ工）の入力トランジスタ（Ｔ９）
のエミッターペースダイオードが、カレントミラーのト
ランジスタ（Ｔ７．Ｔ８）のエミッターペースダイオー
ドの２倍の面積を有し、または入力トランジスタ（Ｔ、
）が前記トランジスタ（Ｔ７．Ｔ８） に等しい２つの
トランジスタの並列回路から成っている特許請求の範囲
第１項から第９項のいずれか１￥１記載の制御可能な積
分器。 １１、電流分配乗算器（２）の対数ダイオードが、抵抗
、または別のダイオ−Ｆ（Ｔ、ｏ）を介して給電電圧（
７）と接続され、カレントミラー回路（Ｔ７． Ｔ８）
にエミッタホロワ（Ｔ１．）が設けられ、該エミッタホ
ロワ（Ｔ、、）は２つのトランジスタ（Ｔ７．Ｔ８）の
ペースをトランジスタ（Ｔ７）のコレクタと接続してお
り、また反転増幅器（Ｖ□）の入力トランジスタ（Ｔ９
）にエミッタホロワ（Ｔ、□）が前置接続されている特
許請求の範囲第１項から第１０項のいずれか１項記載の
制御可能な積分器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3408220.4 | 1984-03-07 | ||
| DE19843408220 DE3408220A1 (de) | 1984-03-07 | 1984-03-07 | Steuerbarer integrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206316A true JPS60206316A (ja) | 1985-10-17 |
| JPH0572628B2 JPH0572628B2 (ja) | 1993-10-12 |
Family
ID=6229726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043853A Granted JPS60206316A (ja) | 1984-03-07 | 1985-03-07 | 制御可能な積分器 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US4734598A (ja) |
| JP (1) | JPS60206316A (ja) |
| KR (1) | KR920006292B1 (ja) |
| DE (1) | DE3408220A1 (ja) |
| GB (1) | GB2155267B (ja) |
| HK (1) | HK29489A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
| FR2656427B1 (fr) * | 1989-12-22 | 1992-03-13 | Cit Alcatel | Circuit de mesure du niveau d'un signal electrique comprenant des moyens de correction de decalage et application aux amplificateurs a commande automatique de gain. |
| US5093628A (en) * | 1990-02-26 | 1992-03-03 | Digital Equipment Corporation Of Canada, Ltd. | Current-pulse integrating circuit and phase-locked loop |
| DE4017738A1 (de) * | 1990-06-01 | 1991-12-05 | Thomson Brandt Gmbh | Komparatorschaltung fuer einen integrator |
| NL9002154A (nl) * | 1990-10-04 | 1992-05-06 | Philips Nv | Companderende stroom-modus transconductor-c integrator. |
| DE4124585A1 (de) * | 1991-07-24 | 1993-01-28 | Siemens Ag | Steuerbare schaltungsanordnung |
| US5245222A (en) * | 1992-02-28 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for buffering electrical signals |
| JP3470818B2 (ja) * | 1992-04-30 | 2003-11-25 | アジレント・テクノロジーズ・インク | プログラム可能な充電電流と極性を有する単位利得正帰還積分器 |
| GB2292856B (en) * | 1994-08-31 | 1999-04-28 | Texas Instruments Ltd | Bus driver |
| US5570049A (en) * | 1995-05-30 | 1996-10-29 | Exar Corporation | Transconductor element for high speed GM-C integrated filters |
| JPH09214257A (ja) * | 1996-01-30 | 1997-08-15 | Fujitsu Ltd | 動作点補償方式 |
| FR2792474B1 (fr) * | 1999-04-13 | 2001-06-29 | St Microelectronics Sa | Circuit de sortie de signal numerique |
| FR2853148B1 (fr) * | 2003-03-24 | 2008-11-14 | Fed Mogul Systems Prot Group | Gaine de blindage electro-magnetique notamment pour proteger des faisceaux de cables dans l'aeronautique. |
| RU2602377C1 (ru) * | 2015-09-23 | 2016-11-20 | Федеральное государственное бюджетное образовательное учрежедение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) | Аналоговый интегратор последовательности импульсных сигналов |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805091A (en) * | 1972-06-15 | 1974-04-16 | Arp Instr | Frequency sensitive circuit employing variable transconductance circuit |
| JPS5326554A (en) * | 1976-08-24 | 1978-03-11 | Sony Corp | Tr ansistor circuit |
| JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| US4374335A (en) * | 1980-05-19 | 1983-02-15 | Precision Monolithics, Inc. | Tuneable I.C. active integrator |
| JPS58161413A (ja) * | 1982-03-18 | 1983-09-26 | Sony Corp | 多目的フイルタ |
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
-
1984
- 1984-03-07 DE DE19843408220 patent/DE3408220A1/de active Granted
-
1985
- 1985-02-25 KR KR1019850001167A patent/KR920006292B1/ko not_active IP Right Cessation
- 1985-02-26 US US06/706,294 patent/US4734598A/en not_active Expired - Fee Related
- 1985-03-07 GB GB08505931A patent/GB2155267B/en not_active Expired
- 1985-03-07 JP JP60043853A patent/JPS60206316A/ja active Granted
-
1988
- 1988-03-28 US US07/192,092 patent/US4855626A/en not_active Expired - Fee Related
-
1989
- 1989-04-06 HK HK294/89A patent/HK29489A/xx not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| INTEGRATION OF ANALOG FILTERS IN A BIPOLAR PROCESS=1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| HK29489A (en) | 1989-04-14 |
| GB2155267A (en) | 1985-09-18 |
| JPH0572628B2 (ja) | 1993-10-12 |
| DE3408220C2 (ja) | 1991-07-04 |
| US4734598A (en) | 1988-03-29 |
| KR920006292B1 (ko) | 1992-08-03 |
| DE3408220A1 (de) | 1985-09-12 |
| GB8505931D0 (en) | 1985-04-11 |
| GB2155267B (en) | 1987-12-09 |
| KR850006748A (ko) | 1985-10-16 |
| US4855626A (en) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60206316A (ja) | 制御可能な積分器 | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| US4240040A (en) | Operational amplifier | |
| US3999139A (en) | Monolithic alternately stacked IF amplifier | |
| US5053650A (en) | Monolithic semiconductor integrated circuit device having current adjusting circuit | |
| US4871977A (en) | Monolithic integrated wideband power amplifier | |
| US3946325A (en) | Transistor amplifier | |
| US3629717A (en) | Circuit arrangement for stabilizing against variations in temperature and supply voltage | |
| US4300102A (en) | Variable gain control circuit | |
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| US4122402A (en) | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form | |
| JP3022587B2 (ja) | 平衡フィルタ回路 | |
| US3887880A (en) | Bias circuitry for stacked transistor power amplifier stages | |
| US4366449A (en) | Integrated voltage control variable gain circuit and a signal transmission circuit using the same | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPS6136408B2 (ja) | ||
| JPS6144409B2 (ja) | ||
| US4025871A (en) | Audio amplifier for integrated circuit fabrication having controlled idling current | |
| GB1561279A (en) | Audio amplifier providing shunt voltage regulation | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JPS631768B2 (ja) | ||
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JP3233107B2 (ja) | バイアス発生回路およびミキサ | |
| EP0093140B1 (en) | Amplifier suitable for low supply voltage operation | |
| EP0067132B1 (en) | Improvement in bipolar transistor amplifiers with a high linear dynamic range |