JPS60203240A - コンピユ−タｘ線断層撮影装置用デ−タデイスクシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、複数個の検知器と、検知器に関して移動で
きるＸ線源と、ソースファンフォーマットの検出器から
データを受理するメモリユニットとを具備するコンピュ
ータＸ線断層撮影装置に使用される多軸データディスク
シスムに係わる。

し発明の技術的背景］ 第４世代コンピュータ断層撮影装置（ＣＴ）Ｘ線装置は
、ソースファンに編成されたデータを作製づるが、この
データは、画像処理再構成アルゴリズムで有効に使用さ
れる前にデテクタファンに再編成されなければならない
。詳述すれば第１２図に、Ｘ線源１０および検出器Ｄφ
〜［）　１９９９のリング１２が示されている。Ｘ線源
１０は検知器Ｄφ〜Ｄ　１９９９に関して移動できる。

どのよう４工位置でも、Ｘ線源１０は一定数の検知器、
たとえば検知器Ｄφ〜Ｄ９９ｇを照射するＸ線のファン
ビーム１４を発生ずる。検出器Ｄφ〜Ｄ９９９への到着
過程にあるＸ線のファンビーム１４も、ダーゲット１６
を少くとも１部通過する。このようにして、検笈１器Ｄ
φ〜Ｄ９９９の出力は、第１２図に図示された位置のＸ
線源１０により、ダーゲット１６の内容を表わすデータ
の最初の“ソースファンフォーマット″を提供する。

上記のように、Ｘ線源１０は、検出器Ｄφ〜Ｄ１９９９
に関して移動できる。たとえば、Ｘ線源１０は、検出器
Ｄφ〜［）　１９９９を静止状態にして時計方向に回転
する。Ｘ線源１０が新しい位置に到達すると、リング１
２中の検出器の出力は、ソースファンフォーマットの新
しいデータを提供する。詳述すれば、第１２図に示され
るように、Ｘ線源１０が次に位置２０にあるものとすれ
ば、第２のファンビーム１８が発生する。Ｘ線源１０が
位置２０にある場合には、ファンビーム１８が検出器Ｄ
Ｎ　−Ｄ　９９９　、＋　Ｎを照射Ｊる。

当然Ｘ線源１０は、リング１２の直径と同一、イれより
大あるいは小さい軌道にのって回転する。

さらに、Ｘ線源１０は静止し、リング１２が回転しても
よい。また、Ｘ線源１０は静止リングの形をとり、×１
／６Ａの照射される位置がリングの周囲を回転してもよ
い。必要とされることは、Ｘ線源と複数個の検出器との
相対運動である。

Ｘａ源１０が１回転を完了すると、複数個のサンプルが
検出器Ｄφ〜［）　１９９９に、Ｘ線源１０の位置ごと
にサンプル１個の割合で発生する。

検出器Ｄφ〜Ｄ　１９９９の出ツノは標準ディスクドラ
イブに記憶される。標準ディスクドライブは、たとえば
、１０個のメモリ記憶ディスクを積み重ねであるパッケ
ージで構成され、それによってデータの記憶用１２のデ
ィスク面を有するものでよい。

位置制御に当てられた１つの面によって、１９のディス
ク面がメモリ記憶に利用できる。各面は、たとえば各ト
ラックを３２個の扇形に分割ずれば、８００のトラック
に分割できる。シリンダとは標準として、互に上下に位
置する１９の面のそれぞれからの１トラツクを含むもの
と定義され、従ってこのような従来のデータディスクは
それぞれ１シリンダにつき１９のトラックを具えた８０
０のシリンダを有する。

もしも、各扇形が８ビツトの５１２バイトを有し、デー
タ語が長さ１６ビツトの検出器Ｄφ〜Ｄ　１９９９から
発生するものとすれば、各扇形はこのような２５６個の
データ語を記憶する能力を有する。

従ってｘｍ源１０が完全に１回転する際の、第１２図に
示される検出器Ｄφ〜Ｄ１９９９からのデータは第１３
図に示された方法でこのような先行技術のディスクドラ
イブに記憶される。詳述すれば、各シリンダが１９の使
用可能のトラック（面）を有し、各トラックが３２の扇
形を有し、従って各扇形が２５６の１６ピツト検出器デ
一タ語を記憶できるとすれば各シリンダは約１５０．０
００の検出器データ語を記憶できる。もしも、約１，０
００個の検出器が各サンプルに含まれているとすれば１
，０００個の検出器の約１５０のサンプルを各シリンダ
に記憶できる。従って、第１３図に示されるように、シ
リンダ番号φは、検出器Ｄ・〜リンプル１５０に使用し
た最高位番号の検出器のためのデータを記憶するために
使用され、以下のシリンダ１．２．３．・・・・・・２
０は、サンプル番号１５１−’３００．３０１−４５０
．’　４５１−６００などに含まれた検出器からのデー
タを記憶するＩこめに使用される。このようにして、約
３０００のソースファンからのデータが先行技術のディ
スクドライブの場合には有効に記憶できる。

しかし、前記のように、ソースファンフォーマットに編
成されたデータは、このようなデータを画像処理再構成
アルゴリズムで有効に使用できる萌にプラクタフアンフ
ォーマットに再編成する必要がある。゛プラクタフ１ン
″フォーマットなる用語を第１４図に関して説明する。

第１４図において、Ｘ線源１０は複数個のＸＳ＊源位置
Ｓ１〜Ｓ８に示され、また検出器ＤＮおよびＤＮ＋１は
検出器リング１２に沿って示されである。説明（ただし
制限なく）のために、Ｘ線源１０は位ｎＳ１に始まり、
位［８８へ時計方向に回転する。位置８１〜Ｓ７で、Ｘ
線源１０は、検出！’！！ＤＮのための情報を与える。

位置８２〜Ｓ８で、Ｘ線源１０は、検出器ＤＮ＋１のた
めの情報を与える。位置８１〜Ｓ１のＸ線源１０による
検出器ＤＮからのデータの集計が゛デテクタファンフォ
ーマットに編成されたデータである。同様に、位置８２
〜Ｓ８のＸ線源１０による検出器ＤＮ＋１からのデータ
が検出器ＤＮ＋１のための“デデクタフ７ン″フォーマ
ットに編成されたデータである。

［背景技術の問題点］ 従って、第１３図においてデラクタファンフＡ−マット
のデータはシリンダφ−１９のそれぞれに対する特定の
検出器群について水平方向サンプリングとして示される
。従って第１３図に示されるように、記憶されたデータ
を有するディスクドライブからデータのデテクタフォー
マットを４ｑるためには、各シリンダφ−１９をアクセ
スしなければならない。しかし、ディスクドライブ上の
シリンダをつぎつぎに移動するためには、ディスクドラ
イブヘッドの物理的運動を必要とし、従って相当の時間
を必要とする。

ざらに、特定の検出器群についてのデータのデテクタフ
ァンフォーマットを集積することを必要とした各シリン
ダから特定のデータを選出する処理はかなりの記憶およ
びデータ処理能力を必要とする。

［発明の目的］ 従って、この発明の第１の目的は、データをソースファ
ンフォーマットからデテクタファンフォーマットに迅速
、効果的、経済的に変更できるデータディスクシステム
を提供することである。

この発明のこれ以外の目的と効果は、下記の説明に１部
開示されまたその説明から明確になりあるいはこの発明
の実施例によって知ることができるであろう。

［発明の概要］ 前記の目的を達成するために、またこの発明に包含され
、広義に説明された発明の目的に従えば、複数個の検出
器と、前記検出器に関して移動できるＸ線源と、ソース
ファンフォーマットの検出器からデータを受理するメモ
リユニットとを具備するコンピュータ断層ＸＩＩＡ＠影
装置用データディスクシステムが提供される。この発明
のデータディスクシステムは＜ａ＞ｍ数個のディスクド
ライブと（ｂ）メモリユニットからディスクドライブに
データを書込みまたディスクドライブからメモリユニッ
トにそのデータを逆読みするブロセッナ装置で構成され
、またこのプロセッサ装置はディスクドライブにデータ
を書き込む際にディスクドライブ中のデータの記憶位置
を命令し、またディスクドライブからメモリユニットに
データを読込む際に、ソースファンフォーマットからプ
ラクタフアンフォーマットにデータを変換するために、
データを読込んでいる。ディスクドライブ中のデータの
記憶位置を命令する。尚このプロヒツ′Ｖ装置は、ディ
スクドライブを非同期的に動作させるための装置である
ことが好ましい。さらに、このプロセッサ装置は、メモ
リユニットから、ディスクドライブの同じシリンダにデ
ータを並列に書込み、次にデテクタファンフォーマット
画像処理のために、デ・Ｃスフドライブの異なったシリ
ンダからメモリユニットに並列にデータを読込むことが
好ましい。かわりとして、このプロセッサ装置は、メ′
［−りからディスクドライブの異なったシリンダにデー
タを並列に書込み、またデテクタファンフォーマット画
像処理のために、ディスクドライブ中の異なつｌこもの
の同一シリンダからメモリユニットにデータを並列に逆
読みする。

換言すれば、この発明のデータディスクドライブは、以
下の要素で構成されていると説明してよい。すなわち、
（ａ）それぞれ複数個のシリンダをイｉ′ｒＪる複数個
のディスクドライブと（ｂ）メモリニスニットと（ｃ）
（ｉ）複数個のサンプル群のために選択された検出器用
データを、ディスクドライブの異なったシリンダに位置
せしめるように、メモリユニットに記憶された連続発生
サンプル重用限定数の検出器から、各ディスクドライブ
の同じシリンダに並列にデータを書込みそして（１１）
デテクタファンフォーマット画像処理のために、ディス
クドライブの異ったシリンダからメモリユニットに、選
択された検出器からのデータを逆読みするためのプロセ
ッサとで構成されている。

また、別の実施例としては（ｉ）複数個のサンプル群の
ために選択された検出器用データをディスクドライブの
同じシリンダに位置せしめるように、メモリユニットに
記憶された連続獲得サンプル群用一定数の検出器から、
各ディスクドライブの異なったシリンダに並列にデータ
を書込み、また、デテクタファンフォーマット映像処理
のためにディスクドライブの同じシリンダからメモリユ
ニットに、選択された検出器用データを逆読みするため
のマイクロプロセッサ装置が設けられる。

この発明のプロセッサ装置は、各ディスクインタフェー
スプロセッサをディスクドライブの少くとも１つに連結
された複数個のディスク−ｒンタフ１−スブロレッサを
含むことが好ましい。さらに、このシステムはシステム
によってスキャンされているターゲットの映像を表示す
る出力信号を構成づるためのイメージプロセッサ、すな
わち、デテクタファンフォーマットに編成されたデータ
信号／ＪＩ　Ｉろイの出力信号を構成するイメージプロ
セッサを含むことが好ましい。この発明のプロセッサは
さらにイメージプロセッサとインタフェースプロセッリ
“間に接続されたデータチャンネルプロセッサおよびデ
ィスクシステムコーディネータ、すなわちイメージプロ
セッサに関係なくディスクインタフ１−スプロセッサの
動作を制御するデータチャンネルプロセッサおよびディ
スクシステムコープ、Ｃネータを含むことが好ましい。

どのような場合にも、各ディスクインタフェースプロセ
ッサはそれ以外のディスクインタフェースプロセッサに
連結されたディスクドライブとは非同期的にそのアイス
フィンタフエースプロセッサと連結したディスクドライ
ブを動作させるための装Ｕを含むことがさらに好ましい
。

［発明の実施例Ｊ はじめに添付図面に示されたこの発明の一実施例につい
て詳細に説明する。

この発明のデータディスクシステムは、コンピュータＩ
ｉ層緻彰装置装置に関して使用することを意図するもの
であって、この装置は、複数個の検出器と、ソースファ
ンに関して移動できるＸ線源と、電源扇形フォーマット
のこれら検出器からデータを受け取るメモリユニットと
を右４る。例えば、第１図にコンピユータＸ１ｉｌｌｉ
層撮影装置用データディスクシステムが示されである。

同図に示されるようにシステム４０は、複数個の検出器
４２およびＸ線検出器４２に関して移動できるＸ線源４
４を含む。

さらに、データディスクシスム４０は、データ収集シス
テム４８を介し検出器４２からデータを受理する画像処
理メモリユニット４６を含む。データは、当業者に周知
のように、ソースファンフォーマットのメモリ４６によ
って検出器４２から受理される。

システム４０は、デテクタファン再構成アルゴリズムに
よってメモリ４６に記載されたデータを処理する画像処
理ユニット５０ケ含む。従って、画像処哩ユニット５０
は、ソースファンフォーマットではなくデテクタファン
フォーマットのメモリ４Ｇから得られるデータを有する
ことが望ましい。

゛メＥす４６″という語は、モして゛１メモリユニット
°”という語の使用は、データを記憶できる機構と広義
に解釈されるものとする。従って、この発明の“メモリ
４６″と“′メモリユニット”は、実際には異なったユ
ニツ１−に位置するマルチプルＲＡＭで構成される。さ
らに、第１のＲＡＭは、検出器からの入力データを記憶
するために使用され、まＩ、：第２のＲＡＭは、この発
明のディスクドライブからの復帰デテクタファンフォー
マットデータを記憶りるために使用される一０画像に処
理されるべく入力された検出器の情報およびデータを記
憶づるために使用されたすべて・の記憶装置の集成は、
一般にこの発明のメモリ４，６および゛′メモリユニッ
ト″で表現される。

画像処理メモリ４６は、Ｘ線源４４の各同一位置の検出
器４２によって発生された過大はのデータを記憶するこ
とはできない。従って、検出器４２によって発生された
データを記憶するために外部ディスクシステム５２を設
置する。検出器４２からのデータは従って、先づメモリ
４６に記憶され、次いで制御処理ユニット５４の動作に
にって、メモリ４６からディスクシステム５２へ移動さ
れる。処理ユニット５４は、それ故に、ディスクシステ
ム５２の一部と考えてよい。

この発明によれば、ディスクシステムは複数個のディス
クドライブを含むようになっている。第１図に示される
ように、例えば、ディスクドライブ５６Ａ、Ｂ、Ｃ，お
よびＤが含まれている。ディスクドライブ５６Ａ〜Ｄは
いづれも標準″゛ウ９インチエスタ″デイスクドライブ
あることが好ましい。ディスクドライブ５６Ａ−Ｄはそ
れぞれ制御器５８Ａ−Ｄに接続しているように第１図に
示されている。以下に詳細に説明されるように、制御器
５８Ａ〜Ｄはそれぞれ制御器処理ユニット５４によって
バス６０を横切って送られた制御信号に応じてそれぞれ
のディスク５６Ａ−Ｄの動作を制御する。

この発明によれば、データディスクシステムにはさらに
、メモリユニットから複数個のディスクドライブへデー
タを書込み、そのデータをディスクドライブからメモリ
ユニットに逆読みするプロセッサ、ずなわも、データを
ドライブに書込む際データドライブのデータの記憶位置
を命令し、またディスクドライブからメモリユニットに
データを逆読込む際に、データをソースファンフォーマ
ットからデテクタファンフォーマットに変えるようにデ
ータが読込まれるデータドライブのデータ記憶位置を命
令するプロセッサが具備されている。第１図に示された
データディスクシステムの図示例に関し、制御Ｉ器処理
ユニット５４は、以下にさらに詳細に記載されるように
、各制御器５８Ａ−Ｄと結合して動作し、すでにソース
ファンフ１−・マットの画像処理メモリ６４に・入って
いる画像処理メモリ４６からのデータをメモリ４６から
ディスクドライブ５６Ａ−Ｄに書込む。さらにａｒ制御
器処理ユニット５４は、制御器５８△〜Ｄと結合して動
作し、以下にさらに記載されるように、データをディス
クドライブ５６Ａ〜Ｄから画像処理メモリ４６に読込む
。処理ユニット５４は、以下に記載づ゛るように、ディ
スクドライブ５ＧΔ〜Ｄへのデータ書込みに際して、デ
ィスクドライブ５６Ａ〜Ｄのこのデータの記憶位置を命
令し、また５６Ａ−Ｄからメモリ４６へのデータ逆読込
みに際して、ソースファンフォーマットの画像処理メモ
リ４６に初めに記憶されているデータをデテクタファン
フォーマツ１−に変えるようにデータが読込まれるディ
スクドライブ５６Ａ〜Ｄへのデータの記憶位置を命令す
る。

第２図はＩＩＩ御器５８Ａ−Ｄと結合する制υ１１器処
理ユニット５４によって達成された記憶位置の命令図で
ある。さらに明確に言えば第２図は、この発明に従えば
、データが複数個のディスクドライブに記憶される方法
の制限されることのない図示例を示ヅ。第５図の目的と
するところは、ＣＴ装首は６９１２のＸＦＡ源位同位置
φ〜３６９１１を有するものとする。従ってこのような
装置は、各完全動作（Ｊイクルに対し少くとも６９１２
のサンプルを右するであろう。第２図は１サンプル中利
用されるこれら２３０４個の検出器を約６００ぐらいに
限定して使用されるものと仮定して示されている。長さ
１６ビツトの検出器データ語が使用されるものと仮定し
、また各ディスクドライブ５６Ａ〜Ｄは７つの面、１而
８００のトラック、１トラツク３２のセクタ、各セクタ
に２５６の１６ビツ１〜検出器デ一タ語を記憶する能力
を有するものと仮定する。従って、第５図によれば、デ
ィス５６Ａ−Ｄは、シリンダ当りクトラック（約５７Ｋ
ｇＮ）の８００シリンダを有するものと見なす。

第２図の左側に、データを受入れる各検出器Ｄ〜Ｄ２３
０３の数が示されである。第２図の上部には、グループ
当り２９８のサンプルのソースサンプルＳφ−８Ｇ９１
１のグループ（Ｇφ−０２１）が示されである。第５図
のＤＤ　ＮＭ記号は第１図のディスクドライブ５６Ａ−
Ｄを示し、文字Ｎはディスクドライブ５６Ａ、５６Ｂ、
５６Ｃおよび５６Ｄを表わす０．１，２．または３の何
れかであり、文字Ｍは特別のシリンダを表わず。従って
、ＤＤ２．３は第１図のディスクドライブ５６Ｃの第３
シリンダを表わず。

第２図に示されるように、サンプルＳφ−８２９７の第
１グループＧφに対する検出器Ｄ１５１−０３００から
のデータは、ディスクドライブ５６Ａのシリンダφ（Ｄ
Ｄφ、Ｏ）に記憶される。サンプルの第１グループＧφ
にだいする検出器Ｄ　３０１−　Ｄ　６５０からのデー
タは、ディスクドライブ５６Ｂのシリンダφ（ＤＤＩ　
、Ｏ）に記憶される。サンプルの第１グループＧφに対
する検出器Ｄ４５１−Ｄ６００からのデータは、ディス
クドライブ５６Ｇのシリンダφ（ＤＤ２　、φ）に記憶
され、また、サンプルの第１グループに対する検出器Ｄ
　６０１−　Ｄ　７５０からのデータは、ディスクドラ
イブ５６Ｄのシリンダφ（ＤＤ３．、φ）に記憶される
。従って、処理ユニット５４は制御器５８Δ−５８Ｄと
共同して引続いて発生したサンプルＳφ−３２７７（Ｇ
φ）の第１グループに対するディスクドライブ５６Ａ−
Ｄの同じシリンダに並行にデータを同１１ｉ′１に書込
む。詳述すると、処理ユニット５４は、制御Ｗ５８Ａ−
Ｄと共同して、各ディスクドライブ５６Ａ−Ｄのサンプ
ル群し例えば、同じシリンダ（例えばシリンダφ）への
グループＧφＪに対する限定数の検出器（例えば、検出
器１）　１！１ｏ−０７５０）から並行にデータを書出
す。

この発明によれば、データは、選ばれた検出器について
のデータを各グループ用ディスクドライブの巽フたシリ
ンダ中の複数個のサンプル群に位置ＩＬ　Ｌ／めるよう
に、連続して発生したサンプル群に対づる限定数の検出
器から複数個のディスクドライブの各々の同じシリンダ
に並行に書込まれる。

第２図の実施例に示されるように、連続して発生した′
リンプル８２９８−８５８６　（Ｇ　１　）の第２グル
ープ中、検出器Ｄ　３０１−０４５０からのデータはＤ
Ｄ２，１に位置し、検出器Ｄ　４５１−　Ｄ　ＧＯＯか
らのデータはｌ）［）３　、１に位置し、また検出器Ｄ
６０１−　Ｑ　７５０についてはＤＤφ、１に位置し、
検出器Ｄ　７５１−　Ｄ　９００については少くとも１
部ＤＤ１　。

１に位置する。この手順は、データが各グループ用ディ
スクドライブの異ったシリンダ中の複数個のサンプル群
、例えばサンプル群Ｇ２−Ｇ６について選ばれた検出器
例えば検出器Ｄ８１０〜［）　８３０に対し位置される
ように繰り返えされる。寸なわら、グループＧ２データ
の場合には、ディスクドライブ５６Ｇのシリンダ２　（
ＤＤ２．２）に位置され、グループＧ３データの場合に
は、ディスクドライブ５６Ｄのシリンダ３　（ＤＤ３．
３）　に位置され、グループＧ４データの場合には、デ
ィスクドライブ５６Ａのシリンダ４　（ＤＤφ、４）に
位置され、グループＧ５データの場合には、ディスクド
ライブ５６Ｂのシリンダ５　（ＤＤｌ　、５）に位置さ
れ、また、グループＧ６データの場合には、ディスクド
ライブ５６Ｇのシリンダ６　（ＤＤ２．６）に位置され
る。

従って、データが選ばれた検出器、たとえば検出器Ｄ８
１０−Ｄ　８３９の場合に、ディスクドライブり６　Ａ
−５６Ｄの異ったシリンダからメモリ４６に並列に読込
まれるときには、このデータはデテクタファンフォーマ
ットのメモリ４６に自動的に読込まれることになる。詳
述す、ると、データは、ｆ（スフドライブ５６Ｃのシリ
ンダ２．ディスクドライブ５６Ｄのシリンダ３．ディス
クドライブ５６Ａのシリンダ４およびディスクドライブ
５６Ｂのシリンダ５から読込んでよい。このようにして
、検出器１）　８１０−１）　８３９からのデータは、
各検出器Ｄ　８１０−　Ｄ　８３１のデータの場合には
、これらの検出器が関係した各サンプルに直ちに使用す
ることができるという意味で、ソースファンフォーマッ
トからデテクタファンフォーマットに変換された。この
データは、ディスクドライブ５６Ａ−Ｄを僅か４回転さ
せただけで収集することがで基ることに特に注意ずべき
である。

ソースファンフォーマットからデテクタファンフォーマ
ットへの変換はデータ収集システム４８によってデータ
を収集し画像処理メモリ４６に先づ記憶する過程で少く
とも部分的扇形の、ものが得られれば本質的には完了し
たといってよい。特に、このデータが第３図に示される
フォーマットのメモリ４６のバッファに記憶されるよう
な方法でデータ収集システム４８からメモリ４６に記憶
され、第２図に示された順序で、このバッファからディ
スクドライブ５６Ａ−Ｄに読み込まれることが好ましい
。さらに第３図に関して、記号ＤＸ、Ｖは、所定のサン
プルＹに対する検出器Ｘの出力信号を表わす。従って、
ＤＮ、φ−６３は、サンプルφ−６３中の検出Ｂｆｌｓ
号Ｎに対する出力データを表わす。

第３図に示されるように、１５３のサンプルに対する１
０個の検出器の出力は、このデータをシリンダの最初の
６つのセクタに転送できる形でバッフ７アドレスに記憶
される。ディスク５６Ａ−Ｄの異ったシリンダからの選
ばれた検出器の読出しに際してこのデータを与えれば、
蓄積されたデータは純粋なデテクタファンフォーマット
になる。

ディスクドライブ５６Ａ−Ｄにおけるデータのその他の
フォーマット化を第４図に示す。第４図において、第１
図の処理ユニット５４は制御器５８Ａ−Ｄと結合しＣ１
一定のサンプル群に対するディスクドライブ５６Ａ−Ｄ
の異ったシリンダにメ゛しり４６からデータを並列に書
込む。特に、第３図に示された最初のサンプル群の場合
には、データはメモリから、ディスクドライブ５６Ａ（
ＤＤφ、Ｏ）、５６Ｂ　（ＤＤｌ　、１　＞、５６Ｃ（
Ｄｌ、）２．２＞および５６Ｄ　（ＤＤ３．３　）のシ
リンダφ、１．２および３に並列に書込まれる“。同様
に、残りのサンプル群からのデータは、第３図に示され
るように、ディスクドライブ５６Ａ−Ｄに記憶される。

従って、データは、このデータを各グループに対するデ
ィスクドライブの同一シリンダ（グループＧ２およびＧ
３場合にはシリンダφ、Ｊ、たグループＧ４　、Ｇ５お
よびＧ６の場合にはシリンダ５）の複数個のサンプル群
（例えばサンプルＧ２−Ｇ６群）に対する選ばれた検出
器（例えば検出器１）８１０−０８３９　）に対して位
置せしめるＪ、うに、サンプル群に対する限定数の検出
器（例えばグループＧφの場合には検出器［）１５１−
Ｑ７５０またグループＧ１の場合には検出器Ｄ３０１−
Ｄ９００　）から、各ディスクの異ったシリンダ（上記
のように、第１のサンプル群Ｇφの場合にはディスクド
ライブ５６Ａ、Ｂ、ＣおよびＤのシリンダφ、１，２．
および３．また第２の４ノンプル群Ｇ１の場合には、デ
ィスクドライブ５６Δ。

Ｂ、ＣおよびＤのシリンダ１，２．３およびφ）に並行
に書込まれる。このようにして、グループＧ２およびＧ
３の場合には同一シリンダφから、またグループＧ４　
、Ｇ５およびＧ６の場合にはシリンダ５から並列に検出
ＰＪ　Ｄ　８１０−Ｄ　８３９についてディスクドライ
ブ５６Ａ−Ｄから第１図のメモリに読込まれたデータは
デデクタフォーマットである。

もちろん、第２図および第４図はこの発明の２つの実施
例を示７ものであり、ま１．：第２図および第４図に関
して使用された数個のものは決して限定されるものでは
ないことは、理解されるべぎである。また、第２図およ
び第４図に関して」−記した手順は、検出器Ｄ　８１０
−Ｄ　２２７９に関して正確であるが、残りの検出器扇
形の場合、データはノフイルの初めと終りに位置する。

１例として第３図を使用すれば、ファイルの終りの３０
個の検出器ブ１：１ツクと始めから３０個の検出器を読
めば、２０の完全な検出器扇形のデータミツトが得られ
る。

検出器１）　２２８０−　Ｄ　２３０３およびＤφ−Ｄ
８３９に対する手順は次のようである。

シリンダ２０．２１．２２および２３に対するアークド
ライブ０．１，２．および３をめる。

２０個の検出器Ｘ２９８のサンプルＸ４のトラックを読
みシリンダ２４Ｊ３よび２５に対するドライブφおよび
１をめる。

２０個の検出器ｘ２９８のサンプル×２のトラックを読
み、シリンダ０．１．２．および３に対りるドライブ１
，２．３．およびφをめる。そして、 ２０個の検出器×２９８のナンプル×４を読む。

この種のデータ収集には、ディスクドライブ５６Δ−Ｄ
を６回転する必要がある。

前記から明らかなように、処理ユニット５４は、制御器
５８Ａ−Ｄと結合して、ディスクドライブ５６Ａ−Ｄを
非同期的に動作ざぜる能力を右する。

処理ユニット５４および制御器５８Ａ−Ｄの実施例を第
５図乃至第１１図に示ず。

第５図は、この発明によるデータディスクシステムの詳
細なシステム１０７９図を示り。第５図から明らかなよ
うに、ここに示されたデータデ・Ｃスフシステムは２つ
のフィジカルユニツ１〜、すなわち、データディスクラ
ック１００に内蔵された第１のフィジカルユニツ１〜と
イメージプ１」レッナ（以下、ＩＰと略す）ラック１０
２に内蔵された第２のフィジカルユニツ１〜で構成され
る。データディスクラック１００の内容は実際の記憶お
よびディスク制御ハードウェアであり、また、ＩＰラッ
ク１０２の内容は、ｆイスクハードウェアとＩＰメモリ
および制御バスとのインターフェースをとることである
。これら２つのラックはデータおよび制御バスが差動的
により合わされたケーブル全般にわたるように距離をと
る必要がある。

第５図に示されるデータディスクシステムはディスクド
ライブ１１４Ａ−）−１に加えて５つの機能コニットよ
り構成される。これらのユニットは、メモリバスインタ
ーフェース１０４．システムバス−Ｌクスデンダ１０６
．データチャンネルプロセッサ１０８．ディスクシステ
ムコーディネータ１１０、およびディスクインターフェ
ースブロセツｉす１１２Ａ−Ｄである。

メモリバスインターフェース１０４は、デークチ１？ン
ネルプロセツサ１０８からの命令に応答して、メｔ−リ
バス１１６を通じてＩＰ用メモリとの間のデータ群（例
えば１２８バイト）をメモリバスインターフェース１０
４のローカルＲＡＭｌｌ８へ転送する。データはＩＰ用
メモリとローカルＡＲＭ１１８間を毎秒２００Ｍバイト
の速度で転送される。メ［リバスインターフェース１０
４とデータデヤンネルプロセッサ１０８との間のデータ
ナ１１ンネルプロセツサ１０８との間のデータチャンネ
ルリンク１２０およびｆ−タチャンネルプｌ」セッサ１
０８とディスクインターフェースブロセッリ１１２Ａ−
Ｄとの間のデータチャンネルバス１２２の２つのバスが
データを毎秒２０Ｍバイトの速度で転送できる。ローカ
ルＡＲＭ１１８は２つのデータ群（２５６バイ１〜）を
十分保持しデュアルポートされる。データチャンネルプ
ロセッサ１０８．メモリバスインターフェース１１８間
のデータチャンネルバス１２２およびデータチャンネル
リンクコントロール／ステータスライン１２４は差動的
により合わされたケーブルで構成される。

システムバスエクステンダ１０６はＩ　Ｐメモリマネー
ジャプロセッサ（図示せず）用メカニズムであって、メ
モリバス１１６．およびシステムバスに結合され第５図
に示されるデータディスクシステムへ命令を送りまたシ
ステムからの状態を読込む。システムバスエクステンダ
１０６はラインロードプログラムおよびデータをデータ
ディスクシステムヘダウンするためにも使用される。シ
ステムバス１２８は、例えば、インテル社のマルチパス
ブラウンドシステムバスであってよい。

ディスクシステムコーディネータ１１０は主な機能とし
゛て、システムバスエクステンダ１０６を介して受理す
る命令を解釈しこれらの命令をデータチャンネルプロセ
ッサ１０８および各ディスクインターフェースプロセッ
サ１°１２Ａ−Ｄに対する低レベル命令に翻訳する。動
作中ディスクシステムコーディネータ１１０は動作の経
過を監視し、ｈ−誤りが発生ターれば訂正の処置をとる
。ディスクシステムコーディネータ１００はまた゛パワ
ーＡン″診断を行なう。

データチャンネルプロセッサ１０８は、ＩＰメモリ（図
示せｆ）とディスクインターフェースブ［１ヒラ勺１１
２Ａ−Ｄ間のセクタ転送の要求に応答して、データが書
ぎ込まれあるいは読込まれるＩＰメモリアドレスを計算
する。メモリパスインターフェース１０４を使用して転
送を行なう。ディスクインターフェースプ［１セツサ１
１２Ａ−ＤのセクタバッファとＩＰメモリ間のデータの
実際の転送は、直接メモリアクセス（ＤＭＡ）技術を使
用して行う。

ディスクインターフェースプロセッサ１１２Ａ−Ｄは、
セクタのシーキング、読み取り書き出し等の標準ディス
クコントローラ機能を行なう。ディスクインターフェー
スプロセッサ１１２Ａ−Ｄはディスクシステムコーディ
ネータ１１０から命令を受理し、これらの命令をディス
クドライブ制御信号に変換する。ディスクドライブ１１
４Ａ−Ｈの準備がととのうと、ディスクインターフェー
スプロセッサ１１２Ａ−Ｄはデータチャンネルプロセッ
サ１０８からのセクタ転送を要求づる。

上記構成の各部を第６図乃至第１１図によって更に詳細
に記載する。

第６図はディスクシステムコーディネータ１１０のブロ
ック図である。ディスクシステムコーディネータ１１０
は、すべてのディスクインターフェースプロセッサ１１
２Ａ−Ｄおよびデータチャンネルプロセッサ１０８の動
作を整合する責任を有する。

ディスクシステムコーディネータ１１０の主な役目は例
えば“サイズＳのファイルをディスクアドレスＤからメ
モリアドレスＭへ転送せよ″といっだような命令を、デ
ィスクインターフェースプロセッサ１１２Ａ−Ｄおよび
データチャンネルプＤ　ｔツナ１０８が実行できる一連
の命令およびパラメータに変換することである。ディス
クシスチムニｌ−ディネータ１１０はファイルがどのよ
うに分配されまたファイルがディスクドライブ１１４Ａ
’−１−１のどこに記憶される（スターティングディス
クアドレス）かを決定する。ディスクシスチムニ１−デ
ィネータ１１０はまたファイルガ転送されるＩ　Ｐメモ
リ位置を決定づる。従ってディスクシステムコーディネ
ータ１１０は、データチャンネルブト１セツサ１０８が
一定フアイル転送に含まれるディスクドライブ１１４Ａ
−Ｇの各セクター用メモリアドレスを計算できるように
、データチャンネルゾＬ１セッタ１０８に記憶されてい
るパラメータを提供する。

各ディスクドライブ上のファイルの位置Ｊ３よびファイ
ルの長さがわかると、各ディスクインターフェースプロ
セッサ１１２Ａ−Ｄにｆｆ１粋ずみディスクアドレスか
らのファイルを含んでいるセクターを転送するための命
令が塔載される。ファイルの転送中、ディスクシステム
コーディネータ１１０は各ディスクインターフェースプ
ロセッサ１１２Ａ−）１に総合故障（すなわち゛ドライ
ブの用意未了″）およびデータの誤りがないかを監視す
る。

すべての誤り故障からの回復が試みられるが不可能の場
合には、システム用メモリ管理プロセッサに通知される
。セクターの誤り訂正はディスクシステムコーディネー
タ１１０によって行われる。

第６図に示されるように、ディスクシステムコーディネ
ータ１１０はＲＡＭ／Ｅｌ”ＲＯＭ　２２０にアクセス
するマイクロプロセッサ２００（例えばモデル６８００
０）、及びマルチパスリンクトランシーバ２０４とアー
ビトレーションロジック２０６で構成されるシステムバ
スインターフェース２０２及び、データチャンネルイン
ターフェース２１０と、セクタバッファ２１２と、誤り
訂正インターフェース２１４と、セクタバツフン７アー
ビトレーション２１６と、バースト誤りのプロ・セシア
２１８とを含む誤り訂正に１シック２０８の３つの１３
１７１１ｉをづるユニットへ構成される。

マイクロブＬ：１ｔ？ツリー２００は、システムバス２
２４」二にある２つのバスマスタの１つである。各バス
ンスタ（もう１つはシステムバスインターフェース２０
２である）はすべてのメモリおよび周辺機器にいづれも
アクセスしている。

マイク１」プロセッサ２００はメモリ２２０にプ１ニ１
グラムおよびｆ−夕記憶用６４に冊（プラス／ピッ１−
バリディ）のダイナミックＲＡＭおよび１６　Ｋ　Ｋ？
ｉまでのＥＰＲＯＭを有することが好ましい。

Ｅ　ｌ’　ＲＯＭ　２２０はディバックモニタあるいは
“パワ−７１ン″診断試験を保持する。システムバス２
２４は、データデヤンネルプロセッサ１０８６３Ｊ、び
ディスクインター７１−スプロレッサ１１２　Ａ−Ｄへ
のづべてのプログラム、データおよび命令が通過するシ
ステムバスがオフボードし、゛ダウン″とならないうち
にバッファされる。データ制御プ［ルッ゛す１０８およ
びディスクインターノコ、−スプロセッザ１１２Ａ−Ｄ
の制御はシス−）−ムバスに配置されたデュアルポート
ＲＯＭを使用して行なうことが好ましい。

システムバスインターフェース２０２は第２の（最優先
的）バスマスタでありマイクロプロセッサ２００がすべ
てのメモリに対して持っていると同じアクセスを有する
。

システムバスエクステンダ１０６（第５図のＩＰラック
１０２の）が、シスアムメモリ管理プ［１セツサのデー
タディスクシステムに割当てた６４Ｋ　語ページの゛メ
モリ要求″を検出すると、信号゛インターフーエース選
択ずみ″がアクティブとなりこれがシステムバスリンク
ー゛）Ｊ−ス２０２（第５図のデータディスクランク１
００の）への要求を開始し次の右動バスサイクルでバス
マスタになる。゛メモリ要求”が許可されると、システ
ムバスインターフェース２０２は、システムバス１２８
（第１２図）のアドレス、データ、制御信号がシステム
バス１５０に結合され、データディスクシステムを通じ
てメモリ位置が希望通りアクセスされるようにシステム
バスリンク２２６をシステムバス１５０に接続する。

ディスクドライブ１１４Ａ−Ｈから読み込まれたセクタ
の誤り訂正はすべてディスクシステムコーディネータ１
１０の制御の下に行われる。誤りを報告Ｊるディスクイ
ンターフェースプロセッサ１１２Ａ−Ｄはいづれも誤り
そのものを訂正できることが望ましい。しかし、このこ
とは現在の転送を１１１１．＋ｌ二し、従ってシステム
の性能を低下させることになる。誤りの８Ｉ正をディス
クシステムコーディネータ１０６に割当てることによっ
て、訂正のＡ−バーヘッドは現在の転送中隔されシステ
ムの性０しに影響することはない。

ディスクシステムコーディネータ１１０にこの機構を十
分に発揮させるためには３つの付加的機４ｆ＋Ｓが必要
である。これらの機構を以下に示ず：”　、に５１りの
発生をディスクシステムコーディネータ１１０に知らせ
ることのできる手段１）、誤りを検出するセクタへの要
求を行なうことができるようにデータチャンネル要求バ
ス２４０へのインターフェースおよび Ｃ，セクタを訂正ハードウェア、主メモリ間に転送する
ことができるようにデータデヤンネル１２２およびデー
タチャンネルａ、ｌＪ　６１１バス２４２へのインター
フェース。

ディスクシステムコーディネータ１１０は誤りが発生し
たことの知らせを受けると（システムバス２２４を介し
て）その誤りを報告したディスクインターフェースプ１
」セッサに、誤りを表示づるセクタディスクアドレスお
よびチェックバイ１〜を発見するよう要求する。セクタ
バッフ１２１２（第６図）およびバースト誤りプロセッ
サ２１８はただちに誤ったセクタを受理し、そのセクタ
への要求をデータチャンネル要求バス２４０を介してデ
ータチャンネルプロセッサ１０８に対して行なう。しば
らくして、その要求は満足されそのセクタは、データチ
ャンネルバス１２２およびデータチャンネル制御バス２
４２を使用してディスクシステムコーディネータ１１０
のセクタバッファ２１０およびバースト誤りプロセッサ
２１８へ転送される。

セクタが転送されると、そのセクタと関連するチェクバ
イトをバースト誤りプロセッサ２１８に転送づる。バー
スト誤りプロセッサ２１８を使用する訂正アルゴリズム
が次に行われ、セクタが首尾より８Ｉ正されると、デー
タチャンネルプロセッサ１０８に対して、訂正されたセ
クタを返送するよう要求される。誤りが長すぎてセクタ
をメモリを転送訂正することができない場合には、シス
テムメモリ恒理ブ１」セッサに知らせる。

発生ずる誤りは、続いてメンティナンスを行なうことが
できるように記録される。瑣在の誤りが処理されている
間に次の誤りが報告される場合には、それらの誤りは待
機させ、訂正用ハードウニｊ７が空いたときに処理され
る。

データチャンネルプロセッサ１０８（第５図）のブロッ
ク図を第７図に示ず。データチャンネルブ１〕セッリ・
１０８はセクタを転送しあるいはセクタが転送されるア
ドレスを計算し、差動的により合わされｌこリンク（デ
ータチャンネルリンク１２０　Ｊ３よびデータザヤンネ
ル！！ｌ　ｉｌｌステータス１２４）を介し゛（メしリ
バス１０４１次いで１１メモリへの転送を管理する。　
データチャンネルプロセッサ１０８が行なう主な仕事は
次のものである。

ａ、デークチ１！ンネルインターフエースがアクティブ
になるまでリクエストフラグを試験層−るためのデータ
チャンネルリクエストバス２４０を使用してデータチャ
ンネルインターフェース（第８図に関して後述）をポー
リング（順次検索すること）。

ｂ、リクエストがあったときに、データチャンネルリク
エストバス２４０から相対セクタアドレス（そのドライ
ブ上のファイルのスタートに関して）、読取りまたは書
込みモードのタイプおよび転送１．Ｄ、の読取る転送１
．Ｄ、は、ディスクシステムコーディネータ１１０がい
づれかのドライブから発生したセクタを要求できるよう
にバス２４０から読込まれる。

Ｃ０上記タスク（ｂ）で発見した情報およびディスクシ
ステムコーディネータ１００によっ（、前もって記憶さ
れたデータを使用して一所望のセクタが取出され、ある
いは転送されるメモリブロックのア゛ドレスを副筒する
。

ｄ、転送のメモリブロックアドレス、ブロックカラン１
−および方向がメモリバスインターフェース１Ｑ４（第
５図）に記憶され、データチャンネルリンク１２０が設
定される。

Ｃ１転送のために、データチャンネル制御バス２４０が
設定される。

ｆ、もしもこの転送方向がディスクからメモリ（あるな
らば、データ（一時に１６ビツト）は各ディスクインタ
ーフェースプロセッサ１１２Ａ−１）（第５図）の選択
されたセクタバッファから取出され、語長（３２ピッ１
−）にパックされ、メモリバスインターフェース１０４
に送られる。３２ピツトの語長はメモリバスインターフ
ェース１０４に送られ、ここでメしり制御バス１２６（
第１２図）に対しブロック書込み要求がメモリバスイン
ターフ１−ス１０４によって行なわれないうちに８Ｘ１
２８ビツト（メモリブロック）のアレーにノ′センプル
される。メモリバスインターフェース１０４には、２つ
のメモリブロックの１つがメモリへ転送されている間、
他が配憶されているようにこれらのブロックを保持する
十分なメモリ（ＲＡＭ１１８）が含まれている。データ
デヤンネルリンク制御ステータバス１２４の１″待ち″
信号はＲＡＭ１１８が空いていることを確認ツ゛るため
にＲＡＭ１１８にａ−ドする前にチェックされる。Ｊ５
よび ｇ、もしも転送方向がＩ　ｌ）メモリからディスクであ
るならば、すべてのタイミングおよびデータはメモリバ
スインターフェース１０４から発生ずるので、データチ
ャンネルプロセッサ１０８がこの転送中、データチャン
ネルリンク１ｌＩＩＪ御ステータス１２４の信号゛すみ
″を監視づる。

転送が完了すると、データチャンネルプ［Ｊセッサ１０
８は、データデヤンネル制御バス２４２を使用して゛転
送ずみフラグの設定を発生ずる。

データチャンネルリンク１２０のずべてのデータ転送は
パリティビットを使用して誤りがないかチェックされ、
誤りがあれば、転送のその部分はりランされる。誤りは
記録されるが、もしもその発生がひんばんすぎる場合に
は、データシステムコーデネータ１１０に通告される。

ＩＰメモリブロックアドレスはアドレシングアルゴリズ
ムを使用しであるいは適当なアルゴリズ・ムが不可能の
場合にはルックアツプ表を介して引算される。

データチャンネルプロセッサ１０８（第７図）の中心部
は、例えばモデル２９１１６マイクロプ１」セッサで構
成されるプロセッサ２５０である。

ブＬ１セッサ２５０は上記のタスクを行なう。プロレッ
サ２５０のデザインはディスクインターフェースブＬ１
セッザ１１２Ａ−Ｄに見られるプロセッサに共通である
。第１０図に関してプロセッサ２５０を以下に説明する
。

第７図に示されるようにデータチャンネルプロＣツリに
関しては、差動ラインレシーバ・ドライバブロック２５
２．データヂャン、ネルリンク制御レジスタ２５４．マ
ルチプレクサ・入力ラッチユニット２５８．データ転送
ラッチ２６０．デークチ１！ンネル１１１ｊ御バス１」
シック２６２．リクエストバス制御ロジック２６４．デ
ュアルポートＲＡＭ２６６およびシステムバスインター
フェース２６８が示されている。

差動ラインレシーバ・ドライバブロック２５２は、５Ｍ
ｆ−１ｚで５〜１００フイー１〜の距離にわたってデー
タを送受信する能力を有し、１組のラッテを介してデー
タデヤンネルバス１２４をバッファし、データチャンネ
ルリンク１２０を通るデータの転送に誤りがないかチェ
ックする。

データデヤンネルリンク制御レジスタ２５４はデータデ
ヤンネルリンク１２０に対し制御・タイミング信号を提
供し、またデータチャンネルリンク１２０のデータの方
向を制御［ｌする。これら制御・タイミング信号はバス
２５６を介してプロセッサ２５０の制御下におかれる。

バッフ７マルチブレクナ・入力ラッチ２５８は、データ
チャンネルリンク制御レジスタ２５４とユニット２５８
間の３２ビツトデータチヤンネルバス２６０を１６ビツ
トデータチヤンネルバス２２２にする。バス２２２は分
布用２　（［５の帯域幅を有し、すべてのディスクイン
ターフェースプロセツ１）１１２Ａ−Ｄおよびディスク
システムコーディネータ１１０に対する十分なドライブ
能力を有する。また、データディスクインターフエース
プロセツ（Ｊ１１２Ａ−Ｄおよびディスクシステムコー
ディネータ１１０からのデータがユニット２５８にＪ、
って受理される場合に２つの１６ビツ１−語は１つの３
２ビット語長にバックされる。

データ転送ラッチ２６０は、プロセッサ２５０／）−転
送媒体を制御することよりはむしろデータの出所あるい
は目的地であるので、システムのデバッキングを簡単に
するために使用される。

デークチ１フンネル制御バスロジック２６２は、ノ？Ｃ
スクインター７１−スプロセッザ１１２Ａ−Ｄの指定さ
れたセクタバッファとデータチャンネルバス１１２間の
データの読込みおよび書出しを制御する信号を発生する
役目を有する。ロジック２６２からのデータチャンネル
インターフェースアドレスがセクタバッフ７の位置を指
定し、ロジック２６２からの語アドレスがセクタバッフ
１内の個々の位置をＮｌ認する。バッファ、マルチプレ
クサおよび入カラッテ用制御信弓もまたロジック２６２
によって発生される。もしも転送がディスクからＩＰメ
モリ方向である場合には、制御信号のタイミングはプロ
セッサ２５０によって引き出される。これに反し、転送
がメモリからディスク方向である場合には、制御信号は
メモリバスインターフェース１０４に入る。

リクエストバス制御ロジック２４６は、データチャンネ
ルプロセッサ１０８をディスクインターフェースプロセ
ッサ１１２Ａ−Ｄをボール（順次検索）させ未解決かど
うかを発見させる。このようなリフニストガ発見された
場合には、ロジック２６４がこのリフ１ストを満足させ
るに必要なパラメータを読込む。

デュアルポートＲＡ　Ｍ　２６６は、ディスクシステム
コーディネータ１１０によって記憶されたスクランチデ
ータ、ルックアップテーブルおよび命令を保持するため
にプロセッナ２５０によって使用される。デュアルポー
トＲＡＭ２６０は１６に語サイズであることが望ましい
。各ディスクインターフＪ、−スプロセッサ１１２Ａ−
Ｄはそれ自身のデータに対し割当てられたＲＡＭ２６６
のエリノ′とスクラッヂエリアを有する。ＲＡＭ２６６
はプロセッサ２５０にデュアルボ、−トされ、常に優先
４Ｗ、をイ１し、ディスクシスム」−ディネータが非同
期的にアクセスするのに反して請求のあり次第アクセス
Ｊ゛る。プロセッサ２５０用マイクロコードは、ディス
クシステムコーディネータ１１０に、ノックセス許可の
ために長く待つことを強制しないように書込みまれなけ
ればならない。

システムバスインターフェース２６８は、システムバス
１５０を介してデュアルポートＲＡＭ。

プ１」セッサ２５０の書込可能制御記憶装置およびディ
スクシステムコーディネータ１１０間にデータバスを提
供づる。システムバスインターフェース２６８は必要な
アドレスをデコードし、試験および初期プログラムロー
ディング中プロセッサ２５０の主要動作を制御する制御
ステータスレジスフを含む。インタラブ１〜ロジツクも
また含まれている。　ディスクインターフェースブ°ロ
セッサ１１２のブロック図を第８図に示す。各ディスク
インターフェースプロセッサ１１２は、ディスクドライ
ブ１１４Ａ−１−１（第５図）２個まで制υ１１するこ
とができる。さらに、各ディスクインターフェースプロ
セッサ１１２は、シー二１ニング、読込み。

書出しセクタのような標準ディスクコントローラ機能お
よびフォーマツティングを行なう。各ディスクインター
フェースプロセッサ１１２はまた、トラックおよびシリ
ンダ境界を通るマルヂブルセクタの転送、バイパスパッ
ドトラックに対するロジカル−フィジカル１〜ラツクの
マツピングおよび自動リトライのような付加的知能動作
を行なう。

ディスクドライブのすべての制御は工業規格記憶モジュ
・−ルーディス（ＳＭＤ）インターフエースによって行
われ、またすべてのドライブパラメータ（記憶およびタ
イミング）は、どのコンパヂブルディスムドライブも使
用できるようにマイクロコード制御される。

各ディスクインターフェースプロセッサ１１２の主制御
要素はパイボーラプロセッーナ３００の周囲に配置され
ている。プロセッサ３００は、例えば、モデルＡＭ２９
１１６マイクロプロセツサであってよい。プロセッサ３
００は次の主制御タスクを行なう。

ａ、ディスクシステムコーディネータ１１０によって与
えられた命令を解釈しこれらの命令をディスク運動に翻
訳する。

ｂ、ディスクインターフェースプロセッサ１１２のセク
タバッファ３０２を満たしあるいはからにするようにデ
ータチャンネルプロセッサ１゛０８にリク〕、ストする
。

Ｃ，ＳＭＤタイミング仕様を満足させるようにデＣスク
のステータスラインを監視し、ディスクｆｉｌ　ｉｌｌ
ライン３０４を操作する。

ｄ、セクタヘッダーを読取り（また、フォーマツティン
グ中書込む）読取りまたは書込み動作が開始する前に正
しいセクタが到達したことを確認する。

ｅ、ディスクインターフェースプロセッサ１１２のセク
タバッファ２０５およびディスクインク−フェースプロ
セッサ１１２の並列−直列、直列−並列コンバータ３０
６へのおよびそれからのデータの転送を制御する。

ｔ、誤り訂正・検出ロジックを制御する。

第８図に示されるように、ディスクインターフェースプ
ロセッサ１１２のブロック図を、左側をディスクシステ
ムコーディネータ１１０Ｊ３よびデータデヤンネルプロ
セッサ１０８にインターフェースさせ（ＤＳＣ／ＤＣＰ
インターフェース３５０）また右側をディスクドライブ
１１４Ａ−ト１（ディスクインターフェース３５２）に
インターフェースさせて中央から分割できる。ヒフター
バッファ３０２は２つの側を連結する。

ディスクインターフェース３５２並列−直列、直列−並
列コンバータ３０６、同期バイト検出器３０８、バース
ト誤りプロセッサ・制御ロジック３１０、ドライブ周期
ロジック３１２．ａ取り／書出しケーブルインターフェ
ース３１４．ドライブ制御インターフェース３１６．ｉ
５よびドライブステータスインターフェース３１８・を
含む。

並列−直列・直列−並列コンバータ３０６は、ディスク
ドライブ１１４に書込む場合に、８ピッ１−データバイ
トを直列ノンリターンラーゼＤ（ＮＲＺ　）データ流に
変換しまたデ６イスクドライブ１１４から読取る場合に
、直列Ｎ　ＲＺデータ流を８ビット並列データに変換づ
る。両バイト入力および出力はダブルバッファされ、次
のデータ語転送要求に対するプロセッサ３００の応答時
間を容易にづる。データのオーバランおよびデータのア
ンダラン誤りもフラグされる。

第１１図に関して以下に述べるように、各セクタのヘッ
ダあるいはデータフィールドは一連のゼＩＩＩバイ１−
およびシンクバイトによって先行され°る。

ゼ１コの°ノイールドの目的は、ディスクドライブ１１
４Ａ−）−１のフェーズロックドオシレータ（ＰＬＯ）
にの既知パターン（この場合ゼロ）に“ロツオン″りる
時間を与えることである。このゼロのフＣ−ルドと後続
のヘッダあるいはデータフィールド間のセパレータはシ
ンクロバイトである。シンク１］バイトはＩ　Ｊ５よび
Ｏの既知パターンである。

シンクロバイトがシンクロバイト検出器３０８によって
検出されると、直列−並列コンバータ３０６が直列デー
タ流の８ピツトバイトへのブロッキングを開始し、ブ［
１セツサ３００が次いでこれらの語の処理を開始づる。

バースト誤りプロセッサおよび関連制御ロッジは、各セ
クタのデータフィールド用チェックバイトをＳ１算し、
それに続く読込みに際してデータフィールドのどのよう
な誤りも検出し訂正できるようにデータフィールド端末
にこれらのチェックバイトを付加する。誤りが検出され
ると、実際の訂正がディスクシステムコーディネータ１
１０で行われる。

セクタヘッダの誤り訂正はやや異った方法で行われる。

その理由は、バースト誤りプロセッサ３１０ロジツクの
中心部にある集積回路は、セクタヘッダでは１６ビツト
ＣＲＣが使用されるのに反して、３２ビツトの最小巡回
冗長検査（ＣＲＣ）バイトを発生するに過ぎないからで
ある。セクタヘッダを読込む場合には、別のＣＲＣ発生
器が使用され、ヘッダを書込む場合には（ディスクフォ
ーマツディング中のみ起る）、ＣＲＣはプロセッサ３０
０によって計算される。

ドライブシンクロシック３１２は、プロセッサ３００お
よびそれが制御しているディスクドライブ１１４が互に
非同期的に動作できるようにづる。

ドライブシンクロシック３１２は、ドライブ１ｂｌｌＩ
Ｉｌインターフエース３１６（従ってディスクドライブ
に対する命を変更する）に、例えばセクタあるいはイン
デックスパルス発生のような事故後特定数のサーボリイ
クルをロードする能力を有する。

従って、ドライブシンクロシック３１２は、事故後ナー
ボナイクルの数を計算し、そのサイクルの数のドライブ
制御インターフェース３１６への到看を報告する必要が
ある。

ドライブシンク［１シツク３１２の別の実施例は、各デ
ィスクドライブ１１４がディスクインターフＪ−スブＬ
ＳＩセッサ１１２Ａ−Ｄに対するマスタフ１」ツク（少
くともディスクドライブ制御動作中）どして発生するサ
ーボクロックを使用することができる。しかしながら、
この実施例は各ディスクドライブ１１４Ａ−Ｈの非同期
クロック間のスイッチングの問題があり、またディスク
ドライブあるいはケーブル故障あるいは動作停止による
コントローラ゛ハングアップ”の問題がある。また、各
ディスクドライブ１１４Ａ−・１−１のナーボクロツク
周波数は、ディスクドライブの回転速度が変化するので
、異ったディスクドライブを使用することもまたサーボ
クロック周波数を変えることになる。従って、す゛−ボ
サイクルの計算が望ましい。

読み出し／書込みケーブルインターフェース３１４は１
対のディスクドライブ１１４（放射状）からの信号を受
理し、ドライブのどちらが″゛オンラインとて指定され
ているかによって、いずれか一方を選択する。

ドライブ制御インターフェース３１６は２個直列のレジ
スタで構成され、第１のレジスタはプロセッサ３００の
制御下に置かれ、その内容はドライブシンクロシック３
１２の制御の下に第２のレジスタへ転送される。第２の
レジスタの出力は２つのディスクドライブ１１４間にデ
ィジーチェインされている制御ケーブル３０４ヘトライ
ブされる。

ドライブステータスインターフェース１１８は選択され
たディスクドライブ１１４からのステータス報告を受理
し、ブロセツナ３００がこの報告を読取り一」出１こと
ができるようにする。゛イベン１−・ストローブ″とじ
て、いくつかのステータスレジスタをシンクドライブロ
ジック３１２によって使用することができる。

各ディスクインターフェースプロセッサ１１２のディス
クシステムコーディネータおよびデークチ１シンネルプ
ロセツサインターフエース側（第１１図のＤＳＣ／ＤＣ
Ｐインターフェース３５０）はＦ−タチャンネルインタ
ーフエース３２０．リフニストバスインターフエースロ
ジツク３２２゜システムバスインターフェース３２４お
よびトリポードＲＡＭ３２０を含む。

データチャンネルインターフェース３２０は、各ディス
クインターフェースプロセッサ１２２Ａ−Ｄのセクター
バッファに読取り書込みを行なうために、データチャン
ネルプロセッサ１０８にデータバス・制御ロジックを与
える。データの転送は同期的でありデータチャンネルプ
ロセッサ１０８に制限され、毎秒２０Ｍバイトの速さく
１語／１００ｎｓ）で発生する。

リクエストバスインターフェースロジック３２２は、転
送パラメータを抽出し別のリフニスミーフラグを検出す
るためにデータチャンネルプロセッサ１０８をトリポー
ドＲＡＭ３２６にアクセスする。トリポードＲＡＭ３２
６へのアクセスが非同期的であるのに反し、リクエスト
フラグの読取りはデータチャンネルプロセッサ１０８の
タイミングに同期的である。

システムバスインターフェース３２４は、システムバス
１５０を介してディスクシステムコーディネータ１１０
．デュアルポートＲＡＭ２６６およびデータチャンネル
プロセッサ１０８の書き込み可能！ＩＩ　ｍストア間の
データバスを与える。インターフェース３２４は必要な
アドレスをデコードし、試験および初期ローディング中
プロセッサ３００の主動作を制６０　する制御・ステー
タスレジスタを含む。これら命令／ステータスレジスタ
はまた制御およびステータス情報のすみやかな伝達に６
使用される。従ってポーリング中、ハイアクセスデユー
ティサイクルをトリポードＲＡＭ３２６に負わμること
はない。インターラブドロジックもまた含まれる。

トリポードＲＡＭ３２６は、ディスクインター゛ノエー
スブ１コセッサ１１２．ディスクシステムコーディネー
タ１１０およびデータチャンネルプロセッサ１０８間の
伝達の主要チャンネルである。

ＲＡＭ３２Ｇはデータチャンネルプロセッサ１０Ｅ３の
ための転送パラメータおよびディスシステムコーディネ
ータへのまたからの命令・ステータス情報を保持する。

プロセッサ３００は、不良トラックを避けることができ
るようにスクラッチ記憶Ｊ３よびロジカル−フィジカル めのトリポードＲＡＭ３２６を使用する。ＲＡＭ３２６
の大ぎざは１６に語であることが好ましく、アービトレ
ーションロジックを簡単に維持づるためには、プロセッ
サ３００は常に要求次第アクセスする。ＲＡＭ３２６の
残り２つのボー］−は最初に入って最初に役立つベース
で残りのサイクルにだいし競争する。２つの競争ボート
は同期的であるのでディスクインターフェースプロセッ
サ１１２のマイクロコードプログラムランニングは他の
ボートを長期間ロックアウトしないように書き込まれな
ければならない。

第８図のディスクインターフェースプロセッサ−１１２
のセクタバッファはデータチャンネルバス１２２をディ
スクインターフェース３５２にリンクする。セクタバッ
ファ３０２は、１つのバラノアがディスクドライブによ
る転送に使用される間、他がディスクチャンネルコーデ
ィネータ１０８によって満たされ、あるいは空にされる
ようにダブルバッフ１される。各セクタバッファ１０２
の大きさは１ＫＩであって、このことは最大セクタサイ
ズを２にバイトに制限する。転送帯域幅は毎秒２０Ｍバ
イト（１００ｎｓにつき１語）であればよい。この帯域
幅がデータチャンネルバス１２２にＪ、って要求される
。

セクタバッフ１３０２はそれぞれアドレスデータおよび
制御の２つの要素をもする。ずなわら（ｉ＞データチャ
ンネルブ〔１セツサ１０８およびメ゛しリバスインター
フェースおよび（ｉｉ）プロセッナ３００およびディス
クインターフェース３５２である。データチャンネルプ
ロセッサ１０８は、しフタバッファ３０２とメモリバス
インターフェース１０４間のデータ転送中アドレス・制
御信号を提供する。セクタバッフ１からディスクへの転
送中、プロセッサ３００はデータの流れを制御するため
にアドレス・制ｏＩＩ（８号を発生ずる。

セクタバッフ１３０２はデュアルポートされているが、
これらポートの１つだけはその動作期間中アクセスする
ので特別のボートへのアクセスの割当てはプロセッサ３
００によって制御される。

メモリバスインターフェース１０４（第５図）のブ１ニ
１ツク図を第９図に示す。メモリバスインター７１−ス
１０４は、高速（毎秒２００Ｍバイト）ブロックモード
バス（メモリバス１１６）とインターフェースデータリ
ンク１２０間に毎秒２０Ｍバイトの速度でデータを転送
づる。データチャンネルプロセッサ１０８はメモリバス
インターフェース１０４に、読み書きのための一群のメ
モリブロックのスタートアドレス（２４ビツトアドレス
許容）、転送するブロック数（１５まで）および読取り
／書込み命令をロードするためにデータチャンネルリン
ク１２０を先づ設定する。

転送がＩＰメモリからディスクへの場合には、メモリバ
スインターフェース１０４は直らに特定。

ＩＰメモリブ［１ツクの読取りを要求する。この読取り
要求からのメモリデータは、ラッチ４１０に記憶され次
いでメモリバスインターフェース１０４のデュアルポー
トＲＡＭ１１８にロードされる。

この場合デュアルポートＲＡＭ１１Ｂに別のデータブロ
ックに対する余地があり、またメモリバスインターフェ
ース１０４のブロックカウンタがゼロでない場合には、
さらにデータブロックに対Ｊる別のリクエストがなされ
る。この間、ＲＡＭ１１８内のデータブロックは、ラッ
チ／マルチプレクサ４１２を介して１度に３２ビツト、
毎２００ｎｓの速さでデータチャンネルプロセッサ１０
８へ返送される。データと共に伝送されるクロックは、
データをラッチに記憶し、この３２ピツトを１６ビツ］
・データバス１２２へ転送するために、データチャンネ
ルプロセッサ１０８で使用される。この手順は、Ｊべて
のブロックがデータチャンネルブ［Ｉセッサ１０８へ伝
送され、゛すみ″信号が発生ずるまで継続づる。

転送がディスクからメモリへの場合は、データブー１ア
ンネルプロセツサ１０８はラッチ４１４を介してデータ
ブロックをデュアルポートＲＡＭへ転送する。メモリバ
スインターフェース１０４はこのことが起こるとこれを
検出し書込みバスリクエストを行ない。満足すべきもの
であればラッチ４１６を介してデータブロックをＩＰメ
モリへ書込む。他方、デュアルポートＲＡＭ１１８に別
のデータ群に対する余地がある場合は（バス１２４の持
ら″ラインによって非活動であることがデータチャンネ
ルプロセッサ１０８に示され、全セクタが転送されてい
ない場合には）、データチャンネルプロセッサ１０８は
さらに多くのデータをデュアルポートＲＡＭ１１　Ｂへ
転送する。この手順はセクタが転送されるまで継続づる
。

データチャンネルプロセッサ１０８に送られたデータに
対してはパリティが発生され、データデヤンネルプロセ
ッサ１０８から送られたデータに対してはパリティがチ
ェックされる。パリティチェッカ１１８がメモリバスイ
ンターフェース１゜４に転送されたデータのパリティエ
ラーをチェックする。パリティ発生器４２０はメモリバ
スインターフェース１０４から転送されたデータに対し
パリティを発生する。

メモリバスインターフェース１０４の設計は適当なデュ
アルポートＲＡＭの可能性によって大いに決定される。

１６×４ビツトのストレージを与えるためにはシングル
ライトポートおよびシングルリードボートを使用する。

２個のデータブロックに必要である１６Ｘ１２８ビツト
のストレージを与えるためには３２のこのようなディバ
イスを使用覆る。

専用のリードポートおよび専用のライトポートによって
、転送方向によってメモ°リバスおよびデータデ１／ン
ネルを必要とするポートへ向けるための／−センネル転
送ロジック４０２からロジックがある。データチャンネ
ル転送ロジック４０２はま／、、：ＲＡＭ１１８へ入る
３２ビツトバスと１２８ビツトバス間の変換を行なう。

読取りポートアドレスカウンタ４２２および書出しポー
トアドレスカウンタ４２４はいづれも転送方向によって
、データチャンネル転送ロジック４０．２あるいはメモ
リバス転送ロジック４０４によってロックされる。メモ
リバス転送ロジック４０８は、バスサイクルが許可され
たときに、デュノ１ルボーｈ　１１８とメモリバス１１
６間のデータの転送を制ａｌｌする。

バスモニタ４０６はバスサイクルの要求を発生し、他の
インターフェースでバス要求を監視することによって、
その要求の許可されるタイミングを決定し、メモリバス
転送ロジックに転送を行なう促進することができる。

データチャンネル転送ロジック４０２は、データチャン
ネリング１２０とデュアルポートＲΔＭ間の転送のタイ
ミングおよび１２８ビツトバスとの間の３２ビツトバス
の多重化／多重分離化を監視する。ロジック４０２はま
たさらに高度の転送たとえば、バスサイクルが要求され
ること、ブ１コック数のトラックを転送されたままにす
ること、およびメモリバスインターフェース１０４のロ
ッジツクをその転送を行なうように設定すること等を監
視する。

第５図乃至第９図に示されたシステムは、データチャン
ネル・データ制御バス１８０１データデヤンネルリクエ
ストバス２４０、システムバス１５０、データチャンネ
ルリンク制御バス１２４、ＳＭＤバス（制御およびデー
タ）１７０およびシステムリンク１６０を使用する。

データデヤンネル・データチャンネル制す１１バス１８
０は、データチャンネルプト１セッサ１８０と、ディス
クインターフェースプロセッサ１１２Ａ−Ｄおよびディ
スクシステムコーディネータ１１０に使用されたセクタ
バッフ７間にデータを転送するために使用される。バス
１０８は２つの部分すなわち、（ａ　）データを搬送す
るデータチャンネルバス１２２および（ｂ）データがど
こで発生しあるいは向っているかおよびその読込み／書
出しモードを決定する制御バス２４２に分割される。

制御バス２４２は、データ制御ブロヒツサ１０８で発生
される次の信号を搬送する。

（ａ　）データチャンネルインターフェースアドレス（
５ビツト）。この信号はセクタバッファが転送に際して
含まれていることを示す。

（ｂ）ワードアドレス（１０ビツト）。この信２）は、
選択されたセクタバッファのどの場所に書込まれ、ある
いは読出されるかを選択する。

（Ｃ）ａ込許可。このラインは、データチャンネルのデ
ータをワードアドレスによって指定されにノ！ドレスに
記憶づるためにアクティブになる。

このラインがアクティブでない場合には、指定された位
置の内容はデータチャンネル内に置かれる。

（ｄ　’）アドレスストローブ。この信号は、バリッド
インターフェースアドレスがバス上に存在するときはア
クティブである。

データチャンネルリクエストバス２４０は、ディスクイ
ンターフェースプロセッサ１１２Ａ−Ｄおよびディスク
システムコーディネータ１１０をボールして、セクタが
要求されているかを調べるためにデータチャンネルプロ
ヒラ＋Ｊ１０８によって使用される。セクタが要求され
ている場合には、バス２４０は転送パラメータ読取るた
めに使用される。バス２４０はリクエストフラグ読取り
／丙出し中間期モードで動作し、また転送パラメータを
読取る際には非同期モードで動作する。

同期動作の場合には、以下の信号が使用される。

（ａ）データチャンネルインターフェースアドレス （ｂ　）書込可能 （Ｃ）アドレスストローブ （ｄ　）リクエストフラグ及び （Ｃ）イ゛ネーブルリクエストフラグ 非同期動作の場合には、以下の信号が使用される。

（ａ　）データデ１／ンネルインターフエースアドレス （ｂ）データセレクト （ｃ）データ（２方向性） （（１）書込可能 （ｅ）アドレスストローブ （ｒ）イネーブルリクエストフラグ及び（ｇ）データ転
送アクルツジ ）２−タブヤンネルインターフェースアドレスは長さ５
ビツトである。このアドレスはどのリクエストバスイン
ターフェースが他のバス信号にわたって発生りる命令に
対応するか選択する。データセレク１−信号は長さ５ビ
ツトである。この信号は、転送ｊ？−夕のどのワードか
読取られあるいは書込まれているか選択する。データ（
２方向性）信号は長さ１６ビツトであり、データチャン
ネルプロセッサ１０８とディスクインターフェースプロ
セッナ１１２Ａ−Ｄｌｌｌａに転送パラメータを通過さ
せるだめに使用される。ｍ込可能信号がアクティブであ
る場合には、データチャンネルバス１２２上のデータ指
定位置に書き込まれたアクティブでない場合には、書込
可能信号の指定位置からのデータはデータチャンネルバ
ス１２２上に置かれる。

ア。ドレスストローブ信号はバリッドインターフ１−ス
アドレスがいつデータチャンネル制御バス２４２上に存
在するかを指定する。リクエストフラグ信号は選択され
たインターフェース（イネーブルされたとき）によづて
返送され、アクティブであるときは、要求中であること
を指示する。イネーブルリクエストフラグ信号は、アク
ティブであるときには、選択的インターフェースを指示
し、リクエストフラグのリクエストフラグラインへの割
り込みを可能にする。さもないとデータデヤンネルバス
が割込可能にされる。こづれの場合にもこの書き込み可
能信号はリクエストフラグライン、あるいは、データバ
ス上の転送の方向を制御する。

デニタ転送認識信号は選択されたインターフェースによ
って戻され、インターフェースがデータ（書込み動作）
と関係を絶ったこと、すなわち、データはデータバス（
読込み動作）上で使用可能であることを報告する。

バス１５０はプロセッサ２００バス（例えば、６８００
０プロセツサバス）のバッフ？されたバージョンであっ
て、プログラムをプロセッサ２５０の書込み可能制御記
憶装置にロードするためにデータシステムコーディネー
タ１１０によって使用される。システムバス１５０は命
令およびパラメータをロードし、状態を戻ずためにディ
スクシステムコーディネータ１１０によって使用される
。

データデヤンネルリンク制御・ステータスバス１２４は
、データチャンネルブ１コセツサ１０８とメモリバスイ
ンターフェース１０４間の３２ビツトデータチヤンネル
リンク１２０にわたるデータ私法を＃Ａ＊ｒＪする。次
の信号がデータチャンネル制御・ステータスバス１２４
に使用される。

（ａ　）データチャンネルリンク１２０上のデータの流
れの方向を定義し、データデヤンネルバスク１２０の両
端ラインレシーバ、ドライバ割込みを可能にしおよび禁
止するために使用される方向信号。

（ｂ）データがメモリからディスクからディスクシステ
ムに転送されていて、スキューを考慮するためにそのア
クティブエツジがデータの中央に発生する場合に限って
アクティブであるメモリーディスククロック信号。この
信号はデータをラッチインし、データを１６ごットバス
ヘ多重送信するために受信端（データデヤンネルプロセ
ッサ１０８）ど使用される。

（Ｃ）２つの用途を有する持ち／ずみ信号・データがデ
ークチ１！ンネルプロセツサ１０８からメモリバスイン
ターフェース１０４に転送される場合に、メモリバスイ
ンターフェース１０４のＲＡＭバッファ１１８がいっば
いであるために“待ち″信号はデータデ１１ンネルプロ
セツサ１０８がそれ以上のデータを転送しないように禁
止する。メモリバスインターフェース１０４からデータ
チャンネ“ルプロセッザ１０８へ転送する場合には、デ
ータチャンネルプロセッサ１０８は、メモリバスインタ
ーフェースから最大データ数と対拡することがぐきるが
できるが、どれだけ多くのデータが転送されたかの記録
を取ることはできない。゛ずみ”信号は、データの転送
は完了した・ことおよびメモリバスインターフェースは
次の命令に対する用意がでさていることをデータチャン
ネルプロセッサ１０８に報告する。

（ｄ　）データチャンネルリンク上のタグ信号は、デー
タおよび命令／アドレス報告を転送するために使用され
る。この信号は、データと命令／アドレス情報の転送を
識別する。

（ｅ　）パリティ−・エラーは、メモリバスインターフ
ェース１０４のパリティ−チェッカ４１８（第１２図）
の出力であり、ＩＰＰメリの転送にバリアイー　・エラ
ーが発生ずる場合アクティブになる。

（ｆ）ディスクメモリクロック信号は、データがディス
クからＩＰＰメリ転送されるとき、あるいは命令／アド
レス情報がメモリバスインターフェース１０４へ送られ
てデータをメモリバスインターフェース１０４にラッチ
するために使用されるときにのみアクディプになる。

ＳＭＤバス（制御およびデータ）１７ｏは２つのディス
クドライブ１１４をディスクインターフェースプロセッ
サ１１２に接続し２つの別のり゛−ブルすなわち制御ケ
ーブル３ｏ７１Ｉおよび読取り／書出しケーブル１７５
（第５図）で構成される。

制御ケーブル３０４は、ディスクインターフェースプロ
セッサ１１２とこれに結合した２つのディスクドライブ
１１４間にディジーヂエインされ、他力読込み／書出し
グープル１７５は各ディスクドライブ１１４にずなわち
ドライブごとに１ケーブル、放射状に配線されている。

システムバスリンク１６０は、ＩＰメ七ソリラック図示
せず）のナブレットをデータディスクシステムラック１
００に延長する。インターフェースを容易にづるために
数個のデ」−ドされた信号が使用される。これらの信号
はアドレスバス（１６ビツト）、２方向性データバス（
１６ビツト）、ｍ込み許可、アドレスストローブ、デー
タ転送アクルッジ、ページレジスタセレクトおよびイン
タフブトを含む。

ディスクインターフェースプロセッサ１１２およびディ
スクシステムコーディネータ１１０に使用されたプ［Ｉ
Ｌ７ツサ２５０および３００は、ソフｈ　ウＪ：　：、
７’　（マイクロコード）の変化を通じ全シスツムの柔
軟性に責任を有する。プロセッサ２５０Ｊ３　にび３０
０は第１０図に示されるように、ＡＭｌ）　２９１１６
バイボーラプロセツサ５１２の周囲に設けられる。各プ
ロセッサ′２５０および３００番ま２００　ｎｓでサイ
クルする。次のマイクロ指令はマイクロ指令レジスタに
パイプラインされる。マイク［１指令は記憶され、書込
み可能制御記憶装置り１４から読込まれる。書込み可能
制御記憶装置５１４はシステムバスがらトランシーバ５
１６および５１８に［１−ドあるいは検査される。プロ
セッサ−５１２とディスクインターフェースプロセッサ
あるいはデータチャンネルプロセッサロジックの残余間
の主通信路は２方向性Ｙバス５００　（第１３図）であ
る。Ｙバス５００はトランシーバ５０４を介して、マイ
ク［ｌ指令アドレスレジスタ５０２にリンクされ、この
ことが以下の幾多の重要な効果を与えることに注意すべ
きである。すイ１わち ＜ａ＞次のアドレスフィールド（ジャンプおよびサブル
ーチンアドレスが保持される）をプロセッサに使用され
る一定のデータを保持するために使用することができる
。

（ｂ）このフィールドは、プロセッサを通過させずに受
理レジスタに直接ロードすることができる制御ビットパ
ターンを保持することができる。

（Ｃ）プロセッサの２サイクル直接Ａペランラドを使用
せずに直接オペランドをプロヒッナヘパスすることがで
きる。及び （ｄ　）プロセッサ（あるいはＹバス５００上の何か）
が次のアドレスを提供することができるので゛コンピュ
ータゴートウあるいはマルチウェイブランチ′°を行な
うことができる。

シーケンサ５０６（第１０図）は例えばモデルＡＭ２９
１０を使用できる。分岐状態はステータスマルヂプレク
サ５２０およびマイクロ指令のステータスセレク１〜フ
ィールドによって選択される。

第１４図に示されるように、プロセッサ２５０および３
００のマイクロ指令ぼブｏ　セッサ制御フィールド６０
０．スデータスセレクトフィールド６０２、シーケンサ
フィールド６０４．Ｙバス制御フィールド６０６および
付帯フィールド６０８の５つのフィールドから成り立っ
ている。

ブ〔１ヒツリ制御フイールド６００は、指令６１０、デ
ータラッチエネーブル（ＤＬＥ）６１２、ス°ｊ−タス
レジスタエネーブル（ＳＲＥ）６１４Ｊ５よび定フィー
ルド６１６（次のアドレスフィールドとしＣシーケンサ
と共有）に分（）られる。プに１セッ→ノ制御フィール
ド１６はどのプロセッサ２５０．３００がそのサイクル
を行っているか定義りる。

スデータスセレクトフィールド６０２は、どちらのスデ
ータスビット（外部）あるいはコンディション＝１−ド
が条件指令と共に使用する場合に、シーケンリー指令セ
レクトマルチプレクサ１０５（第１０図）に適用される
かを定義する。

シーケンサフィールド６０４はシーケンサ指令６１８お
よび次のアドレス６１６に分割される。

Ｙバスフィールド６０６は、Ｙバスドライバ６２２およ
びＹバスデスティネーション６２４に分割される。ドラ
イバ６２２のサブフィールドは、どちらの電源がＹバス
をドライブ（すなわち、データを提供する）かを決定す
る。Ｙバスデスティネーション６２４は、どちらのデス
ティネーションポートがＹバス５００（第１０図）上に
存在したデータにラッチするかを制御する。

付帯フィールド６０８は、ディスクインターフェースプ
ロセッサ１１２およびデータチャンネルプロセッサ１０
８の場合異なり、上記カテゴリに直らに適合しないマイ
クロコードライン全般にわたる。

［発明の効果］ 要約すると、この発明のディスクシステムは、第４μ代
ＣＴ装置の要求に適うＪるようになっている。これらの
要求は高転送速度で多量の記憶を提供す゛ることである
。このシステムは特別設計のコントローラによって制御
される標準゛ウィンチ１スタ″ディスクドライブによっ
て効果を発揮さけられる。このコントローラはマイクロ
プロセツサを使用して適応性とインテリジェンスを提供
する。このために、システムは高レベルの命令によって
駆動され、ディスクシステムを使用するために必要とさ
れるソフトウェアの労苦を軽減する。

第４世代Ｃ−■装置は、データが標準イヌ−ジブ１コシ
コシツーノ１シング再構成アルゴリズムに使用できる１
１うにデテクタファンに再購成されなりればならないソ
ースフッ７ンフＡ−マットに構成されたデータを作り出
す。広性能ＣＴシステムにおいては、画像再ば時間は５
〜１０秒の範囲に減小できる。

このレベルの性能の場合には、従来のコントローラを使
用してデータを並び換えるために必要とづるアイスフ時
間は、処理時間の２倍以上になることがある。この発明
のディスクシステムの幾つかの特長はこの重要な問題を
なくすものである。

この特徴は、Ｎドライブへ同時に並列に転送することに
よってＮ倍増加されるシステム転送速度にある。過去に
おいては、このためにすべてのエンドディスクドライブ
の回転同期化が用いられた。

このディスクドライブシステムは、インテリジェントデ
ータ管理コント１コーラを使用することによってスピン
ドル同期化の必要をなくすものである。

ディスクシステムのデータ管理コントローラが各ドライ
ブの回転位置を監視し、正しいデータを各ドライブへ転
送するようになっている。インディスクセクタがヘッド
の下に来るのを持つ代りに、シーキング後直ちにコント
ローラがデータの転送を開始するので、持続した転送速
度は最大限に達する。

更に、このシステムは、従来は大規模なコンピュータシ
ステムの能力および記憶装置を必要としたデータの並び
換え紅過にお（プる中間手法を提供できる。このことは
、各ドライブ上の完全に独立したトラックおよび面に同
時に転送するコントローラ独自の能力によって可能であ
る。仕分りられたデータはメモリシステムからディスク
システムへＪ１込まれる。データはディスクから逆読み
されるど、各ドライブ上の１〜ラツクおよび面番号の適
当な選択の結果、完全に切分けられたデータがデーｆク
タノアンフＡ−マットでメモリシステムに書込まれる。

この発明の制御システムのモジュール設に１によって記
憶スペース、転送速度等を増大することができる。転送
中、記憶スペースはシステムのすべＣのドライブ中に分
配されないでただ１つのディスクドライブに転送される
ので、このことは可能である。

口の発明の付加的効果および実施態様は当業者に容易に
明らかになるであろう。それ故に、この発明は、広義に
は、明細書に示され記載された特別細部、代表的な方法
、実施例に限定されるものではない。従って、それらは
出願人の全般的発明概念の精神または範囲にもとずいて
解釈されるべきである。

【図面の簡単な説明】

第１図は、この発明の一実施例のデータディスクシステ
ムのブロック図、第２図は、この発明の一実施例による
ブ１］レツサのデータ編成を示Ｊ１８図、第３図は、こ
の発明によってデータがディスクドライブの各シリンダ
に編成される態様を示Ｊ略図、第４図は、この発明の他
の実施例によるプロセッサのデータ編成を示す略図、第
５図は、この発明によるデータディスクシステムの一実
施例のブロック図、第６図は、第５図に示されたディス
クシステムコーディネータのブ［１ツク図、第７図は、
第５図に示されたデータチｔ・ンネルプロセッサのブロ
ック図、第８図は、第５図に示されたディスクインター
フェースプロセッサのブロック図、第９図は、第８図に
示されたメモリバスのブロック図、第１０図は、第５図
に示されたディスクシステムコーディネータおよび第８
図に示されたディスクインターフェースプロセッサに示
された処理装置のブロック図、第１１図は、第１０ジ１
に示されたプロセッサに関して使用されたマイクロコー
ド命令のフォーマットの略図、第１２図は、ソースファ
ンフォーマツ１−に編成されたデータを説明する従来の
ＣＴ装置の略図で、第１３図は、ＣＴ装置用従来の単警
スピンドルディスクシステムにデータを記憶する方法を
示す略図、第１４図は、ソースファンフォーマットに編
成されたデータを説明する従来のＣＴ装置の略図である
。 ４０・・・データディスクシステム、４２・・・検出器
４４・・・Ｘ線源、　４６・・・画像処理メモリ／Ｉ８
・・・データ収集システム、５０・・・画像処理ユニッ
ト　５２・・・外部ディスクシステム。 ５４・・・制御処理ユニツ１− ５６Ａ、５６Ｂ、５６Ｃ，５６Ｄ・・・ディスク。 ５８Ａ、５８Ｂ、５８Ｇ、５８Ｄ・・・制御器６０・・
・制御バス 代理人弁理士　則近憲佑（はが１名） 第１２図 第１３図

Claims (6)

【特許請求の範囲】
1. （１）複数個の検出器と、前記検出器に関し移動可能Ｘ
   線源と、ソースファンフォーマットの前記検出器からデ
   ータを受けるメモリユニットを有するコンピュータＸ線
   断層撮影装置用データディスクシステムにおいて複数個
   のディスクドライブと、前記データを前記メモリユニッ
   トから前記ディスクドライブへ書込みまた前記データを
   前記ディスクドライブから前記メモリユニットへ読み戻
   ずためのプロセッサとで構成され、前記プロセッサは前
   記複数のディスクドライブからデータを前記メモリユニ
   ットへ読み込むときに、前記データがソースファンフォ
   ーマットからデテクタファンノオーマットに変換される
   ように前記複数のディスクドライブへのデータ書き込み
   位置及び前記複数のディスクドライブからのデータの読
   み込み位置を制御することを特徴とするコンピュータＸ
   線断層撮影装置用データディスクシステム。
2. （２）前記プロセッサ装置は前記ディスクドライブを非
   同期的に動作させる装置を含む特許請求の範囲第１項記
   載のコンピュータＸ線断層撮影装置用データディスクシ
   ステム。
3. （３）＃記プロセッサ装置は前記ディスクドライブの同
   じシリンダにデータを並列に書込む特許請求の範囲第２
   項記載のコンピュータＸ線断層撮影装置用データディス
   クシステム。
4. （４）前記プロセッサ装置は、前記ディスクドライブの
   異なったシリンダから前記メモリユニットにデータを並
   列に読出す特許請求の範囲第２項もしくは第３項記載の
   コンピュータＸ線断層撮影装置用データディスクシステ
   ム。
5. （５）前記プロセッサ装置は、前記メモリから前記ディ
   スクドライブの異なったシリンダにデータを並列に書込
   む特許請求の範囲第２項記載のコンピュータＸ線断層撮
   影装置用データディスクシスアム。
6. （６）前記プロレッサ装置は、前記ディスクドライブの
   異なったものの同じシリンダから前記メモリユニットに
   データを並列に読出す特許請求の範囲第２項もしくは第
   ６項記載のコンピュータＸ線断層撮影装置用データディ
   スクシステム。