JPS60202989A - 粘着テ−プ転写式マウント方法 - Google Patents

粘着テ−プ転写式マウント方法

Info

Publication number
JPS60202989A
JPS60202989A JP6141884A JP6141884A JPS60202989A JP S60202989 A JPS60202989 A JP S60202989A JP 6141884 A JP6141884 A JP 6141884A JP 6141884 A JP6141884 A JP 6141884A JP S60202989 A JPS60202989 A JP S60202989A
Authority
JP
Japan
Prior art keywords
tape
adhesive tape
chip
transfer type
chip components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6141884A
Other languages
English (en)
Inventor
亀井 信三郎
中原 博
西山 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6141884A priority Critical patent/JPS60202989A/ja
Publication of JPS60202989A publication Critical patent/JPS60202989A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はチップ部品の実装を行なう電子部品を量産する
場合に用いるチップマウント−半田リフローに関するも
のである。
従来例の構成とその問題点 チップ部品のマウント、半田付工法に関して従来はテー
プ、マガジン又は専用チップキャリヤより直接、半田ペ
ーストや接着剤が塗布された回路基板上ヘマウントし、
半田リフローもしくは半田デイツプ法によって電気的接
合を得る事が多かったが、連続的生産によるローコスト
化を図る場合には限界があり、又半田リフロー、半田デ
イツプ時のチップの固定が不安定であり、位置ズレ等に
よりチップ部品と回路基板間の半田付信頼性も完全では
なかった。
発明の目的 本発明はこのような従来の欠点を除去するものであり、
粘着テープの活用により、回路基板へのチップ実装を連
続的に行ないかつ安定した品質を実現できる粘着テープ
転写式マウント方法を提供するものである。
発明の構成 本発明はチップ部品は任意のマウント装置により、粘着
テープ上に回路基板の実装座標に対応した位置へ裏返し
てマウントされ、さらに次ステツプにて回路基板をテー
プに粘着し、その状態のまま連続的にリフロー炉に投入
され、リフロー後テープはリムーバーにより巻取り回収
され、チップ部品を半田付された回路基板だけが、次工
程に流されるものである。
実施例の説明 以下、本発明の一実施例について、図面に基いて説明す
る。
第1図は粘着テープへのチップ部品実装設備であり、粘
着テープリール1は、テフロン処理されたローラー2を
介し、テープ駆動ローラー3により送り出される。テー
プの設備本体での送りは、テーフリイダ−11により定
められた寸法だけ送られるが、この時のテープの張力を
一定に保つ為フリーローラー6を設け、センサー4及び
センサー已により駆動ローラー3は0N−OFFを制御
される。
本体内に定寸法送られたテープは、パンチャー7により
、第2図のように基準穴12a及び12bをテープの両
端に送られ、センサー10によりこの穴位置を読みとり
基準穴12a、bを原点として、チップ部品供給部9よ
シマウントヘノド8により、正確にテープ上ヘマウント
される0マウント位置、角度、チップ部品の撰択はCP
Uを搭載した制御部13によりコントロールされる。チ
ップ部品実装されたテープは順送りされながら巻取りテ
ープ14に巻きとられる。
第3図は、テープ上にチップ部品をマウントした状態を
あられすものであるが、このように全ての部品の半田付
側を上向きにせねばならない。同図で、16はコンデン
サチップ、16はミニモールドトランジスタ17はチッ
プ抵抗器、1BはIC。
19は粘着テープである。
第4図は基板〜テープ接着〜リフロー装置の一例を示す
ものであり、チンプマウント済のテープ14を駆動ロー
ラー20及び28によって送られ、センサー21により
定位置で止められ、基板マガジン22に詰められた基板
26が下部より押し上げられ接着プレッシャー26によ
って基板26とテープ19が貼合わされ、リフロー炉2
7にて半田リフローされ、冷却ゾーン27を経て、巻取
テープ29へ巻取られるが、駆動ローラー28を通過直
後にスクレーパー30により基板とテープが分離され、
リフロー済基板は搬出ベルト31により次工程である洗
浄工程へ送られるものである。
第6図は、スクレーパー30の拡大図であシ、駆動ロー
ラー28は極めて小径のものでありチップ実装〜リフロ
ー済基板は駆動ローラ28を通過する時自然にテープよ
り分離しスクレーパー30は補助的なものである。
第6図は、チップ実装済テープと基板を粘着させた時の
断面図である。
発明の効果 チップ部品をマウントされた基板のりフロ一方式として
熱板上でのりフロ一方式及び赤外線による加熱方式等が
あるが、リフロ一時のフラックス成分の流動によるチッ
プ部品の位置ズレの解消が困難とされていた。本発明で
はりフロ一時のチップ部品を完全に位置固定する為、位
置ズレの問題が解消される他、チップ部品マウント−半
田リフロー〜さらに洗浄工程へと工程を連結化し、生産
工程の自動化を大巾に促進するものである。
【図面の簡単な説明】
第1図は粘着テープ上へのチップ部品マウント装置の実
施例を示す図、第2図は基準穴パンチング後のテープ形
状図、第3図はテープ上へのチップ部品マウント後の斜
視図、第4図はりフロー装置の実施例を示す図、第5図
はクレーパ一部分の拡大図、第6図は粘着テープと基板
を粘着させた断面図である。 19・・・・・・粘着テープ、26・・・・・・基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第4図 第6t!1

Claims (1)

    【特許請求の範囲】
  1. チップ部品の回路基板への実装の際、あらかじめ所定さ
    れた座標どおりに粘着テープ上に、チップ部品を装着し
    、次工程に於いて前記回路基板上にそのままの状態で粘
    着し、テーピング状態でリフローレ、リフロー後前記粘
    着テープをはがすことを特徴とする粘着テープ転写式マ
    ウント方法。
JP6141884A 1984-03-28 1984-03-28 粘着テ−プ転写式マウント方法 Pending JPS60202989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6141884A JPS60202989A (ja) 1984-03-28 1984-03-28 粘着テ−プ転写式マウント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6141884A JPS60202989A (ja) 1984-03-28 1984-03-28 粘着テ−プ転写式マウント方法

Publications (1)

Publication Number Publication Date
JPS60202989A true JPS60202989A (ja) 1985-10-14

Family

ID=13170531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6141884A Pending JPS60202989A (ja) 1984-03-28 1984-03-28 粘着テ−プ転写式マウント方法

Country Status (1)

Country Link
JP (1) JPS60202989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210886A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd リードレス電子部品の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210886A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd リードレス電子部品の実装方法

Similar Documents

Publication Publication Date Title
US4934582A (en) Method and apparatus for removing solder mounted electronic components
JPS60202989A (ja) 粘着テ−プ転写式マウント方法
JPH05129753A (ja) デイスクリート部品およびデイスクリート部品のプリント基板実装方法
JPH06275944A (ja) 半田付け方法
JPH04245495A (ja) プリント電子回路基板の部品実装方法
JPH0774208A (ja) 電子部品の実装方法および異方性導電フィルム供給装置
JPH05211390A (ja) 表面実装部品の実装方法
JPH01276695A (ja) 表面実装型電子部品とそのテーピング体
JPS61117887A (ja) 面付け部品実装方法
JP2580458Y2 (ja) フォームソルダー供給材
JPS61263191A (ja) 電子部品の実装方法
JPS636898A (ja) リ−ドレス電子部品の半田付け方法
JPS59207690A (ja) 集積回路素子の実装方法
JPS63161696A (ja) 電子部品の表面実装方法
JPH0878828A (ja) フェイスマウント型部品のプリント基板への取付け装置および取付け方法
JPH09162239A (ja) 半導体パッケージの実装方法および半導体パッケージ実装用治具
JPH0210886A (ja) リードレス電子部品の実装方法
JPS63192A (ja) 半田付け電子部品の搬送装置
JP2003008289A (ja) テープ状基板への電子部品の実装方法及び実装装置
JPS592399A (ja) チツプ状電子部品の装着方法および装着装置
JPH06237061A (ja) 半導体装置の実装構造とその実装方法
JPS6167292A (ja) 面付け部品の実装方法および装置
JPS62143498A (ja) 電子部品の半田付け方法
JPS598391A (ja) 平面実装用ハンダ板
JPH0470113B2 (ja)