JPS60202941A - 化合物半導体のドライエツチング法 - Google Patents

化合物半導体のドライエツチング法

Info

Publication number
JPS60202941A
JPS60202941A JP5813584A JP5813584A JPS60202941A JP S60202941 A JPS60202941 A JP S60202941A JP 5813584 A JP5813584 A JP 5813584A JP 5813584 A JP5813584 A JP 5813584A JP S60202941 A JPS60202941 A JP S60202941A
Authority
JP
Japan
Prior art keywords
etching
gas
compound semiconductor
gaas
reactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5813584A
Other languages
English (en)
Inventor
Hideo Tamura
英男 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5813584A priority Critical patent/JPS60202941A/ja
Priority to EP19840307339 priority patent/EP0144142B1/en
Priority to DE8484307339T priority patent/DE3485368D1/de
Publication of JPS60202941A publication Critical patent/JPS60202941A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はGaAsやAA!GaAs等の化合物半導体の
ドライエツチング法に関する。
〔発明の技術的背景とその問題点〕
半導体や電極金属等の微細加工において、プラズマを利
用したドライエツチング法は、制御性が高く量産向きシ
ステムである等の理由から、デバイスの高性能化や高集
積化をめざすうえで必須のプロセスである。特にこの中
で、ガス放電中のイオンエネルギーによるスパッタ効果
とラジカル等による化学反応の両方の作用を利用する反
応性イオンエツチングは、異方性エツチングが可能であ
ることから注目されている。
従来、化合物半導体、特にGaAsやAAGaAsの反
応性イオンエツチングには、エツチングの雰囲気ガスと
してCCI、F、、CCl4、CI、及びこれらのガス
を混合したもの、或は微量の02.Ar等を添加したも
のを用いていた。しかしCCl2F2を主体としたガス
では、GaAsやAA!GaAsとパターニングを行な
うためのマスク材例えばフォトレジストとのエツチング
速度の差、いわゆるエツチング速度の選択性が小さい。
いま材料人のエツチング速度と材料Bのエツチング速度
との比をA/Bで表わすと、例えばCCJ、F、にAr
を加えた混合ガスでは、AA!GSAS/フォトレジス
トの値は1以下である。一方Cc14を主体としたガス
では、AlGaAsやGaAsのエツチング速度が速く
しかもフォトレジストとの選択比は十分とれるが、エツ
チング後に反応槽や試料表面に炭素が堆積したり、ポリ
マが生成されやすく、素子特性を悪化させるおそれがあ
る。またCCl4は蒸気圧が低いため通常室温では液体
であり、大きなガス流量を安定(=確保するのが難しく
、配管内や反応槽内壁の冷却部に吸着してエツチングの
再現性は低下する。故に装置の保守に多大な努力を必要
とするとともに、発生したポリマは悪臭を発し毒性が大
きいことから安全上も問題となる。
この他にGaAsやAlGaAsの反応性イオンエツチ
ングの雰囲気ガスとしてBCl 、を用いることが考え
られている。BC7、はプラズマ中においてAI、Os
等の酸化膜を除去する還元作用を有する。故にAlGa
Asのように表面がAlの酸化膜で覆われた試料のエツ
チングには適しており、CCA! 、F、ガスのように
酸化膜の除去がイオンエネルギーによるスパッタ効果に
依存するところが大きいガスを用いた場合に比べ、フォ
トレジスト等のマスクとの選択比が大きい。またBCI
μ水分や02のゲッタ効果があり、エツチングの妨げと
なる酸化膜の生成を極力防ぐとともにポリマの形成がな
く、エツチング後の残渣が少ない等の特徴を有する。故
にcc4ガスを用いた場合のようなわずられしい装置の
保守を必要としない。更にBCI、は室温(=おいて気
化するために、取り扱いが容易であるとともに安定した
流量が得られる。しかしBCl、ガス単体を使ったエツ
チングでは、GaA@とAlGaAsはともにエツチン
グ速度が遅い。例えば全ガス圧0.06 Torr 、
高周波パワー0.42W/cIIで、GaAsとAlG
aAsのエツチング速度はともに0.15μm/min
程度であり、深いエツチングを行なうときエツチング時
間が長くなり実用上好ましくない。そこでエツチング速
度を上げる方法として、他のガスを混入することにより
エツチングに寄与するイオン及びラジカルの生成率を高
めることが考えられる。混合するガスとしては、Ar 
’p He等の不活性ガスや特公昭55−9948号に
載っている0、が考えられるが、不活性ガスはイオンエ
ネルギーを高める方向にありフォトレジスト等のマスク
との選択比や素子表面のダメージといった点で好ましく
ない。また0゜は混合条件が敏感であって制御が難しい
とともに、逆に表面酸化膜の生成を促進する可能性があ
る。
〔発明の目的〕
本発明はこのような従来の欠点を解決するためになされ
たもので、GaAs JpAAGaAs等の化合物半導
体を反応性イオンエツチング法によりエツチングするに
際し、再現性が高くしがもフォトレジスト等のマスクと
の選択比やエツチング速度の大きな化合物半導体のドラ
イエツチング法の提供を目的とする。
〔発明の概要〕
すなわち本発明は、GaAsやAlGaAs等の化合物
半導体をエツチングする化合物半導体のドライエツチン
グ法において、反応性イオンエツチングに用いる反応性
ガスとしてBCIl、とc7tからなるガスを用いてな
ることを特徴とする。
〔発明の実施例〕
以下本発明の詳細な説明する。
これからBClsとCI、の混合ガスによる反応性イオ
ンエツチングの最適条件を示す。なおここで反応性イオ
ンエツチングに使用する装置は周波数13.56 MH
z 、電極径110 nytrφ、電極間距離60謁の
平行平板型カソード結合プラズマエツチング装置である
第1図はBCA! 、に対してCIJtを20 vo1
%混合した反応性ガスを使用して全ガス圧0.06To
rr及び高周波パワー0.42W/cdとしたときの化
合物半導体のエツチング時間とエツチングの深さとの関
係を示すグラフである。このグラフで(1)はGaAs
、(2)はAA! 6.45 G8 g、55 Asに
ついての曲線を表わしている。なおマスク祠としては、
AZ−1350(米国i 5hipley社の商品名)
を用いた。通常、AlGaAsのプラズマエツチングを
行なった場合は、エツチングを開始してから数十秒間は
表面に形成されたAノ酸化層の除去のために、AlGa
Asがエツチングされない時間(ラグタイム)が生じる
が、第1図かられかるようにBCI 、とCI、の混合
ガスを用いた場合はラグタイムが発生しなかった。これ
は反応性ガスの酸化層除去能力が高いことを意味し、エ
ツチングの深さの制御性と再現性が大いに向上する。
第2図は全ガス圧0.06 Torr 、高周波パワー
〇、42W/dとし一定流量(40cc/min )の
BCl、Jに対しC11の流量を変化させた場゛合の化
合物半導体のエツチング速度を示すグラフである。この
グラフで(3)はGaAs 、 (4)はA10.45
0ao、5BAIについての曲線を表わしている。第2
図かられかるように、CI、流量比が30vo1%即ち
12cc/minを超すと、 GaAaとAlGaAs
はともにエツチング速度がほぼ飽和するが、BCl、ガ
ス単体を反応性ガスに使用したときに比べて、エツチン
グ速度がGaAsで約4.2倍、 AAIGaAaで約
3.8倍となり実用上十分な速さが得られる。
一方、Cl、流量比が40 vo1%即ち16cc/m
lnを赳すと、エツチング後の表面が荒れはじめ、しか
も等方性エツチングに近くなるので、CI、流量比は4
0vo1%以下がよい。
第3図はC1,流量比を20vo1%、高周波パワーを
0.42W/cfflとして、全ガス圧を変化させた場
合の化合物半導体及びマスク材のエツチング速度を示す
グラフである。このグラフで(5)はGaAs、(6)
はAAIGaAa 、 (7)はAZ−1350フオト
レジストについての曲線を表わしている。第3図かられ
かるように全ガス圧0.06Torrにおいて、 Ga
A1及びAitGaAaとAZ−1350フオトレジス
トとの選択比は、GaAs/Mが約11 、 AlGa
As / AZが約7であり、十分実用的な、値が得ら
れた。また全ガス圧0.08Torr以下にて異方性エ
ツチングが可能となり、エツチング後の表面に残渣や堆
積物は見られなかった。
なおこの実施例では化合物半導体がGaAsやAl−G
aAsである場合について述べたが、InPやInGa
AsP等の化合物半導体の場合であってもよい。また反
応性イオンエツチングに用いる装置は平行平板カソード
結合型に限る必要はなく、プラズマを用いたあらゆるエ
ツチング装置で可能である。
〔発明の効果〕
以上説明したように本発明の化合物半導体のドグ速度や
フォトレジストマスクとの十分な選択比が得られ、また
エツチングの再現性が向上する。
【図面の簡単な説明】
第1図は化合物半導体のエツチング時間とエツチング後
深さとの関係を示すグラフ、第2図は一定流量のBCl
、に対しcもの流量を変化させた場合の化合物半導体の
エツチング速度を示すグラフ、第3図は全ガス圧を変化
させた場合の化合物半導体及ヒマスフ材のエツチング速
度を示すグラフである。 代理人 弁理士 則 近 憲 佑(ほか1名)第1図

Claims (3)

    【特許請求の範囲】
  1. (1) BCIsとC!、からなるガスを反応性ガスと
    する反応性イオンエツチング法により化合物半導体をエ
    ツチングすることを特徴とする化合物半導体のドライエ
    ツチング法。
  2. (2)前記化合物半導体は、GaAs及びAlGaAs
    であることを特徴とする特許請求の範囲第1項記載の化
    合物半導体のドライエツチング法。
  3. (3)前記反応性ガスにおいて、 CI、ガスはBCI
     。 ガスに対して40 Vo1%以下であることを特徴とす
    る特許請求の範囲第1項記載の化合物半導体のドライエ
    ツチング法。
JP5813584A 1983-11-30 1984-03-28 化合物半導体のドライエツチング法 Pending JPS60202941A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5813584A JPS60202941A (ja) 1984-03-28 1984-03-28 化合物半導体のドライエツチング法
EP19840307339 EP0144142B1 (en) 1983-11-30 1984-10-25 Method of fabrication a semiconductor laser
DE8484307339T DE3485368D1 (de) 1983-11-30 1984-10-25 Verfahren zur herstellung eines halbleiterlasers.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5813584A JPS60202941A (ja) 1984-03-28 1984-03-28 化合物半導体のドライエツチング法

Publications (1)

Publication Number Publication Date
JPS60202941A true JPS60202941A (ja) 1985-10-14

Family

ID=13075538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5813584A Pending JPS60202941A (ja) 1983-11-30 1984-03-28 化合物半導体のドライエツチング法

Country Status (1)

Country Link
JP (1) JPS60202941A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224331A (ja) * 1987-03-13 1988-09-19 Matsushita Electric Ind Co Ltd ドライエツチングの方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224331A (ja) * 1987-03-13 1988-09-19 Matsushita Electric Ind Co Ltd ドライエツチングの方法

Similar Documents

Publication Publication Date Title
US5157000A (en) Method for dry etching openings in integrated circuit layers
JPH0286126A (ja) 臭化水素によるシリコンの反応性イオンエッチング
US5431778A (en) Dry etch method using non-halocarbon source gases
JPS6012779B2 (ja) 半導体装置の製造方法
JP3006048B2 (ja) ドライエッチング方法
JP3798491B2 (ja) ドライエッチング方法
EP0408276B1 (en) Method for dry etching vias in integrated circuit layers
US5387312A (en) High selective nitride etch
JPS60202941A (ja) 化合物半導体のドライエツチング法
US6660642B2 (en) Toxic residual gas removal by non-reactive ion sputtering
US7479235B2 (en) Method for etching a workpiece
JPH031825B2 (ja)
JPH0363209B2 (ja)
JP2569754B2 (ja) 化合物半導体装置の製造方法
JPS5515290A (en) Manufacturing method of semiconductor device
JP2003332304A (ja) ドライエッチング装置のクリーニング方法
JPH0336908B2 (ja)
JP3080860B2 (ja) ドライエッチング方法
JPS6230268B2 (ja)
JP3339523B2 (ja) アッシング方法
JPS60217634A (ja) プラズマエツチング法
JP2002141330A (ja) 基板の構造化方法
JPH0444320A (ja) ドライエッチング方法
JPH05234961A (ja) ドライエッチング方法
JPH06224157A (ja) 半導体素子の形成方法