JPS6020268A - 割込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の技術分野 本発明は割込み制御方式に係り、特に割込み信号を受け
付けた装置に何らかの原因によりそれに対する応答が所
定時間内にない場合に生ずる不具合に対する対応手段を
工夫した割込み制御方式に関する。

（ロ）技術の背景 複数の入出力装置を人出力制御装置を介して中央演算処
理装置へ首尾よく接続して各入出力装置に夫々の入出力
動作を生せしめる手段として割込み手段が広く用いられ
ている。

このような従来の割込み手段も完全なものとは云えず、
入出力制御装置以下が動作不能状態に陥ることがあるの
で、この不具合の改善方が要望されている。

（ハ）従来技術と問題点 従来の割込み方式においては、入出力制御装置から中央
演算処理装置（以下、ＣＰＵと略称する。

）へ割込り要求信号を出しても、ＣＰＵにおける割込み
処理に何らかの障害が発生した場合には入出力制御装置
への応答がなくなる。そのためん入出力制御装置では次
の割込み要求があってもＬＣＰＵへ割込み要求信号を送
出し得なくなり、入出力制御装置等は停止状態に陥って
しまう。その再動作を可能にするためには、操作者の介
入（再ローディング等）を必要としていた。

特に、複数の入出力装置を制御している入出力制御装置
では、そこに接続されるすべての入出力装置を停止せし
めてしまうという重大な障害へ発展する。

仁）発明の目的 本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的は割込み要求を出した装置
への応答が所定時間内にない場合に操作者の介入、割込
み要求側の装置の停止の必要性をなくし得る割込み制御
方式を提供することにある。

（至）発明の構成 そして、この目的達成のため、本発明方式は割込み要求
信号を発生する第１の装置からの該別込み要求信号に応
答して第２の装置から第１の装置へ割込みを生ぜしめる
割込み制御方式において、上記第１の装置から上記第２
の装置への割込み要求信号の発生でオンになり上記第２
の装置からの応答によってリセットされる計時手段を上
記第１の装置に設け、上記割込み要求信号の発生から所
定時間内に上記第２の装置から応答がな、いことを上記
計時手段により検出して上記第２の装置での割込み処理
に異常があったことを上記第１の装置から上記第２の装
置へ知らせるようにしたものである。

（−・）発明の実施例 以下、添付図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す。この図において、１
は入出力制御装置のマイクロプロセッサ（ＭＰ）で、こ
のマイクロプロセッサ１はバス２を介してマイクロプロ
セッサ１のためのコントロールストレージ３を接続し、
又バス４を介してタイマクリア回路（ＴＣＬＲ）５、タ
イマイネーブル回路（ＴＥＮＢＬ）６、リクエストレジ
スタ（ＲＥＱ）７、及びデータバッファ（ＤＢＦ）８を
接続している。ＲＥＱ７及びＤＢＦＢはバス９を経てＭ
ＰＩへ接続される一方、バス１ｏを経て中央演算処理装
置（ＣＰＩＪ）１１へ接続されている。

ＣＰＵＩＩは又バス１２を経てＤＢＦ８及び制御レジス
タ（ＣＮＴ）１３へ接続されている。ＣＮＴ１３は割込
み信号線１４を経てＭＰＩへ接続されている。

ＲＥＱ７はＣＰＵＩＩがらみて読取りであるか又は書込
みであるかの区別、エラー等をセントするほか、割込み
正常（例えば、これを“１″で表わす。）、割込み異常
（例えば、これを“２”で表わす。）をセットするレジ
スタであり、そこがら割込み信号線１５を介してＣＰＵ
Ｉ　１へ割込み信号を送るようになっている。

１６はタイマ（Ｔ　ｉＭＥＲ）で、これはＴＥＮＢＬ６
によりその計時動作を開始し、予め決められた時間経過
後に停止してＭＰＩに対してタイマ割込みで割込むよう
にその出力が割込み信号線１４を経てＭＰＩへ接続され
ている。このｉ’　ｉ　Ｍ　ＥＨ１１はＴＣＬＲ５によ
って初期設定されるようになっている。

１７は割込み要求レジスタ（ｉＲＱ）で、図面を明瞭に
するために、各別込み要求例えばＴｉＭ。

ＲＱＥＮＤ等をセットする経路を示す配線を省略しであ
るが、その出力はバス９に接続されている。

次に、上述構成のシステムにおける動作を、ＣＰＵが入
出力制御装置からデータを読み取るモードについて、説
明する。

入出力制御装置のＭＰＩがデータ転送要求ルーチンの処
理を開始してＭＰＩがＤＢＦＢにデータを書き込む（第
２図のステップＳｌ）と共に、ＲＥＱ７に読取りである
旨の表示及び割込み正常である旨の表示をセントしてＣ
ＰＵＩ　１に割込みをかける（ステップＳ２）。この時
に、ＭＰＩは又ＴＥＮＢＬ６に書込みを行なって（ステ
ップＳ３）ＴｉＭＥＲ１６に計時動作を開始させる。

ＣＰＵＩＩにおいて、入出力制御装置からの割込みを受
け付けると、ＣＰＵＩ　１がＲＥＱ７の内容を読み取り
（ステップＳ４）、その割込み内容が正常である即ち“
１”にあるならば（ステップＳ５のＹ）　、ＣＰＵＩ　
１はＤＢＦＢからデータを取り込み（ステップＳ６）　
、ＣＮＴｌ　３にＲＱＥＮＤを書込んで（ステップ３７
）入出力制御装置にＲＱＥＮＤ割込みをかける。

そして、入出力装置のＭＰＩがその割込みを受け付ける
と、ＭＰＩが１ＲＱ１７の内容を読み取り（ステップＳ
８）、ＴｉＭＥＲ割込みが発生しているか否かをステッ
プＳ９で調べる。通常の場合には、ＣＰＵＩ　Ｉへの割
込みがかけられ、ＴｉＭＥＲ割込みへ有無が調べられる
までの時間はＴｉＭＥＲ１６による計時時間がそこに予
め設定されている所定の時間以内であるので、１ＲＱ１
７にはＴｉＭのビットがセットされない。従って、ステ
ップＳ９の判定は否定となり、データ転送は正常に終了
しくステップ３１０のＹ）　、ＭＰ４によってＴＣＬＲ
５がセットされて（ステップ５ＩＩ）正常終了となる。

これに対して、ＣＰＵＩ　ｌへの割込みがかけられてか
ら、ＴｉＭＥＲ割込みの有無が調べられるまでの時間が
ＴｉＭＥＲ１６の設定時間を超えるに至ると１．１ＲＱ
１７にＴ　ｉ　Ｍのピントがセットされることになり、
ＴｉＭＥＲ割込みがかけられる（ステップＳ９のＹ）。

そうすると、ステップＳ１２へ進んでＴＣＬＲ５をセッ
トすると共にＲＥＱ７に割込み処理異常を示す“２”を
セットして（ステップＳ　Ｉ　３）ＣＰＵＩ　１への割
込みをかけ、且つ入出力制御装置は異常終了となる。

一方、割込みをかけられたＣＰＵＩＩはＲＥＱ７を読み
取ってステップＳ５の判定が否定になり、ステップ３１
４の判定が肯定になることを知る。

つまり、割込み処理異常によってデータ転送異常が生じ
ている旨の通知がソフトウェアに通知されてその処理に
入るか、又は表示される。

上述のように、エラーが先住した場合、ソフト的にリト
ライすることによって再動作が可能となり、操作者の介
入を必要としない。又、入出力制御装置によって制御さ
れている複数の入出力装置内の１つで生じたエラーのた
め、全入出力装置を停止に至らしめるのを防止すること
が出来る。

なお、上記実施例においては、複数の入出力装置を制御
する入出力制御装置を例にとったが、入出力装置として
もよい。又、カウンタはレジスタ。

メモリであってもよく、更にはソフトタイマであっても
よい。

（ト）発明の効果 以上述べたように、本発明によれば、 ■入出力制御装置等を停止状態に至らしめず、しかも操
作者の介入なく再動作可能にし得るほか、 ■入出力制御装置に接続される複数の入出力装置のいづ
れかにおいて生じたエラーのため、全入出力装置を停止
させてしまうのを防止し得る、等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図実
施例の説明に用いるフローチ中−トである。 図中、１はマイクロプロセッサ、２，４，９゜１０．１
２はバス、５はタイマクリア回路、６はタイマイネーブ
ル回路、７はリクエストレジスタ、８はデータバッファ
、１３は制御レジスタ、ＩＩば中央演算処理装置、１６
はタイマ、１７は割込み要求レジスタである。

Claims (3)

【特許請求の範囲】
1. （１）割込み要求信号を発生する第１の装置からの該別
   込み要求信号に応答して第２の装置から第１の装置へ割
   込みを生せしめる割込み制御方式において、上記第１の
   装置から上記第２の装置への割込み要求信号の発生でオ
   ンになり上記第２の装置からの応答によってリセットさ
   れる計時手段を上記第１の装置に設け、上記割込み要求
   信号の発生から所定時間内に上記第２の装置から応答が
   ないことを上記計時手段により検出して上記第２の装置
   での割込み処理に異常があったことを上記第１の装置か
   ら上記第２の装置へ知らせることを特徴とする割込み制
   御方式。
2. （２）上記第１の装置は入出力装置又は入出力制御装置
   であり、上記第２の装置は入出力制御装置又は中央演算
   処理装置であることを特徴とする特許請求の範囲第１項
   記載の割込み制御方式。
3. （３）上記計時手段はハードタイマ又はソフトタイマで
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載の割込み制御方式。