JPS60200335A - 入力一体化平面デイスプレイ装置 - Google Patents

入力一体化平面デイスプレイ装置

Info

Publication number
JPS60200335A
JPS60200335A JP5608784A JP5608784A JPS60200335A JP S60200335 A JPS60200335 A JP S60200335A JP 5608784 A JP5608784 A JP 5608784A JP 5608784 A JP5608784 A JP 5608784A JP S60200335 A JPS60200335 A JP S60200335A
Authority
JP
Japan
Prior art keywords
input
display
liquid crystal
coordinates
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5608784A
Other languages
English (en)
Inventor
Yasushi Fukunaga
泰 福永
Kazuyoshi Koga
和義 古賀
Makoto Fujita
良 藤田
Soshiro Kuzunuki
壮四郎 葛貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5608784A priority Critical patent/JPS60200335A/ja
Publication of JPS60200335A publication Critical patent/JPS60200335A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マンマシン会話処理において座標を入力する
に好適な装置でろって、特に^精細なカラーCRTを用
いたCAD/CAE端末にとって有効な入力一体化平面
ディスプレイ装置に関する。
〔発明の背景〕
特開昭58−96382.同58−14247あるいは
、日経エレクトロニクス(1983,8,29,)pp
98−102に開示される様に、平面ディスプレイ上に
透明タブレットを設置することや、特開昭58−963
36号に開示される様に電磁結合型タブレット上に液晶
ディスプレイを設置することは公″知でおる。これらに
は次のような技術的課題が残存していた。
(1)平面ディスプレイの高精細化が困難であるため、
ユーザのニーズに対応できるだけの大画面化が不可能で
ある。
(2)カラー多色を出力でらる平面ディスプレイ装置が
開発されていないため、CAD/CAE等高級な応用分
野には適用できない。
〔発明の目的〕
本発明は、これらの課題を解決するために成されたもの
で、081画面上の一部分を自由に入力一体化平面ディ
スプレイ上にコピーテキルように、CRT画面用メモリ
の読み出し制御部を、入力一体化平面ディスプレイから
もアクセス可能とした・ものである。
〔発明の概要〕
本発明は、CI(、T画面用のメモリであるフレームメ
モリに対し、入力一体化平面ディスプレイからも読み出
せるようにし、更に、読み出されたメモリの内容を、ユ
ーザからの要求に従い入力一体化平面ディスプレイ上へ
表示するようにしたことを特徴とするものである。
〔発明の実施例〕
第1図を用いて、全体的な概略フローを説明する。電磁
タブレット3は、座標入力ベンlで示された座標を検出
し、その2次元座標(X、Y)を信号線101−1を介
して入力一体化ディスプレイ制御部7へ送出する。座標
入力用ベン1と、タブレット3の間には、液晶ディスプ
レイ2が置かれているが、厚さが5聴以下であるため、
ベン1から発せられた電磁波はタブレット3へ到達する
ことができ、ポイントされた座標を読みとれる。
入力一体化ディスプレイ制御部7へ送られた入力座標(
x、y)は、制御部7で変換され、一部は信号線108
を介して液晶表示回路6へのスクロールや縮少表示制御
信号として送出され、他は座標変換を受けた2次元座標
(x、y)としてCPU4へ送出される。この部分の詳
細動作については、第3図を用いて後で説明する。
座標(x、y)は、CPU4で処理されるが、処理の方
法は、その時のモードによって異なる。
これらの処理は従来のタブレットとCRTの組合せでも
同一であるため、ここでは一番単純な、入力座標(x、
y)をエコーバックして表示する場合について説明する
CPU4は、座標(X、y)を受けると、7レームメモ
リ5−1.5−2に対し、書き込みアドレスをアドレス
信号線102へ、書き込むデータをデータ信号線103
へ送出する。フレームメモリ5−1は、液晶へ出力する
パターンを記憶するための各画素1ビツトよりなるメモ
リで、フレームメモリ5−2は、C′fLTへ出力する
パターンを記憶するためのメモリで、出力可能な色数分
に当るピット数を各画素対応に保持する。モニタ9が1
280X1024画素を表示可能なため、フレームメモ
リ5−1.5−2共に1280X1024画素のメモリ
容量を有する。
CR1表示回路8は、CRTモニタのリフレッシュサイ
クルに同期するようにフレームメモリ5−2の内容を読
み出してモニタへ送出する。このためフレームメモリの
アドレスを信号線105−2を介して出力し、読み出さ
れたデータを信号線104−2を介して受信し、モニタ
へのビデオ信号109として出力する。CRT表示回路
については、公知のものを用いた(例えばLSI化され
たCRTコントローラ日立製HD6845)。
他方、液晶表示回路6は、フレームメモリ5−1の必要
なデータを読み出し、液晶部2へ信号線106.107
を介して送出する。この信号を受けた液晶部2はフレー
ムメモリの内容を表示するため、操作者は、座標入力ペ
ン1で入力した位置に表示情報を見ることができる。
次に各部の詳細について以下で説明する。
座標入力ペン1とタブレット部3としては、たとえば、
セイコー電子株式費社のDT−4010電磁績合型タブ
レットを使用することができ、その原理の詳細は、トラ
ンジスタ技術1983年5月号に掲載されている。上記
タブレットを使用すれば、タブレット表面から、ペンを
5−7m離しても、座標を読みとることができるため、
タブレット表面上に2−3fi厚さの液晶を置いても、
その上から座標を入力することができる。
第2図は、液晶部2と電磁結合型タブレット3で構成さ
れる入力一体化平面ディスプレイの断面図を示している
。タブレット3は、感知コイルプリント板13と、入力
座標検出制御回路15で構成され、その上に液晶ドライ
バ14.液晶素子19、偏光板10.18.反射板11
.液晶パネル12等で構成される液晶部2が置かれてい
る。
液晶素子としてはツィスティッドネマチック素子を用い
、反射板11を置くことで、反射形の液晶表示装置とし
て使用される。さらに上部偏光板80表面保護のために
透明な表面保譲板17を設置することで、ペン10たび
かさなる入力アクセスによる偏光&18のきすを防止す
ることができる。
こうした構造をとることにより、座標を入力するためペ
ン1の先があたる面と表示面9との間隔を少なくおさえ
ることが可能で、視差の影響を極少にすることができる
次に第3図の70−チャートを用いて入力一体化ディス
プレイ制御部7の動作を説明する。
タブレット3は液晶部2よりも第6図に示すように大き
い構造をしており、上部でスクロールの座標指示や、1
/2AIM少表示の表示画面制御が可能で、下部で、液
晶表示部の座標を指示することができる。このため、信
号101−1を介して入力されてきた座標(X、Y)は
、スクロール指示エリア内かどうかがチェックされる。
これは、(x、 y)が(Xmin、Ymin)から(
Xfnax。
ymax)の同の値であるかどうかをチェックすればよ
い。
座標(X、Y)が、スクロール指示エリアであった場合
、以下の式で示される座標変換が行われる。
これによって(Xo 、 Yo )は、それぞれ0≦X
o(1280,0≦Yo< 1024 (D範囲に正規
化される。(Xo 、 Yo )は液晶表示の左上点を
示し、通常表示の場合は、(Xo 、Yo )と(XO
−255,Yo −639)の端点て区切られるエリア
が、液晶表示画面に表示されるよう、信号線108によ
って、液晶表示回路6へ送出される。
一方、(X、Y)座標が、1/2縮少表示の指示エリア
であった場合は、その時の表示モードが(1)通常表示
モードであった場合は、1/2表示モードへ (211/2表示モードであった場合は、通常表示モー
ドへ 移行する。
(xo 、 Yo )、及び、表示モードは、入力一体
化ディスプレイ制御部で記憶されると同時に、液晶表示
回路6に送出される。
(X、Y)が、液晶表示部のエリアに対応する場合は、
入力座標(X、Y)をフレームメモリの座標(x、y)
に変換するため、以下の計算を実行する。
ここで、”l b、c、 dはタブレットの座標系全液
晶ディスプレイの表示系に変換するためのあらかじめ定
められた定数で、(XO、Yo )はスクロール指示で
与えられた座標、Mは通常表示の場合は1.1/2縮少
表示時は2となる定数である請求められた座標(X+ 
y)は、081画面上の座標に対応することになる。
第4図は、フレームメモリ5−1、及び液晶表示回路6
の詳細なブロック図である。フレームメモリ5−1は、
CPU4からのアクセスと液晶表示回路6からのアクセ
スを時分割で制御するためのメモリアドレス制御回路2
2と、メモリ21、及びデータ103を演算する回路3
0で構成される。
CPU4からは、フレームメモリアドレス102と、メ
モリへの書き込みデータ用信号線103でアクセスする
ことが可能で、メモリ21上に1280X1024画累
の表示データが保持される。
CRTはカラー出力が可能なため、データ103は複数
ピットで構成されるのに対し、フレームメモリ5−1は
液晶表示のため、1ビツトで構成される。このため回路
30によって複数ピットを1ビツトに変更する。回路3
0の構成としては各種考えられるが、情報を落とさない
ため、ここでは論理和かとられ信号線202へ出力され
る。
このようにしてCPU4によって7レームメモリ上に作
られた1280X1024画素のデータの中で、ユーザ
から指示された640X256画素のデータを液晶部2
に送り出す制御を行なうのが、液晶表示回路6である。
640X256画素中どの部分を選択するかを示すレジ
スタが、表示の左上端先頭アドレス(Xo 、 Yo 
)を示すためのレジスタ27と、1/2縮少モードを示
すレジスタ28で、2つのレジスタは入力一体化ディス
プレイ制御部7からバス108を介して書きかえ可能で
ある。
液晶表示回路6は、これら2つのレジスタを用いて、フ
レームメモリを読み出し、液晶部2へ表示データを送り
出すがその制御フローを図7に示す。
液晶ディスプレイ640X256画素に対する表示は、
160X128画素ずつ8つのブロック対応にシリアル
データを転送する必要がおるため、それにあわせて、フ
レームメモリをアクセスする必要がある。すなわち、左
下の座標を(0,O)とすると((0,25’5)、(
159,128))。
((160,255)、(319,128)]、((3
20゜255)、(479,128))、((480゜
255)、(639,128))、((0,127)。
(159,0))、((160,17)、(319゜0
))、((320,127)、(479,0))。
((480,127)、(639,0))を対角線の頂
点とする8ブロツクに分割される。
このため、8つのブロック対応にシリアルデータを送出
する8個の並直変換回路26を、液晶表示回路6内に有
し、並直変換回路26から1ビツトずつ出力されたデー
タ線106によって液晶部2にデータを送出する。
以下、制御フローに従って液晶指示回路6の動作を説明
する。
まず、先頭アドレス(xo 、 yo )をアドレス演
算回路25内のワークレジスタWKO,WKIヘセット
する。次に、1/2縮少表示かどうかを、レジスタ28
の出力をシーケンス制御回路24でチェックする。通常
表示の場合は、ループチェック用のレジスタWK2.W
K3.WK6に0をセットした後、(Xo −Yo )
の値が入っているレジスタ(WKO,WKI )を(W
N2.WN2)にセットする。
これによって、フレームメモリをアクセスすると、読み
出されたデータ20ビツトがバス104を介して、送出
されるため、並直変換回路26−1にセットする。
次に、X方向のアドレスを示すWN2が、次のブロック
を示すように160更新され、同様にメモリアクセスを
行ない、並直変換回路26−2にセットする。
以上の処理を4回繰返した後、更に、Y方向のアドレス
を示す。WN2を一128更新することで、下段の4つ
のブロックに対応するメモリアクセスを行ない、並直変
換回路26−5〜26−8へ読み出されたデータをセッ
トする。
全てのデータが読み出されると、20ビツトのデータを
、シリアルに変換してバス106へ出方する。信号線1
07は、バス106のタイミングを液晶部2の知らせる
ための信号線でおる。
20ビツトの画素を送出すれば、X方向の次の20ビツ
トのアドレスにするようぐWK4にX。
+20の値をセットできるようにWK O+WK 2の
値を書き込む。
新たにセットされたWK4.WKsのアドレス情報に対
し、同様に8つのブロックのデータを読み出し液晶部へ
送出する。これを8回、すなわちWK2が160に達す
るまで、実行することで(Xo 、 Yo )及び(X
o 、 Yo −128)で始まる2つのラスタの表示
が行なわれる。
更に、先頭アドレスを(Xo 、 Yo −1)をセッ
トすることで、次のラスタの表示が行われ、これを12
8回繰返すことで、全画面(640X256)画素の表
示が行われる。
1/2表示の場合は、X方向、Y方向共に1画素ずつ読
みとばして表示するため、アドレス演算のパラメータが
2倍になっていること、並直変換回路26では、200
画素中で、1画素ずつとばしたデータが、バス106に
出力されることが異なっている。これによって、フレー
ムメモリ上の1280X512画素が、液晶部の640
 X 206画素上に表示される。
なお、(Xo Yo )の値の設定次第では、通常表示
の場合の(Xo +639.Yo 255)、1/2表
示の場合の(Xo+1278.Yo 510)がフレー
ムメモリの座標(0,0)(1279゜1023)をこ
える場合は0が入力されるよう制御される。
第5図は、液晶パネル12と、ドライバ14の接続関係
を示した図である。液晶素子9は、マルチプレクシフグ
駆動法を吹用しているので、液晶パネル12の1画素は
、液晶のY方向のドライバであるコモンドライバ506
と、X方向のドライバであるカラムドライバ508の双
方により電圧駆動されたポイントが表示されるようにな
っている。
液晶パネル12は、前にも述べたように8分割されてお
シ、コモンドライバ506を2個、カラムドライバ50
8を8個用いて、各ブロック対応で表示制御が行われる
。このため、液晶表示回路6より送出されたクロック信
号107は、液晶コモンドライバ506、及びカラムド
ライバ508へ、一方、液晶表示信号106は8つの液
晶カラムドライバ508へそれぞれ個別に送られる。
液晶パネル12と液晶ドライバ14との接続は、フレキ
シブルプリント配線基板16を用いているため、液晶ド
ライバを液晶パネル12の横に設置できる。
以上、本笑施例によれば、入力一体化平面ディスプレイ
上に、CR1画面の一部分を自由に表示することが可能
で、さらに、画面上をペンで示すことで、入力座標と出
力座標が一致した入力一体化平面ディスプレイを実現す
ることができる。
〔発明の効果〕
以上、述べてきたように、本発明によれば、入力一体化
平面ディスプレイ上に、CkLT画面を表示することが
可能で、更に、平面ディスプレイ上をペンで示す。こと
で、表示画面の座標を指示することが可能で、ポイント
指定が、より正確にやりやすく実現することができる。
【図面の簡単な説明】
第1図は、システム全体の構成を示した図、第2図は、
入力一体化平面ディスプレイの断面図、第3図は、入力
一体化ディスプレイ制御部のフローチャートを示した図
、第4図は、フレームメモリと、液晶表示部の詳細ブロ
ック図、第5図は、液晶部の構造を示した図、第6図は
、タブレットの分割を示した図、第7図は、液晶表示回
路のフローチャートを示した図である。 1・・・座標入力用ペン、2・・・液晶、3・・・タブ
レット、5−1.5−2・・・フレームメモリ、7・・
・入カ一体箔 1 口

Claims (1)

  1. 【特許請求の範囲】 1、C几T表示手段と、入力部及び出力部を一体とした
    入力一体化平面ディスプレイ手段と、両手段を制御する
    制御処理手段を有し、 前記CRT表示画面の内容を別途表示する前記平面ディ
    スプレイの表面をペンで座標指定することで、当該CR
    T表示画面の座標を指定できることに巷徴を有する入力
    一体化平面ディスプレイ装置。 2、特許請求の範囲第1項記載の入力一体化平面ディス
    プレイ装置において、当該ディスプレイは電磁タブレッ
    トの上に液晶を配置することに特徴を有する人力一体化
    平面ディスプレイ装置。 3、特許請求の範囲第2項記載の入力一体化平面ディス
    プレイ装置において、 前記タブレットを前記ディスプレイよシ大きいものとし
    、前記ディスプレイに対応しない部分を前記表示画面の
    内容への指示領域として使用した入力一体化平面ディス
    プレイ装置。 4、%許請求の範囲第1項記載の入力一体化平面ディス
    プレイ装置において、 前記C1(、T表示画面のどの部分を表示している′か
    を示す位置情報を保持し、該情報を用いて前記タブレッ
    トからの入力座標を変換し、前記C凡T表示画面に対応
    する座標で前記制御処理手段に入力することを特徴とす
    る入力一体化平面ディスプレイ装置。 5、特許請求の範囲第1項記載の入力一体化平面ディス
    プレイ装置において、 前記CkLT表示画面のどの部分を表示しているかを示
    す位置情報を保持し、該情報を前記タブレットからのペ
    ン指定によって変更することによって、前記CfLT表
    示画面の任意の領域を表示することをW徴とする入力一
    体化平面ディスプレイ装置。
JP5608784A 1984-03-26 1984-03-26 入力一体化平面デイスプレイ装置 Pending JPS60200335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5608784A JPS60200335A (ja) 1984-03-26 1984-03-26 入力一体化平面デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5608784A JPS60200335A (ja) 1984-03-26 1984-03-26 入力一体化平面デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS60200335A true JPS60200335A (ja) 1985-10-09

Family

ID=13017308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5608784A Pending JPS60200335A (ja) 1984-03-26 1984-03-26 入力一体化平面デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS60200335A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725033A (en) * 1980-07-23 1982-02-09 Matsushita Electric Ind Co Ltd Picture input device
JPS6049427A (ja) * 1983-08-29 1985-03-18 Ricoh Co Ltd 位置指示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725033A (en) * 1980-07-23 1982-02-09 Matsushita Electric Ind Co Ltd Picture input device
JPS6049427A (ja) * 1983-08-29 1985-03-18 Ricoh Co Ltd 位置指示装置

Similar Documents

Publication Publication Date Title
KR930009159B1 (ko) 입력일체화 평면 디스플레이시스템
US5488385A (en) Multiple concurrent display system
US5710570A (en) Information processing unit having display functions
US6340959B1 (en) Display control circuit
US20080297525A1 (en) Method And Apparatus For Reducing Accesses To A Frame Buffer
US6760035B2 (en) Back-end image transformation
JP2902290B2 (ja) 表示制御システム
US6989825B2 (en) Display control device
JP2889149B2 (ja) 画像表示制御方法及び画像表示制御装置
US5444458A (en) Display data write control device
CA2056727C (en) Inking buffer for flat-panel display controllers
JPS60200335A (ja) 入力一体化平面デイスプレイ装置
US5818417A (en) Automatic virtual display panning circuit for providing VGA display data to a lower resolution display and method therefor
JPH09161093A (ja) 液晶表示装置
JPH0683289A (ja) 表示制御装置
JP3227200B2 (ja) 表示制御装置及び方法
JP2000181416A (ja) 表示制御装置および方法
JPS64713B2 (ja)
JPS58136093A (ja) 表示制御装置
US20080129751A1 (en) Smart Blanking Graphics Controller, Device Having Same, And Method
JP2998417B2 (ja) マルチメディア情報処理装置
JPH0453991A (ja) 液晶ディスプレイ制御装置
JPH06308908A (ja) 表示制御装置
JPH0553548A (ja) デイスプレイ制御装置
JPH10228267A (ja) 情報処理装置