JPS601995A - マイクロプロセツサの制御方式 - Google Patents
マイクロプロセツサの制御方式Info
- Publication number
- JPS601995A JPS601995A JP58107682A JP10768283A JPS601995A JP S601995 A JPS601995 A JP S601995A JP 58107682 A JP58107682 A JP 58107682A JP 10768283 A JP10768283 A JP 10768283A JP S601995 A JPS601995 A JP S601995A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- standby
- spare
- memory
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子交換機において、複数台のマイクロプロ
セッサおよび主記憶装置等からなるシステム；２通信路
を介して接続した分散制御による電子交換機システムに
係り、さらに詳り、 ＜は、通信路なるインターバスチ
ャネル（プロセッサ間通信装置と称するが以下Ｉ Ｂ
Ｃｌ−（と略す）を介してマイクロプロセッサ間で周期
的に予備情報の授受を行ない、予備系をホット予備系（
呼情報およびシステム状態管理データについて現用系主
記憶装置内容と予備系主記憶装置内容が一致している状
態）として運転する電子交換機システムのマイクロプロ
セッサ制御方式に関するものである。
セッサおよび主記憶装置等からなるシステム；２通信路
を介して接続した分散制御による電子交換機システムに
係り、さらに詳り、 ＜は、通信路なるインターバスチ
ャネル（プロセッサ間通信装置と称するが以下Ｉ Ｂ
Ｃｌ−（と略す）を介してマイクロプロセッサ間で周期
的に予備情報の授受を行ない、予備系をホット予備系（
呼情報およびシステム状態管理データについて現用系主
記憶装置内容と予備系主記憶装置内容が一致している状
態）として運転する電子交換機システムのマイクロプロ
セッサ制御方式に関するものである。
この種のシステムにおいては、予備系再開処理時、予備
系ホット予備状態を保証するため、現用系メモリから呼
情報、システム内装置、の状態を読みとる必要があるが
、予備系が正常運転に入るまでは、予備系から現用系メ
モリへの書込みを禁止し、予備系再開処理中の異常処理
による現用系への悪影響を防ぐ必要がある。予備系にお
けるこのような２つの状態は、従来の現用系／予備系（
ＡＣＴ／ＳＢＹ’）という状態だけでは管理しきれず、
現用系メモリへの書込みおよび現用系メモリから予備系
メモリへの読み込みが常に行なわれていた。
系ホット予備状態を保証するため、現用系メモリから呼
情報、システム内装置、の状態を読みとる必要があるが
、予備系が正常運転に入るまでは、予備系から現用系メ
モリへの書込みを禁止し、予備系再開処理中の異常処理
による現用系への悪影響を防ぐ必要がある。予備系にお
けるこのような２つの状態は、従来の現用系／予備系（
ＡＣＴ／ＳＢＹ’）という状態だけでは管理しきれず、
現用系メモリへの書込みおよび現用系メモリから予備系
メモリへの読み込みが常に行なわれていた。
本発明の目的は、現用系マイクロプロセッサと予備系マ
イクロプロセッサ間の通信が通常必要なシステムにおい
て、予備系マイクロプロセッサに異常が発イした場合、
予備系マイクロプロセッサから現用系マイクロプロセッ
サへの通信を制限することにより、予備系マイクロプロ
セッサからの異常通信による現用系メモリ破壊予備系マ
イクロプロセッサからの異常データ受信によるプログラ
ム異常起動を防ぎ、障害の局在化を図ると共に、予備マ
イクロプロセッサ系再開処理時、現用系メモリから呼情
報およびシステム内装置状態を読みとることで予備マイ
クロプロセッサ系のホット予備情報を保証することので
きるマイクロプロセッサ制御方式を提供することにある
。
イクロプロセッサ間の通信が通常必要なシステムにおい
て、予備系マイクロプロセッサに異常が発イした場合、
予備系マイクロプロセッサから現用系マイクロプロセッ
サへの通信を制限することにより、予備系マイクロプロ
セッサからの異常通信による現用系メモリ破壊予備系マ
イクロプロセッサからの異常データ受信によるプログラ
ム異常起動を防ぎ、障害の局在化を図ると共に、予備マ
イクロプロセッサ系再開処理時、現用系メモリから呼情
報およびシステム内装置状態を読みとることで予備マイ
クロプロセッサ系のホット予備情報を保証することので
きるマイクロプロセッサ制御方式を提供することにある
。
本発明の特徴は、現用系、予備系を表わすマイクロプロ
セッサ動作モードとともに、ノ・−ドウエアによりマイ
クロプロセッサの運用状態を表わすマイクロプロセッサ
運用モードを設け、予備系正常運転時（Ｒ）） Ｙ ）
は現用系メモリへの書き込みおよび現用系メモリからの
読み込みを許容し、予備系異常発生時および予備系再開
処理中はアウトオブサービス（ＯＵＳ）で運転すること
により現用系メモリからの読み込みのみ許容し、現用系
メモリへの書き込みはノ・−ドウエアにより禁止するよ
うにしたことで夛）る。
セッサ動作モードとともに、ノ・−ドウエアによりマイ
クロプロセッサの運用状態を表わすマイクロプロセッサ
運用モードを設け、予備系正常運転時（Ｒ）） Ｙ ）
は現用系メモリへの書き込みおよび現用系メモリからの
読み込みを許容し、予備系異常発生時および予備系再開
処理中はアウトオブサービス（ＯＵＳ）で運転すること
により現用系メモリからの読み込みのみ許容し、現用系
メモリへの書き込みはノ・−ドウエアにより禁止するよ
うにしたことで夛）る。
以下、添付図に従って本発明の実施例を詳述する。第１
図は本発明の一実施例１を示すものでマイクロプロセッ
サ（以下単にブロセツサト称す）を二重化し、Ｉ ＢＣ
Ｈを介して他のフ゛ロセツサ系メモリへの通信（他のプ
ロセッサ系メモリへの書込みおよび他のプロセッサ系メ
モＩＪ ７５）ら自系メモリへの読込み）を可有しとし
たシステム構成図である。
図は本発明の一実施例１を示すものでマイクロプロセッ
サ（以下単にブロセツサト称す）を二重化し、Ｉ ＢＣ
Ｈを介して他のフ゛ロセツサ系メモリへの通信（他のプ
ロセッサ系メモリへの書込みおよび他のプロセッサ系メ
モＩＪ ７５）ら自系メモリへの読込み）を可有しとし
たシステム構成図である。
図中、１ａ＋１ｂはフ゛ロセツサ、２ａ、、２ｂは主メ
モリ、３ａ、３ｂはシステムコントローラ、４Ｒ，４ｂ
はプロセッサ間の通イ言装（堵である。ＩＢＣ）Ｔ、５
ａ、５ｂはファイルメモ１ノであり、各回路間は図示の
如＜／クス接続により二重化しである。同回路における
プロセッサ運用モードは、システムコントローラろａ、
ろｂ内に持つ状態であり、それにはｌＮ５（交換サービ
ス実行状態）、ＲＤＹ（７１；シト予備状−）。
モリ、３ａ、３ｂはシステムコントローラ、４Ｒ，４ｂ
はプロセッサ間の通イ言装（堵である。ＩＢＣ）Ｔ、５
ａ、５ｂはファイルメモ１ノであり、各回路間は図示の
如＜／クス接続により二重化しである。同回路における
プロセッサ運用モードは、システムコントローラろａ、
ろｂ内に持つ状態であり、それにはｌＮ５（交換サービ
ス実行状態）、ＲＤＹ（７１；シト予備状−）。
ＯＵＳ （アウトオブサービス状態）、ＨＬＴ（ｌ（Ａ
Ｌ Ｔ 状態）の４つの状態〃；定義され、状態遷移
はソフトウェアによるシステムコントローラへのプロセ
ッサ運用モード変更命令と、ノ・−ドウエアの異常検出
時の状態遷移を持つ。また、図示の如きプロセッサ運用
モードは自系の状態だけでなく、他系プロセラツー運用
モードも自系システムコントローラ３ａ、３ｂに表示し
そのシステムコントローラ３ａ、３ｂの内容を読むこと
により識別できる。システム再開状態は、アウトオブサ
ービス状態（ＯＵ Ｓ ）にあり再開処理（）・−ドウ
エアの初期設定およびファイルメモリ５ａ、５ｂから王
メモ１ノ２ａ、２ｂへのプログラムローディングなど）
終了後、ソフトウェアによるシステムコントローラ３ａ
。
Ｌ Ｔ 状態）の４つの状態〃；定義され、状態遷移
はソフトウェアによるシステムコントローラへのプロセ
ッサ運用モード変更命令と、ノ・−ドウエアの異常検出
時の状態遷移を持つ。また、図示の如きプロセッサ運用
モードは自系の状態だけでなく、他系プロセラツー運用
モードも自系システムコントローラ３ａ、３ｂに表示し
そのシステムコントローラ３ａ、３ｂの内容を読むこと
により識別できる。システム再開状態は、アウトオブサ
ービス状態（ＯＵ Ｓ ）にあり再開処理（）・−ドウ
エアの初期設定およびファイルメモリ５ａ、５ｂから王
メモ１ノ２ａ、２ｂへのプログラムローディングなど）
終了後、ソフトウェアによるシステムコントローラ３ａ
。
３ｂへの状態遷移命令により交換サービス実１牙状態（
ＩＮＳ）もしくは月ニット予備状態（ＲＤＹ ）に設定
されるものである。
ＩＮＳ）もしくは月ニット予備状態（ＲＤＹ ）に設定
されるものである。
二重化された本ヅステムは、現用系、予千冶系として運
転され、辿當はＩＢＣＩ（ｆｆｉ介し周期的に呼情報の
通信を行ない、また、システム内装置を現用系から切離
した場合など、システム内装置状態を通信することによ
り、シヌラ′ム状たすについて予備系で常に現用系の゛
状態をおさえるホット予備として運転される。
転され、辿當はＩＢＣＩ（ｆｆｉ介し周期的に呼情報の
通信を行ない、また、システム内装置を現用系から切離
した場合など、システム内装置状態を通信することによ
り、シヌラ′ム状たすについて予備系で常に現用系の゛
状態をおさえるホット予備として運転される。
次に、第２図によりプロセッサ運用モードと通信機能の
状態を説明する。プロセッサ運用上−ドは、ｌＮ５（交
換サービス笑行状態）。
状態を説明する。プロセッサ運用上−ドは、ｌＮ５（交
換サービス笑行状態）。
ＲＤＹ （ホット予備状態）、０ＵＳ（アウトオブサー
ビス状態）の状態ヲハードウェアにより保持することが
できることを第２図では示しておシ、プロセッサ運用モ
ードがＩＮＳもしくはＲＤＹ状態では他系メモリへの書
き込みおよび他系メモリからの読込み可能な状態であり
、（’） Ｕ Ｓ状態では他系メモリからの読み込みは
可能であるが他系メモリへの書込みは不可能な状態であ
る。
ビス状態）の状態ヲハードウェアにより保持することが
できることを第２図では示しておシ、プロセッサ運用モ
ードがＩＮＳもしくはＲＤＹ状態では他系メモリへの書
き込みおよび他系メモリからの読込み可能な状態であり
、（’） Ｕ Ｓ状態では他系メモリからの読み込みは
可能であるが他系メモリへの書込みは不可能な状態であ
る。
本火症例は、第２図に示すプロセッサ運用モードによる
通信機能の制限により、第１図の予筒系プロセッザｌｂ
に異常が発生した場合や、Ｉ Ｂ ＣＪ−Ｔ４ｂに障害
が発生した場合など、そのＩ Ｂ ＣＨ４ｂを介して異
常な予備系から現用系に悪形卿を及はさない様したもの
である。
通信機能の制限により、第１図の予筒系プロセッザｌｂ
に異常が発生した場合や、Ｉ Ｂ ＣＪ−Ｔ４ｂに障害
が発生した場合など、そのＩ Ｂ ＣＨ４ｂを介して異
常な予備系から現用系に悪形卿を及はさない様したもの
である。
予備プロセッサ系の再開処理は、第２図に示す如くプロ
セッサ運用モードがＯＵＳモードで実行し、現用系から
完全に独立して実行される。
セッサ運用モードがＯＵＳモードで実行し、現用系から
完全に独立して実行される。
再開処理最終部で、ホット予備状態を確立する為、ＩＢ
Ｃｌ−１を介し現用系メモリから呼情報およびシステム
装置状態を予備系メモリに読み込み、ホット予備状態が
確立でき／ξことで、プロセッサ運用上〜ドｌ＃′夏命
令により１えＬ’ｌ Ｙモードを設定する。以後は、現
用系、予備系プロセッサ間で呼情報および７ステム内装
置状態の通信を行なうことでホット予備が保証される。
Ｃｌ−１を介し現用系メモリから呼情報およびシステム
装置状態を予備系メモリに読み込み、ホット予備状態が
確立でき／ξことで、プロセッサ運用上〜ドｌ＃′夏命
令により１えＬ’ｌ Ｙモードを設定する。以後は、現
用系、予備系プロセッサ間で呼情報および７ステム内装
置状態の通信を行なうことでホット予備が保証される。
本方式により、予備系画一処理中のゾログラム暴走やデ
ータ破壊な゛どにより誤まってＩ Ｂ Ｃ： ）−Ｔを
介しＬ；＾月未メモリに書き込みケ行なおうとした場合
でも、現用系メモリを破壊することなく、寸た、現用系
メモリからの読みは可能なことがら再開処理終了時呼情
報およびシステム内装置状態を読み込め、予備系のホッ
ト予備状態全保証することができる。
ータ破壊な゛どにより誤まってＩ Ｂ Ｃ： ）−Ｔを
介しＬ；＾月未メモリに書き込みケ行なおうとした場合
でも、現用系メモリを破壊することなく、寸た、現用系
メモリからの読みは可能なことがら再開処理終了時呼情
報およびシステム内装置状態を読み込め、予備系のホッ
ト予備状態全保証することができる。
ホット予備運転後も、ソフトウェアおよびハードウェア
によるプロセッサ系異常監視（ハードウェアではハード
監視タイマによる無限ループ監視）を行い、異常検出時
にはプロセッサ運用モードをＯＵ Ｓに震災することで
、ＺＢＣＨを介しての現用プロセッサ系への態形ＦＪＪ
ｆ最小限にすることがＴｉＪ能である。
によるプロセッサ系異常監視（ハードウェアではハード
監視タイマによる無限ループ監視）を行い、異常検出時
にはプロセッサ運用モードをＯＵ Ｓに震災することで
、ＺＢＣＨを介しての現用プロセッサ系への態形ＦＪＪ
ｆ最小限にすることがＴｉＪ能である。
甘だ、両プロセッサ間通信製僅であるＩＢＣＨ自体の障
害の場合には、予備プロセッサ系での異常検出時に１弓
−予備プロセッサ系で自プロセッサ運用モードをＯＵＳ
とすることで、寸だ、現用系プロセッサでの異常検出時
には現用系プロセッサから予備系グロセツサ運用モ〜ド
変更命令により予備系プロセッサ運用モードをＯＵ Ｓ
とすることで、Ｉ Ｂ Ｃｌ−ｒを介しての予備プロセ
ッサ系からの悪形・％を最少限にする（とが可能である
。
害の場合には、予備プロセッサ系での異常検出時に１弓
−予備プロセッサ系で自プロセッサ運用モードをＯＵＳ
とすることで、寸だ、現用系プロセッサでの異常検出時
には現用系プロセッサから予備系グロセツサ運用モ〜ド
変更命令により予備系プロセッサ運用モードをＯＵ Ｓ
とすることで、Ｉ Ｂ Ｃｌ−ｒを介しての予備プロセ
ッサ系からの悪形・％を最少限にする（とが可能である
。
次に、第６図〜第１０図に従ってＡＣＴ系の場合、ＳＢ
Ｙ系にあ・けるｉＮＳ、ＲＤＹ設定や、通常の運転状態
について説明する。
Ｙ系にあ・けるｉＮＳ、ＲＤＹ設定や、通常の運転状態
について説明する。
第３図はＡＣＴ系の賜金のプロセッサ運用モードＩＮＳ
設定のフロチャートであり、第４図はＳＢＹ系の場合の
プロセッサ運用モードＲＤＹ設定のフロチャートであり
、また記５図はそのときの回路動作を示し、ている。第
５図において主メモリの斜線部は、呼情報およびシステ
ム状態管理データのエリアを示している。また矢印はメ
モリよりのデータ読出し糸路を示し、ている。
設定のフロチャートであり、第４図はＳＢＹ系の場合の
プロセッサ運用モードＲＤＹ設定のフロチャートであり
、また記５図はそのときの回路動作を示し、ている。第
５図において主メモリの斜線部は、呼情報およびシステ
ム状態管理データのエリアを示している。また矢印はメ
モリよりのデータ読出し糸路を示し、ている。
第５図において、（’）ＵＳＳ状態（は、ＩＮＳもしく
はＥｌ、 Ｄ Ｙでない状態であり、システム再開中な
ど、いわゆるシステムとして不安定な状態といえる。こ
のような状態で他系メモリへの有込みを許すと、他系メ
モリ内容破壊などを引起し、他系にまで悪影響を与える
ことになる。しかし、ＳＢＹ系は呼情報およびシステム
状態管理データについてホット予備を保証する必要があ
り、再開処皿時（ＯＵ Ｓ状態’）ＡＣＴ系がＩＮ、Ｓ
状態であれば、呼情報およびシステム状態管理データを
第５図のＡＣＴ系の主メモｌ７２ａから読み出し、ホッ
ト予備状に−を確立しなければならない、。
はＥｌ、 Ｄ Ｙでない状態であり、システム再開中な
ど、いわゆるシステムとして不安定な状態といえる。こ
のような状態で他系メモリへの有込みを許すと、他系メ
モリ内容破壊などを引起し、他系にまで悪影響を与える
ことになる。しかし、ＳＢＹ系は呼情報およびシステム
状態管理データについてホット予備を保証する必要があ
り、再開処皿時（ＯＵ Ｓ状態’）ＡＣＴ系がＩＮ、Ｓ
状態であれば、呼情報およびシステム状態管理データを
第５図のＡＣＴ系の主メモｌ７２ａから読み出し、ホッ
ト予備状に−を確立しなければならない、。
このため、ＩＢＣＨのマイクログログラムにてシステム
コントローラ内、フロセッサ運転モードを参照し、ＯＵ
Ｓ系からのメモリ書込み要求を受け付けない様に設計さ
れている。本機能により、不安定１０Ｕｓ系でのプログ
ラム暴走等により誤って他系メモリへの書込み要求を送
出しても本要求は許容されないため、他系の運転に悪影
響を与えることもない、 第６図はそのときの動作説明をする回路構成図であり、
矢印の如き読出し制御がなされる。
コントローラ内、フロセッサ運転モードを参照し、ＯＵ
Ｓ系からのメモリ書込み要求を受け付けない様に設計さ
れている。本機能により、不安定１０Ｕｓ系でのプログ
ラム暴走等により誤って他系メモリへの書込み要求を送
出しても本要求は許容されないため、他系の運転に悪影
響を与えることもない、 第６図はそのときの動作説明をする回路構成図であり、
矢印の如き読出し制御がなされる。
そしてＩＢＣＨ４ａは第７図に示すフロチャートの如き
の制御処理がなされる。
の制御処理がなされる。
また、第８図は通常の運転状態について、その制御処理
順を示したものである。そして、第９図の７０−チャー
トは、ＩＢＣＨが障害の場合における制御の説明図であ
る。さらにまた、第１０図は、ソフトウェアおよびハー
ドウェアによる異常検出時の制御手順を説明する図であ
る。
順を示したものである。そして、第９図の７０−チャー
トは、ＩＢＣＨが障害の場合における制御の説明図であ
る。さらにまた、第１０図は、ソフトウェアおよびハー
ドウェアによる異常検出時の制御手順を説明する図であ
る。
第８図の矢印で示すように、通常は両方向の通信が許容
されており（ＩＮＳ、ＲＤＹ）、ＳＢＹ系では周期的に
呼情報ｅＡｃＴ系の主メモリから読込み、ホット予備状
態を保つ。しかし、ＩＢＣＨ障害およびプログラムエラ
ーなどの場合には、その影響がＩＢＣＨを介して他系に
波及しないように処置する必要がある。すなわち、第９
図の如きフローチャートとなる。
されており（ＩＮＳ、ＲＤＹ）、ＳＢＹ系では周期的に
呼情報ｅＡｃＴ系の主メモリから読込み、ホット予備状
態を保つ。しかし、ＩＢＣＨ障害およびプログラムエラ
ーなどの場合には、その影響がＩＢＣＨを介して他系に
波及しないように処置する必要がある。すなわち、第９
図の如きフローチャートとなる。
さらに、ソフトウェアおよびハードウェアによる異常検
出時においては、第１０図の如きフローチャートとなる
。すなわち、ソフトウェア検出障害で正常な処理続行が
不可能な重要障害やハードウェア異常監視機構により”
検出された障害は、システムコントローラに対し緊急制
御回路起動を要求することにより、プロセッサ運用モー
ドがＯＵＳに遷移され、ＩＢＣＨを介して他系に悪影響
を及ぼさないよう考慮されている。
出時においては、第１０図の如きフローチャートとなる
。すなわち、ソフトウェア検出障害で正常な処理続行が
不可能な重要障害やハードウェア異常監視機構により”
検出された障害は、システムコントローラに対し緊急制
御回路起動を要求することにより、プロセッサ運用モー
ドがＯＵＳに遷移され、ＩＢＣＨを介して他系に悪影響
を及ぼさないよう考慮されている。
これら第１図〜第１０図での実施例の説明からもわかる
ように、プロセッサ運用モードを新設することにより、
通信機能の制限が明確にできる。即ち、予備系正常運転
時（ＲＤＹ）は現用系メモリへの書き込み、および現用
系メモリからの読み込みが可能であるが、ＯＵＳ時は現
用系メモリからの読み込みのみ可能であり、現用系メモ
リへの書き込みは禁止であるという状態分離が容易にで
きる。
ように、プロセッサ運用モードを新設することにより、
通信機能の制限が明確にできる。即ち、予備系正常運転
時（ＲＤＹ）は現用系メモリへの書き込み、および現用
系メモリからの読み込みが可能であるが、ＯＵＳ時は現
用系メモリからの読み込みのみ可能であり、現用系メモ
リへの書き込みは禁止であるという状態分離が容易にで
きる。
そして、プロセッサ運用モードの変更を、ＯＵ Ｓにつ
いては、ソフトウェア、ハードウェア双方で実行できる
ようにしたことで、ソフトウェアによる異常検出かで＠
々い様な場合でもハードウェアによる異常検出でプロセ
ッサ運用モードをＯＵＳに変更し通信機能を制限できる
。
いては、ソフトウェア、ハードウェア双方で実行できる
ようにしたことで、ソフトウェアによる異常検出かで＠
々い様な場合でもハードウェアによる異常検出でプロセ
ッサ運用モードをＯＵＳに変更し通信機能を制限できる
。
さらに、現用プロセッサから、予備プロセッサ運用モー
ドを変更できるよう、予備プロセッサ運用モード変更命
令を設けた（とで、通信装置の障害の場合現用系から予
備系ワ°ロセッサ運用モードをＯＵＳに変更し、積極的
に予備プロセッサ系からの通信を制限することができる
。
ドを変更できるよう、予備プロセッサ運用モード変更命
令を設けた（とで、通信装置の障害の場合現用系から予
備系ワ°ロセッサ運用モードをＯＵＳに変更し、積極的
に予備プロセッサ系からの通信を制限することができる
。
上述の実施例からも明らかなように本発明によれば、現
用系、予備系というプロセッサ動作モードに加え、プロ
セッサ運用モー・ドを設け、プロセッサ運用モードによ
る通信機能の制限を図ったものであるから、プロセッサ
間通信′値設を介しての予備系から現用系への悪影響を
防げ障害要因の局在化が図れると共に、予備系再開処理
時の予備系記憶装置のホット予備状態を保証できるとい
う利点がある。
用系、予備系というプロセッサ動作モードに加え、プロ
セッサ運用モー・ドを設け、プロセッサ運用モードによ
る通信機能の制限を図ったものであるから、プロセッサ
間通信′値設を介しての予備系から現用系への悪影響を
防げ障害要因の局在化が図れると共に、予備系再開処理
時の予備系記憶装置のホット予備状態を保証できるとい
う利点がある。
添付図は本発明を説明するための図であって第１図はそ
の一実施例を示すプロセッサ、主記憶装置を二重化した
場合のプロセッサ系統図、第２図は第１図におけるプロ
セッサ運用モードと通信状態を説明するだめの図、第６
図、第４図はプロセッサ運用モード設定について説明す
るフローチャート、第５図、第６図はシステム動作を説
明するだめのプロセッサ系統図、第７図は第６図のＩＢ
ＣＨにおける処理動作を説明するだめのフローチャート
、第８図は第１図の系統が通常の運転状態をする場合の
プロセッサ系統図、第９図はＩ ＢＣＨ障害の場合の処
理動作を説明するだめのフローチャート、第１０図はソ
フトウェア、ハードウェアによる異常検出時の処理動作
を説明するだめのフローチャートである。 Ｉａ、１ｂ・・・マイクロプロセッサ ２＊、２ｂ・・主メモリ ３ａ、３ｂ・・・システみコントローラ４ａ、４ｂ・・
・マイクロプロセッサ間通信装置（ＩＢＣＨ） ５ａ’、５ｂ・・・ファイルメモリ 〒１図 ４２図 ／１ＪｔＪ員 デ４ 消コ図 第６図 ４α 斗ν 第７図 第８図 第３図 〒１０叉
の一実施例を示すプロセッサ、主記憶装置を二重化した
場合のプロセッサ系統図、第２図は第１図におけるプロ
セッサ運用モードと通信状態を説明するだめの図、第６
図、第４図はプロセッサ運用モード設定について説明す
るフローチャート、第５図、第６図はシステム動作を説
明するだめのプロセッサ系統図、第７図は第６図のＩＢ
ＣＨにおける処理動作を説明するだめのフローチャート
、第８図は第１図の系統が通常の運転状態をする場合の
プロセッサ系統図、第９図はＩ ＢＣＨ障害の場合の処
理動作を説明するだめのフローチャート、第１０図はソ
フトウェア、ハードウェアによる異常検出時の処理動作
を説明するだめのフローチャートである。 Ｉａ、１ｂ・・・マイクロプロセッサ ２＊、２ｂ・・主メモリ ３ａ、３ｂ・・・システみコントローラ４ａ、４ｂ・・
・マイクロプロセッサ間通信装置（ＩＢＣＨ） ５ａ’、５ｂ・・・ファイルメモリ 〒１図 ４２図 ／１ＪｔＪ員 デ４ 消コ図 第６図 ４α 斗ν 第７図 第８図 第３図 〒１０叉
Claims (1)
- マイクロプロセッサ、主メモリ並びにファイルメモリ等
から成る現用系と予備系のマイクロプロセッサシステム
を多重化し、前記マイクロプロセッサ間通信装置を介し
て周期的に呼情報の授受を行ない、予備系をホット情報
として運転できるようにしたマイクロプロセッサ制御方
式において、現用系、予備系を表わすマイクロプロセッ
サ動作モードを設けると共に、予備系が正常運転時は現
用系メモリへの書込み、および現用系メモリからの読込
みを許容し、予備系の異常発生時および予備系再開処理
中はアウトオブサービスで運転でき、マイクロプロセッ
サの運用状態を表わすマイクロプロセッサ運用モードを
設け、前記マイクロプロセッサ間通信装置を介しての予
備系から現用系への悪影響を防ぐと共に、予備系再開処
理時の予備系メモリのホラ蝙予備状態を保証することを
特徴とするマイクロプロセッサの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107682A JPS601995A (ja) | 1983-06-17 | 1983-06-17 | マイクロプロセツサの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107682A JPS601995A (ja) | 1983-06-17 | 1983-06-17 | マイクロプロセツサの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601995A true JPS601995A (ja) | 1985-01-08 |
| JPH0534877B2 JPH0534877B2 (ja) | 1993-05-25 |
Family
ID=14465294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107682A Granted JPS601995A (ja) | 1983-06-17 | 1983-06-17 | マイクロプロセツサの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601995A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254240A (ja) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | 系切替方式 |
| JPS62293442A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 計算機システムのバツクアツプシステム |
| JPH0199396A (ja) * | 1987-10-13 | 1989-04-18 | Toshiba Corp | 電子交換機システム |
| JPH0535515A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | 装置間インタフエースフオールトトレラント方式 |
| US6252846B1 (en) | 1997-02-05 | 2001-06-26 | Nec Corporation | Automatic switching system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555653A (en) * | 1978-10-20 | 1980-04-23 | Fujitsu Ltd | Running system of electronic exchange system |
| JPS5715298A (en) * | 1980-07-02 | 1982-01-26 | Panafacom Ltd | Storage protection system for common memory |
| JPS5725060A (en) * | 1980-07-23 | 1982-02-09 | Hitachi Ltd | Multicomputer system |
-
1983
- 1983-06-17 JP JP58107682A patent/JPS601995A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555653A (en) * | 1978-10-20 | 1980-04-23 | Fujitsu Ltd | Running system of electronic exchange system |
| JPS5715298A (en) * | 1980-07-02 | 1982-01-26 | Panafacom Ltd | Storage protection system for common memory |
| JPS5725060A (en) * | 1980-07-23 | 1982-02-09 | Hitachi Ltd | Multicomputer system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254240A (ja) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | 系切替方式 |
| JPS62293442A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 計算機システムのバツクアツプシステム |
| JPH0199396A (ja) * | 1987-10-13 | 1989-04-18 | Toshiba Corp | 電子交換機システム |
| JPH0535515A (ja) * | 1991-07-26 | 1993-02-12 | Nec Corp | 装置間インタフエースフオールトトレラント方式 |
| US6252846B1 (en) | 1997-02-05 | 2001-06-26 | Nec Corporation | Automatic switching system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534877B2 (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| US7464220B2 (en) | Storage apparatus and method of controllng the same | |
| JP2005242404A (ja) | コンピュータシステムの系切替方法 | |
| US20100241809A1 (en) | Processor, server system, and method for adding a processor | |
| JPS601995A (ja) | マイクロプロセツサの制御方式 | |
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| JP3025732B2 (ja) | 多重化コンピュータシステムの制御方式 | |
| JPH0683657A (ja) | サービスプロセッサの切り換え方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS6339013A (ja) | 電子計算機 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JP2785992B2 (ja) | サーバプログラムの管理処理方式 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPH0424838A (ja) | マルチプロセッサの障害管理方式 | |
| JP2578908B2 (ja) | 再立ち上げ方式 | |
| JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
| JPH0695974A (ja) | メモリ保護方式 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP3464768B2 (ja) | ファイルロードを有するプロセッサ装置 | |
| JP2005196351A (ja) | コンピュータシステムおよびその保守方法 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| KR100249809B1 (ko) | 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| KR20030068663A (ko) | 이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법 | |
| JP2000040011A (ja) | 中央処理装置の切替え方法、並びに中央処理装置及び中央処理システム |