JPS60196860A - キヤツシユメモリ制御方式 - Google Patents
キヤツシユメモリ制御方式Info
- Publication number
- JPS60196860A JPS60196860A JP59052102A JP5210284A JPS60196860A JP S60196860 A JPS60196860 A JP S60196860A JP 59052102 A JP59052102 A JP 59052102A JP 5210284 A JP5210284 A JP 5210284A JP S60196860 A JPS60196860 A JP S60196860A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- disk
- track
- hit rate
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はキャッシュメモリ制御方式に関し、特番；デー
タアクセス特性が変動する場合にも、アクセス性能を維
持可能なキャッシュメモリ制御方式％式％ 〔発明の背景〕 例えば、従来のキャッシュメモリ付き磁気ディスクシス
テムは、第１図に示す如く構成されている。なお、以下
の説明においては、磁気ディスク装置等を、単に、「デ
ィスク装置」等と略称することにする。第１図において
、１は計算機チャネル（以下、単に「チャネル」という
）、２は主メモリ、３はキャッシュメモリ付きディスク
装置を示している。上記キャッシュメモリ付きディスク
装置３は、キャッシュメモリ制御装置４．キャッシュメ
モリ５．ディスク制御装置６およびディスク装置７から
構成されている。
タアクセス特性が変動する場合にも、アクセス性能を維
持可能なキャッシュメモリ制御方式％式％ 〔発明の背景〕 例えば、従来のキャッシュメモリ付き磁気ディスクシス
テムは、第１図に示す如く構成されている。なお、以下
の説明においては、磁気ディスク装置等を、単に、「デ
ィスク装置」等と略称することにする。第１図において
、１は計算機チャネル（以下、単に「チャネル」という
）、２は主メモリ、３はキャッシュメモリ付きディスク
装置を示している。上記キャッシュメモリ付きディスク
装置３は、キャッシュメモリ制御装置４．キャッシュメ
モリ５．ディスク制御装置６およびディスク装置７から
構成されている。
上記システムにおいて、チャネル１から出されたデータ
アクセス要求はキャッシュメモリ付きディスク装置３の
キャッシュメモリ制御装置４に伝えられる。該キャッシ
ュメモリ制御装置４は要求されたデータがキャッシュメ
モリ５内に存在するか否かを判定し、存在する場合、ア
クセス要求が読出しであれば上記キャッシュメモリ５か
ら読出してチャネル１を介して主メモリ２に送り、アク
セス要求が書込みであれば主メモリ２から上記キャッシ
ュメモリ５に書込むと同時に、安全のために、ディスク
制御装置６を介してディスク装置７内のディスク（以下
、単に「ディスク」という）にも書込む。
アクセス要求はキャッシュメモリ付きディスク装置３の
キャッシュメモリ制御装置４に伝えられる。該キャッシ
ュメモリ制御装置４は要求されたデータがキャッシュメ
モリ５内に存在するか否かを判定し、存在する場合、ア
クセス要求が読出しであれば上記キャッシュメモリ５か
ら読出してチャネル１を介して主メモリ２に送り、アク
セス要求が書込みであれば主メモリ２から上記キャッシ
ュメモリ５に書込むと同時に、安全のために、ディスク
制御装置６を介してディスク装置７内のディスク（以下
、単に「ディスク」という）にも書込む。
また、要求されたデータが上記キャッシュメモリ５に存
在しない場合、アクセス要求が読出しのときは、ディス
クからキャッシュメモリ５へ１トラツク分のデータを送
ると同時に、ディスクから主メモリ２へ１ブロック分の
データを送る。アクセス要求が書込みのときは、主メモ
リ２がらディスクへ１ブロック分のデータを送る。なお
、ここで、１トラツクは複数個のブロックから構成され
ているものとしている。
在しない場合、アクセス要求が読出しのときは、ディス
クからキャッシュメモリ５へ１トラツク分のデータを送
ると同時に、ディスクから主メモリ２へ１ブロック分の
データを送る。アクセス要求が書込みのときは、主メモ
リ２がらディスクへ１ブロック分のデータを送る。なお
、ここで、１トラツクは複数個のブロックから構成され
ているものとしている。
一方、キャッシュメモリを有しないディスク装置システ
ムの場合は、すべてディスクと主メモリとの間で１ブロ
ック分のデータの転送が行われるのみであることは言う
までもない。
ムの場合は、すべてディスクと主メモリとの間で１ブロ
ック分のデータの転送が行われるのみであることは言う
までもない。
ここで、上述の２キヤツシユメモリを有するシステムと
キャッシュメモリを有しないシステムとの、平均アクセ
ス時間の比較を行っ、てみる。
キャッシュメモリを有しないシステムとの、平均アクセ
ス時間の比較を行っ、てみる。
前述の通り、キャッシュメモリ付きディスクシｌトラッ
ク分のデータを読込んでおく。このトラックには、その
とき必要なブロック以外のブロックも含まれているので
、これらのブロックを次に読む場合には、わざわざディ
スクから読出す必要はなく、アクセス速度の速いキャッ
シュメモリから読出すことができる。
ク分のデータを読込んでおく。このトラックには、その
とき必要なブロック以外のブロックも含まれているので
、これらのブロックを次に読む場合には、わざわざディ
スクから読出す必要はなく、アクセス速度の速いキャッ
シュメモリから読出すことができる。
しかしながら、上述の如き利点は、ある程度、ヒツト率
、すなわち、書込みあるいは読出したいデータがキャッ
シュメモリ内に存在する率が高い場合にのみ得られるも
のである。その理由は次の通りである。例えば、アクセ
スがすべて読出しでヒツト率＝０、すなわち、アクセス
ごとにディスクから１トラツク分のデータをキャッシュ
メモリに送るものとし、その間のディスク装置の占有時
間をＴ、とすると、該占有時間Ｔユは、必らず、ディス
クから主メモリに１ブロック分のデータを送るのに要す
る時間より大きい。
、すなわち、書込みあるいは読出したいデータがキャッ
シュメモリ内に存在する率が高い場合にのみ得られるも
のである。その理由は次の通りである。例えば、アクセ
スがすべて読出しでヒツト率＝０、すなわち、アクセス
ごとにディスクから１トラツク分のデータをキャッシュ
メモリに送るものとし、その間のディスク装置の占有時
間をＴ、とすると、該占有時間Ｔユは、必らず、ディス
クから主メモリに１ブロック分のデータを送るのに要す
る時間より大きい。
従って、この場合には、キャッシュメモリを有しないデ
ィスクシステムの場合よりディスク利用率が高まり、デ
ィスク装置の待ち時間が増加することになる。すなわち
、従来のキャッシュメモリ付きディスクシステムは、ヒ
ツト率が低い場合、キャッシュメモリを有しないディス
クシステムよりかえって性能が低下するという重大な問
題を有するものである。
ィスクシステムの場合よりディスク利用率が高まり、デ
ィスク装置の待ち時間が増加することになる。すなわち
、従来のキャッシュメモリ付きディスクシステムは、ヒ
ツト率が低い場合、キャッシュメモリを有しないディス
クシステムよりかえって性能が低下するという重大な問
題を有するものである。
この問題は例に挙げたディスクシステムに限られるもの
ではなく、他の外部記憶装置を用いるシステムについて
も同様である。
ではなく、他の外部記憶装置を用いるシステムについて
も同様である。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のキャッシュメモリ付き外部記憶シ
ステムにおける上述の如き問題を解消し、ヒツト率が変
動してもアクセス性能を維持可能なキャッシュメモリ制
御方式を提供することにある。
するところは、従来のキャッシュメモリ付き外部記憶シ
ステムにおける上述の如き問題を解消し、ヒツト率が変
動してもアクセス性能を維持可能なキャッシュメモリ制
御方式を提供することにある。
本発明の要点は、チャネルと外部記憶装置との間にキャ
ッシュメモリを有するシステムにおいて、ヒツト率を監
視する手段を設け、ヒツト率が予め設定した値より高い
ときは上記キャッシュメモリを経由してデータの読書き
を行い、ヒツト率が上記設定値より低いときは上記キャ
ッシュメモリを経由せず、直接上記外部記憶装置との間
でデータの読書きを行うようにした点にある。
ッシュメモリを有するシステムにおいて、ヒツト率を監
視する手段を設け、ヒツト率が予め設定した値より高い
ときは上記キャッシュメモリを経由してデータの読書き
を行い、ヒツト率が上記設定値より低いときは上記キャ
ッシュメモリを経由せず、直接上記外部記憶装置との間
でデータの読書きを行うようにした点にある。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第２図は本発明の一実施例であるキャッシュメモリ付き
ディスクシステムの構成図である。図において、記号１
．２および４〜７は第１図に示したと同じ構成要素を示
しており、３Ａはキャッシュメモリ付きディスク装置、
８はモード切換スイッチ、９はヒツト率監視装置を示し
ている。
ディスクシステムの構成図である。図において、記号１
．２および４〜７は第１図に示したと同じ構成要素を示
しており、３Ａはキャッシュメモリ付きディスク装置、
８はモード切換スイッチ、９はヒツト率監視装置を示し
ている。
上記ヒツト率監視装置９は、計算機の処理装置と該処理
装置上に作成されたプログラムとから成っており、該プ
ログラムに対応する処理フローチャートを第３図に示す
。なお、この詳細については後で説明する。
装置上に作成されたプログラムとから成っており、該プ
ログラムに対応する処理フローチャートを第３図に示す
。なお、この詳細については後で説明する。
チャネル１はキャッシュメモリ付きディスク装置３Ａに
対して、読出し要求または書込み要求のアクセス要求を
発する。該アクセス要求はデータに対して出されるが、
データの入出力の単位は、第４図、第５図に示される如
きものである。すなわち、チャネル１とキャッシュメモ
リ５との間を渡るデータ℃単位はブロックであり、キャ
ッシュメモリ５とディスク７Ａとの間を渡るデータの単
位はトラックである（第４図参照）。
対して、読出し要求または書込み要求のアクセス要求を
発する。該アクセス要求はデータに対して出されるが、
データの入出力の単位は、第４図、第５図に示される如
きものである。すなわち、チャネル１とキャッシュメモ
リ５との間を渡るデータ℃単位はブロックであり、キャ
ッシュメモリ５とディスク７Ａとの間を渡るデータの単
位はトラックである（第４図参照）。
前述の如く、トラックは複数のブロックから成っており
、ディスク上のデータは複数の１−ラックから成ってい
る（第５図参照）。
、ディスク上のデータは複数の１−ラックから成ってい
る（第５図参照）。
チャネル１からキャッシュメモリ付きディスク装置３Ａ
に発せられるアクセス要求は、特定のブロック（これを
「ブロックＢ」とする）に向けて発せられる。該アクセ
ス要求は上記ヒツト率監視装置９に伝えられる。以下、
ヒツト率監視装置９の動作の詳細を第３図に従って説明
する。
に発せられるアクセス要求は、特定のブロック（これを
「ブロックＢ」とする）に向けて発せられる。該アクセ
ス要求は上記ヒツト率監視装置９に伝えられる。以下、
ヒツト率監視装置９の動作の詳細を第３図に従って説明
する。
まず（１）でＡＣＣＥＳＳＣＯＵＮＴとＭＯＲＡＴＯＲ
ＩＵＭＣＯＵＮＴとに１が加算される。ＡＣＣＥＳＳＣ
ＯＵＮＴはアクセスの回数を記憶する変数で、初期値は
０であり、ヒツト率はアクセス回数が所定の数（ｗ工Ｎ
ｏｏｗｓ工ｚＥ）に達したとき（１８）はじめて計算さ
れる（２０）。その直後再び上記ＡＣＣＥＳＳＣＯＵＮ
Ｔを初期値の０に戻す（１９）。
ＩＵＭＣＯＵＮＴとに１が加算される。ＡＣＣＥＳＳＣ
ＯＵＮＴはアクセスの回数を記憶する変数で、初期値は
０であり、ヒツト率はアクセス回数が所定の数（ｗ工Ｎ
ｏｏｗｓ工ｚＥ）に達したとき（１８）はじめて計算さ
れる（２０）。その直後再び上記ＡＣＣＥＳＳＣＯＵＮ
Ｔを初期値の０に戻す（１９）。
次に（２）で上記ブロックＢが含まれているトラック番
号を調べる。これには、予め作成されている各トラック
内にあるブロックの表を参照する。
号を調べる。これには、予め作成されている各トラック
内にあるブロックの表を参照する。
この調査の結果、仮に、トラック番号がｉであったとす
る。
る。
キャッシュメモリ付きディスク装置３Ａには、ＣＡＳＨ
七−ドとＮｏ −ＣＡＳＨモードとの２つのモードを設
け、ＣＡＳＨモードのときはキャッシュメモリ付きディ
スク装置３Ａをそのままキャッシュメモリ付きディスク
装置として使用し、Ｎｏ −ＣＡＳＩ！モードのときは
これを通常の、キャッシュメモリ’Ｅｌ−’ｂｅｒ＞デ
ィスク装置として使用する。
七−ドとＮｏ −ＣＡＳＨモードとの２つのモードを設
け、ＣＡＳＨモードのときはキャッシュメモリ付きディ
スク装置３Ａをそのままキャッシュメモリ付きディスク
装置として使用し、Ｎｏ −ＣＡＳＩ！モードのときは
これを通常の、キャッシュメモリ’Ｅｌ−’ｂｅｒ＞デ
ィスク装置として使用する。
キャッシュメモリ付きディスク装置３Ａを最初に稼働さ
ぜるときは、Ｎｏ −ＣＡＳＨモードでスタートさせる
。使用に伴なってヒツト率が上昇して来たらＣＡＳＨモ
ードに移す。これにより、ヒツト率が低下した場合には
、再び、ＮＯ−ＣＡＳＨモードに移す。
ぜるときは、Ｎｏ −ＣＡＳＨモードでスタートさせる
。使用に伴なってヒツト率が上昇して来たらＣＡＳＨモ
ードに移す。これにより、ヒツト率が低下した場合には
、再び、ＮＯ−ＣＡＳＨモードに移す。
ヒツト率は前述の如く、目的とするブロックがキャッシ
ュメモリ５に存在する率であり、たとえＮｏ −ＣＡＳ
Ｈモードでキャッシュメモリを使用していない状態でも
、仮に使用したらどうなるかを予測する。
ュメモリ５に存在する率であり、たとえＮｏ −ＣＡＳ
Ｈモードでキャッシュメモリを使用していない状態でも
、仮に使用したらどうなるかを予測する。
ヒツト率監視装置９は、ヒツト率の実測や予測を行うた
めに、内蔵しているキャッシュメモリ５内にあるトラッ
クの表（キャッシュメモリ内容表）の内容を、ＣＡＳＨ
モードのとき、ＮＯ−ＣＡＳＨモードのときを問わず、
絶えず更新する。ＮＯ−ＣＡＳＨモードのときは、上記
キャッシュメモリ内容表の内容は、仮に、キャッシュメ
モリを使用した場合を、シュミレートして更新する。
めに、内蔵しているキャッシュメモリ５内にあるトラッ
クの表（キャッシュメモリ内容表）の内容を、ＣＡＳＨ
モードのとき、ＮＯ−ＣＡＳＨモードのときを問わず、
絶えず更新する。ＮＯ−ＣＡＳＨモードのときは、上記
キャッシュメモリ内容表の内容は、仮に、キャッシュメ
モリを使用した場合を、シュミレートして更新する。
上記更新操作において、キャッシュメモリ５に空きがな
いときには、キャッシュメモリ５内のトラックを１つ選
び出し、これを廃棄して空きを作る。この廃棄すべきト
ラックを選択するアルゴリズムとしては種々のものが考
えられるが、ここでは、ＬＲＵアルゴリズムを採用する
ものとする。
いときには、キャッシュメモリ５内のトラックを１つ選
び出し、これを廃棄して空きを作る。この廃棄すべきト
ラックを選択するアルゴリズムとしては種々のものが考
えられるが、ここでは、ＬＲＵアルゴリズムを採用する
ものとする。
ＬＲＵアルゴリズムでは、前記キャッシュメモリ内容表
を第６図に示す如く、双方向にリンクされた環状リスト
とする。このキャッシュメモリ内容表と、次に示す該キ
ャッシュメモリ内容表へのデータの入出力法、すなわち
、上記キャッシュメモリ内容表の操作法とを合わせて、
ＬＲＵスタックと呼ぶ。
を第６図に示す如く、双方向にリンクされた環状リスト
とする。このキャッシュメモリ内容表と、次に示す該キ
ャッシュメモリ内容表へのデータの入出力法、すなわち
、上記キャッシュメモリ内容表の操作法とを合わせて、
ＬＲＵスタックと呼ぶ。
上記操作法とは次の如きものである。まず、次の前提を
置く。
置く。
（１）第６図に示す各長方形ｌ、２．・・・ｌｉ Ｌｌ
ｉｌ・・・、Ｎはディスクの各トラックを示している。
ｉｌ・・・、Ｎはディスクの各トラックを示している。
（２）第６図に実線で示されている長方形はキャッシュ
メモリ５内にトラックがあることを示し、破線で示され
ている長方形はキャッシュメモリ５内に該当トラックが
ないことを示している。
メモリ５内にトラックがあることを示し、破線で示され
ている長方形はキャッシュメモリ５内に該当トラックが
ないことを示している。
（３）ＬＲＵスタックは全体として、双方向に環状にリ
ンクされているが、キャッシュメモリ５にトラックの有
り、無しに拘わらず、常に、ＴＯＰと呼ばれる特別なエ
ントリがあり、トラックがある場合は上記ＴＯＰ 、の
類ポインタが先頭エントリをポイントし、逆ポインタが
末尾エントリをポイントする。なお、トラックがない場
合は、ＴＯＰの類ポインタ、逆ポインタとも、ＴＯＰ自
身をポイントするものとする。
ンクされているが、キャッシュメモリ５にトラックの有
り、無しに拘わらず、常に、ＴＯＰと呼ばれる特別なエ
ントリがあり、トラックがある場合は上記ＴＯＰ 、の
類ポインタが先頭エントリをポイントし、逆ポインタが
末尾エントリをポイントする。なお、トラックがない場
合は、ＴＯＰの類ポインタ、逆ポインタとも、ＴＯＰ自
身をポイントするものとする。
（４）トラックｉがキャッシュメモリ５上にない場合、
該トラックｉの順、逆面ポインタはＮＵＬを指す。これ
はポイントすべきトラックがないことを示すためである
。
該トラックｉの順、逆面ポインタはＮＵＬを指す。これ
はポイントすべきトラックがないことを示すためである
。
上記前提の下に、まず、第７図に示す如く、ＬＲＵスタ
ック全体を初期化する。なお、図において、変数の意味
は次の通りである。
ック全体を初期化する。なお、図において、変数の意味
は次の通りである。
Ｐ（ＴＯＰ）、Ｐ（１）、・・・・、Ｐ（Ｎ） ：類ポ
インタＱ（ＴＯＰ） 、Ｑ（１） 、・・・・、Ｑ（Ｎ
） ：逆ポインタＮ：ディスク中にあるトラックの総数 Ｃ０ＵＮＴ ：現在のＬＲＵスタックの大きさなお、図
において、Ａ：＝Ｂは、ＡにＢを代入することを意味し
ている。以下、各操作ごとにその実現法を示す。
インタＱ（ＴＯＰ） 、Ｑ（１） 、・・・・、Ｑ（Ｎ
） ：逆ポインタＮ：ディスク中にあるトラックの総数 Ｃ０ＵＮＴ ：現在のＬＲＵスタックの大きさなお、図
において、Ａ：＝Ｂは、ＡにＢを代入することを意味し
ている。以下、各操作ごとにその実現法を示す。
（ａ）トラックｉの挿入
ＬＲＵスタック内の先頭にトラックｉを挿入する操作で
ある。先頭エントリは、ＴＯＰの類ポインタによってポ
イントされている。従って、このエントリと、ＴＯＰと
の間にあるポインタの内容を変更すれば良い。具体的に
は第８図に示す如く行う。
ある。先頭エントリは、ＴＯＰの類ポインタによってポ
イントされている。従って、このエントリと、ＴＯＰと
の間にあるポインタの内容を変更すれば良い。具体的に
は第８図に示す如く行う。
なお、５ＡＶＥは一時使用を意味しており ↑はその内
容に１を加えることを意味している。
容に１を加えることを意味している。
（ｂ）末尾取出し
ＬＲＵスタックの末尾のトラックを取出す操作である。
具体的には第９図に示す如く行う。
（ｃ）トラックｉの取出し
ＬＲＵスタックの各エントリの内、トラックｉを取出す
操作である。具体的には、第１０図に示す如く行う。な
お、↓はその内容から１を減することを意味している。
操作である。具体的には、第１０図に示す如く行う。な
お、↓はその内容から１を減することを意味している。
（ｄ）キャッシュメモリに余裕はあるかキャッシュメモ
リに余裕があるか否かを調べる操作である。具体的には
第１工図に示す如く行う。
リに余裕があるか否かを調べる操作である。具体的には
第１工図に示す如く行う。
（ｅ）キャッシュメモリ中にトラックｉはあるかキャッ
シュメモリ中のトラックｉの有無を調べる操作である。
シュメモリ中のトラックｉの有無を調べる操作である。
ＬＲＵスタック内にｉに対応−するエン１−りがあるか
否かで有無を判定するもので、具体的には第１２図に示
す如く行う。従って、実際にはＮｏ −ＣＡＳ）Ｉモー
ドで使用中で、キャッシュメモリ内にトラックｉがなく
ても、シミュレーションの結果、ＬＲＵスタックのｉに
対応するエントリがあれば、結果は「有り」となる。
否かで有無を判定するもので、具体的には第１２図に示
す如く行う。従って、実際にはＮｏ −ＣＡＳ）Ｉモー
ドで使用中で、キャッシュメモリ内にトラックｉがなく
ても、シミュレーションの結果、ＬＲＵスタックのｉに
対応するエントリがあれば、結果は「有り」となる。
上述の如き操作によれば、トラックの挿入は常にＬＲＵ
スタックの先頭から行われ、末尾取出しは常ＫＬＲＵス
タックの末尾から行われる。従って、ＬＲＵスタック内
のトラックｉを取出した直後にそれを先頭に挿入すれば
、ＬＲＵスタックから末尾取出しを行ったトラックは、
必らず、その時点でキャッシュメモリにあるトラック全
体の内で最も古くキャッシュメモリに挿入されたトラッ
クである。また、トラックを使用する時点で常にそのト
ラックを挿入することにすると、末尾取出しされたトラ
ックは、最も古く使用されたトラックである。
スタックの先頭から行われ、末尾取出しは常ＫＬＲＵス
タックの末尾から行われる。従って、ＬＲＵスタック内
のトラックｉを取出した直後にそれを先頭に挿入すれば
、ＬＲＵスタックから末尾取出しを行ったトラックは、
必らず、その時点でキャッシュメモリにあるトラック全
体の内で最も古くキャッシュメモリに挿入されたトラッ
クである。また、トラックを使用する時点で常にそのト
ラックを挿入することにすると、末尾取出しされたトラ
ックは、最も古く使用されたトラックである。
以上でＬＲＵスタックの実現法の説明を終り、第３図に
戻って、ヒツト率監視装置９の動作の説明を続ける。
戻って、ヒツト率監視装置９の動作の説明を続ける。
（３）のトラックｉはキャッシュメモリにあるか否か（
「ヒツト」か「ミス」か）の判定と、（５）、（６）の
アクセスは読出しか書込みかの判定の結果により、場合
の数が４通りある。各場合に、データの転送方法を次の
如く変化させる。
「ヒツト」か「ミス」か）の判定と、（５）、（６）の
アクセスは読出しか書込みかの判定の結果により、場合
の数が４通りある。各場合に、データの転送方法を次の
如く変化させる。
場合（■）二ヒツト、かつ、書込みのとき（８）で示さ
れる転送方法を実行する。
れる転送方法を実行する。
場合（■）二ヒツト、かつ、読出しのとき（９）で示さ
れる転送方法を実行する。
れる転送方法を実行する。
場合（■）：ミス、かつ、書込みのとき（１６）で示さ
れる転送方法を実行する。
れる転送方法を実行する。
４１（ｔｖ） ：ミス、かつ、読出しのとき（１７）で
示される転送方法を実行する。
示される転送方法を実行する。
上記場合（Ｉ）〜（ＴＶ）の各別に、その発生回数をカ
ウントする。第３図の（６）、 （７）、 （１３）
、 （１４）がそのための処理である。これらの計数値
は、後にヒツト率を計算する際に用いられる。
ウントする。第３図の（６）、 （７）、 （１３）
、 （１４）がそのための処理である。これらの計数値
は、後にヒツト率を計算する際に用いられる。
（１）でカウントしているアクセス回数が所定の数に達
した場合（１８）に、ヒツト率を計算（２０） Ｌ、、
カウンタを初期化する。ヒツト率の計算方法は、例えば
、ミス、かつ、読出しの回数と全アクセス数との比を用
いる。これを式で示すと ＨＩＴＲＡＴＩＯ＝ ＲＥＡＤＭＩＳＳ ／ ＡＣＣＥ
ＳＳＣＯＵＮＴとなる。
した場合（１８）に、ヒツト率を計算（２０） Ｌ、、
カウンタを初期化する。ヒツト率の計算方法は、例えば
、ミス、かつ、読出しの回数と全アクセス数との比を用
いる。これを式で示すと ＨＩＴＲＡＴＩＯ＝ ＲＥＡＤＭＩＳＳ ／ ＡＣＣＥ
ＳＳＣＯＵＮＴとなる。
このヒツト率が臨界ヒツト率を上まわった場合（２１）
には、これ以前がＮｏ −ＣＡＳＨモードであれば、直
ちにＣＡＳＨモードに復帰する（２６）、、そのために
ＬＲＵスタック内のポインタの内容をすべてＮＩＬにし
、キャッシュメモリ５の中にトラックが１つも入ってい
ない状態にする（２４）。ここで、キャッシュメモリ５
を空にするのは＋ Ｎｏ−ＣＡＳＨモードの間に生じて
いる書込みにより、ディスク内のデータはＣＡＳＨモー
ドからＮｏ −ＣＡＳＨモードに移った直後の内容とは
異なって来ているので、上記ディスク内のデータをそっ
くりキャッシュメモリ５に転送するためである。
には、これ以前がＮｏ −ＣＡＳＨモードであれば、直
ちにＣＡＳＨモードに復帰する（２６）、、そのために
ＬＲＵスタック内のポインタの内容をすべてＮＩＬにし
、キャッシュメモリ５の中にトラックが１つも入ってい
ない状態にする（２４）。ここで、キャッシュメモリ５
を空にするのは＋ Ｎｏ−ＣＡＳＨモードの間に生じて
いる書込みにより、ディスク内のデータはＣＡＳＨモー
ドからＮｏ −ＣＡＳＨモードに移った直後の内容とは
異なって来ているので、上記ディスク内のデータをそっ
くりキャッシュメモリ５に転送するためである。
Ｎｏ −ＣＡＳＨモードからＣＡＳＨモードに移った後
しばらくは、キャッシュメモリ５内のデータは殆んどな
いため、ヒツト率が低下する。このため、すぐに再び、
ＮＯ−ＣＡＳＨモードに戻されてしまうおそれがある。
しばらくは、キャッシュメモリ５内のデータは殆んどな
いため、ヒツト率が低下する。このため、すぐに再び、
ＮＯ−ＣＡＳＨモードに戻されてしまうおそれがある。
これを防止するため、ＮＯ−ＣＡＳＨモードからＣＡＳ
Ｈモードに復帰してしばらくの期間は、たとえヒツト率
が所定の値より低くても、Ｎｏ−ＣＡＳＨモードには戻
さないようにする。
Ｈモードに復帰してしばらくの期間は、たとえヒツト率
が所定の値より低くても、Ｎｏ−ＣＡＳＨモードには戻
さないようにする。
上述の特別な期間をｒＮＯ−ＣＡＳＨ移行モラトリアム
」と呼び、その長さをＭＯＲＡＴＯＲＩｔｌＭＬＩＭＩ
Ｔとして第３図に示している。この期間の長さは、絶対
時間、例えばｒ秒ｊ等で測っても良いが、第３図の場合
にはアクセス回数で測っている。この回数を記憶してい
る変数がＭＯＲＡＴＯＲＩＵＭＣＯＵＮＴである。
」と呼び、その長さをＭＯＲＡＴＯＲＩｔｌＭＬＩＭＩ
Ｔとして第３図に示している。この期間の長さは、絶対
時間、例えばｒ秒ｊ等で測っても良いが、第３図の場合
にはアクセス回数で測っている。この回数を記憶してい
る変数がＭＯＲＡＴＯＲＩＵＭＣＯＵＮＴである。
上記カウンタはＮｏ −ＣＡＳＨモードからＣＡＳＨモ
ードへ移った直後に０にされ、アクセスごとに１を加算
して行くものである。この数が上に述べたＭＯＲＡＴＯ
ＲＩＵＭＬＩＭＩＴを越えないうちは、たとえヒツト率
が低くても（２１および２３）、ＣＡＳＨモードのまま
（２６）である。ヒツト率が低くしかもＮＯ−ＣＡＳＨ
モード移行モラトリアム期間中でない場合のみ、モード
をＮｏ −ＣＡＳＩ（モードとする。
ードへ移った直後に０にされ、アクセスごとに１を加算
して行くものである。この数が上に述べたＭＯＲＡＴＯ
ＲＩＵＭＬＩＭＩＴを越えないうちは、たとえヒツト率
が低くても（２１および２３）、ＣＡＳＨモードのまま
（２６）である。ヒツト率が低くしかもＮＯ−ＣＡＳＨ
モード移行モラトリアム期間中でない場合のみ、モード
をＮｏ −ＣＡＳＩ（モードとする。
ディスク系のモードは直接第２図に示したモード切換ス
イッチ８を作動させ、ＣＡＳＨモードのときはアクセス
要求をキャッシュメモリ制御装置４の方へ流すようにし
、Ｎｏ −ＣＡＳＨモードのときはアクセス要求を直接
ディスク制御装置６の方へ流すようにする。なお、ＣＡ
ＳＨモードのとき、キャッシュメモリ制御装置４は通常
のキャッシュメモリ付きディスク装置の場合と同様にし
て、キャッシュメモリ５中に目指すデータが有るか否か
（「ヒツト」か「ミス」か）を判定し、これらの組合わ
せで前記４つの場合について各々決められたデータの操
作を行う。
イッチ８を作動させ、ＣＡＳＨモードのときはアクセス
要求をキャッシュメモリ制御装置４の方へ流すようにし
、Ｎｏ −ＣＡＳＨモードのときはアクセス要求を直接
ディスク制御装置６の方へ流すようにする。なお、ＣＡ
ＳＨモードのとき、キャッシュメモリ制御装置４は通常
のキャッシュメモリ付きディスク装置の場合と同様にし
て、キャッシュメモリ５中に目指すデータが有るか否か
（「ヒツト」か「ミス」か）を判定し、これらの組合わ
せで前記４つの場合について各々決められたデータの操
作を行う。
上述の処理は、実は、第３図に示したヒツト率監視装置
ｉ９の行う処理のうち、（２）〜（５）、（８）〜（１
２）および（１５）〜（１７）の処理（ＣＡＳＨモード
）と同じ処理である。従って、装置を実現する上では、
ヒツト率監視装置９とキャッシュメモリ制御装置４とは
一体にして上記重複を避けることが好ましく、更に、デ
ィスク制御装置６をも含めて一体化し、全体で１個の制
御装置としても良い。
ｉ９の行う処理のうち、（２）〜（５）、（８）〜（１
２）および（１５）〜（１７）の処理（ＣＡＳＨモード
）と同じ処理である。従って、装置を実現する上では、
ヒツト率監視装置９とキャッシュメモリ制御装置４とは
一体にして上記重複を避けることが好ましく、更に、デ
ィスク制御装置６をも含めて一体化し、全体で１個の制
御装置としても良い。
上記実施例に示した如く構成することにより、ヒツト率
が低い場合にはモードが切換わってキャッシュメモリ無
しのディスク装置と同じ性能でアクセスすることが可能
で、ヒツト率が高い場合には従来のキャッシュメモリ付
きディスク装置と同様のキャッシュメモリの高速性を生
かしたアクセスが可能なディスク系が構成できる。
が低い場合にはモードが切換わってキャッシュメモリ無
しのディスク装置と同じ性能でアクセスすることが可能
で、ヒツト率が高い場合には従来のキャッシュメモリ付
きディスク装置と同様のキャッシュメモリの高速性を生
かしたアクセスが可能なディスク系が構成できる。
なお、上記説明においては、本発明を磁気ディスク装置
に適用した例を示したが、本発明はこれに限定されるべ
きものではなく、光デイスク装置あるいは磁気バブル装
置等の他の外部記憶装置にも適用可能であることは言う
までもない。
に適用した例を示したが、本発明はこれに限定されるべ
きものではなく、光デイスク装置あるいは磁気バブル装
置等の他の外部記憶装置にも適用可能であることは言う
までもない。
以上述べた如く、本発明によれば、チャネルと外部記憶
装置との間にキャッシュメモリを有するシステムにおい
て、ヒツト率を監視する手段を設け、ヒツト率が予め設
定した値より高いときは上記キャッシュメモリを経由し
てデータの読書きを行い、ヒツト率が上記設定値より低
いときは上記キャッシュメモリを経由せず、直接上記外
部記憶装置との間でデータの読書きを行うようにしたの
で、ヒツト率が変動してもアクセス性能を維持可能なキ
ャッシュメモリ制御方式を実現することができるという
顕著な効果を奏するものである。
装置との間にキャッシュメモリを有するシステムにおい
て、ヒツト率を監視する手段を設け、ヒツト率が予め設
定した値より高いときは上記キャッシュメモリを経由し
てデータの読書きを行い、ヒツト率が上記設定値より低
いときは上記キャッシュメモリを経由せず、直接上記外
部記憶装置との間でデータの読書きを行うようにしたの
で、ヒツト率が変動してもアクセス性能を維持可能なキ
ャッシュメモリ制御方式を実現することができるという
顕著な効果を奏するものである。
第１図は従来のキャッシュメモリ付きディスクシステム
の構成図、第２図は本発明の一実施例を示すキャッシュ
メモリ付きディスクシステムの構成図、第３図はその要
部であるヒツト率監視装置の処理フローチャー小、第４
図、第５図はデータの構成を説明する図、第６図はキャ
ッシュメモリ内容表を示す図、第７図〜第１２図は処理
の詳細を示す図である。 ■＝チャネル、２：主メモリ、３Ａ：キャッシュメモリ
付きディスク装置、４：キャッシュメモリ制御装置、５
：キャッシュメモリ、６：ディスク制御装置、７：ディ
スク装置。 嘉４制 ＄５″ｒＡ 嵜７別 鰯Ｂ 図 易２図 手続補正書（方式） 昭和５９ 年特許願第 ５２１０２ 号発明の名称 キャッシュメモリ制御方式 補正をする者 軒（と１係 特許出願人 名 称 ！５１Ｑ１株式会月 日 立 製 作所代 理
人
の構成図、第２図は本発明の一実施例を示すキャッシュ
メモリ付きディスクシステムの構成図、第３図はその要
部であるヒツト率監視装置の処理フローチャー小、第４
図、第５図はデータの構成を説明する図、第６図はキャ
ッシュメモリ内容表を示す図、第７図〜第１２図は処理
の詳細を示す図である。 ■＝チャネル、２：主メモリ、３Ａ：キャッシュメモリ
付きディスク装置、４：キャッシュメモリ制御装置、５
：キャッシュメモリ、６：ディスク制御装置、７：ディ
スク装置。 嘉４制 ＄５″ｒＡ 嵜７別 鰯Ｂ 図 易２図 手続補正書（方式） 昭和５９ 年特許願第 ５２１０２ 号発明の名称 キャッシュメモリ制御方式 補正をする者 軒（と１係 特許出願人 名 称 ！５１Ｑ１株式会月 日 立 製 作所代 理
人
Claims (1)
- （１）計算機チャネルと外部記憶装置との間にキャッシ
ュメモリを有するシステムにおいて、ヒツト率を監視す
る手段を設け、ヒツト率が高いときは上記キャッシュメ
モリを経由してデータの読書きを行い、ヒツト率が低い
ときは上記キャッシュメモリを経由せず、直接上記外部
記憶装置との間でデータの読書きを行うことを特徴とす
るキャッシュメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052102A JPS60196860A (ja) | 1984-03-21 | 1984-03-21 | キヤツシユメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052102A JPS60196860A (ja) | 1984-03-21 | 1984-03-21 | キヤツシユメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196860A true JPS60196860A (ja) | 1985-10-05 |
Family
ID=12905483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59052102A Pending JPS60196860A (ja) | 1984-03-21 | 1984-03-21 | キヤツシユメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196860A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242247A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | キヤツシユメモリ制御方式 |
| EP0354579A2 (en) * | 1988-08-11 | 1990-02-14 | Hitachi, Ltd. | A controller with a cache memory and control method of the cache memory |
| JPH0436847A (ja) * | 1990-05-31 | 1992-02-06 | Nec Corp | データ転送パス選択方法 |
| US7899992B2 (en) | 2005-02-21 | 2011-03-01 | Panasonic Corporation | Cache circuit and control circuits of a cache memory |
| JP2013512529A (ja) * | 2010-03-08 | 2013-04-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | データ記憶装置及び方法 |
-
1984
- 1984-03-21 JP JP59052102A patent/JPS60196860A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242247A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | キヤツシユメモリ制御方式 |
| EP0354579A2 (en) * | 1988-08-11 | 1990-02-14 | Hitachi, Ltd. | A controller with a cache memory and control method of the cache memory |
| EP0354579B1 (en) * | 1988-08-11 | 2000-07-12 | Hitachi, Ltd. | A controller with a cache memory and control method of the cache memory |
| JPH0436847A (ja) * | 1990-05-31 | 1992-02-06 | Nec Corp | データ転送パス選択方法 |
| US7899992B2 (en) | 2005-02-21 | 2011-03-01 | Panasonic Corporation | Cache circuit and control circuits of a cache memory |
| JP2013512529A (ja) * | 2010-03-08 | 2013-04-11 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | データ記憶装置及び方法 |
| US8924645B2 (en) | 2010-03-08 | 2014-12-30 | Hewlett-Packard Development Company, L. P. | Data storage apparatus and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5305621B2 (ja) | 複数のデータ構造を用いてキャッシュ内のデータを管理するシステム | |
| US9921973B2 (en) | Cache management of track removal in a cache for storage | |
| JPS619722A (ja) | デイスク記憶装置のトラツクでペ−ジを再配列する装置 | |
| US5694570A (en) | Method and system of buffering data written to direct access storage devices in data processing systems | |
| JPS60196860A (ja) | キヤツシユメモリ制御方式 | |
| JPS6331805B2 (ja) | ||
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| JPH0773107A (ja) | ディスク・システムの制御方法 | |
| JP3166827B2 (ja) | 外部記憶装置とキャッシュメモリの制御方法 | |
| JP2636470B2 (ja) | データ転送パス選択方法 | |
| US6804754B1 (en) | Space management in compressed main memory | |
| JPH02293945A (ja) | マイクロプロセツサ | |
| EP0513784A1 (en) | Cache control system | |
| JP2001051901A (ja) | キャッシュ記憶装置 | |
| JPS6331806B2 (ja) | ||
| JPH0460730A (ja) | キャッシュ制御方式 | |
| JP3083530B2 (ja) | キャッシュメモリのデータ管理方法およびキャッシュ制御装置 | |
| JPH06342401A (ja) | 二次記憶制御装置 | |
| JP3284508B2 (ja) | データ先読み制御装置 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JP2972451B2 (ja) | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 | |
| JPH03296841A (ja) | キャッシュ制御方式 | |
| JPS59180876A (ja) | メモリ・アクセス制御方式 | |
| JPH03116345A (ja) | データ処理装置 | |
| JPH045740A (ja) | ディスク・キャッシュ制御方式 |