JP5305621B2 - 複数のデータ構造を用いてキャッシュ内のデータを管理するシステム - Google Patents
複数のデータ構造を用いてキャッシュ内のデータを管理するシステム Download PDFInfo
- Publication number
- JP5305621B2 JP5305621B2 JP2007186509A JP2007186509A JP5305621B2 JP 5305621 B2 JP5305621 B2 JP 5305621B2 JP 2007186509 A JP2007186509 A JP 2007186509A JP 2007186509 A JP2007186509 A JP 2007186509A JP 5305621 B2 JP5305621 B2 JP 5305621B2
- Authority
- JP
- Japan
- Prior art keywords
- entry
- data
- readable medium
- computer readable
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 abstract description 24
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000004079 stearyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
- G06F12/124—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list being minimized, e.g. non MRU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
本発明は、複数のデータ構造を使用してキャッシュ内のデータを管理するシステムに関する。
キャッシュ管理システムは、ストレージ装置内に維持されるデータを、メモリ装置などのより高速なアクセス媒体に格納し、その結果、ストレージからのデータを求める要求に、より高速アクセスのキャッシュ・メモリから、より高速にサービスすることができる。キャッシュ管理システムは、ストレージからキャッシュにステージされたデータ単位ごとに１エントリを有するリンク・リストを維持することができる。一般的に使用される最長時間未使用（ＬＲＵ：Least Recently Used）キャッシュ技法では、キャッシュ内のデータがアクセスされた場合、すなわちキャッシュ「ヒット」の場合、アクセスされたデータに関するＬＲＵリスト内のエントリが、リストの最短時間未使用（ＭＲＵ：Most Recently Used）端に移動される。要求されたデータがキャッシュ内にない場合、すなわちキャッシュ・ミスである場合、そのエントリがリストのＬＲＵ端にあるキャッシュ内のデータを削除する（すなわちストレージにデステージする）ことができ、キャッシュにステージされた新しいデータに関するエントリがＬＲＵリストのＭＲＵ端に追加される。このＬＲＵキャッシュ技法では、より頻繁にアクセスされるデータがキャッシュにとどまる可能性が高く、一方あまり頻繁にアクセスされないデータがリストのＬＲＵ端から削除されて、新たにアクセスされるデータのためにキャッシュ内に空間が作成される可能性が高くなる。
複数のスレッド、またはマルチプロセッサ環境内の異なるプロセッサが同一のキャッシュからのデータにアクセスしている非同期コンピューティング環境では、ＭＲＵエントリがロックによって保護され、ＭＲＵエントリへのアクセスが直列化される。このことは、１つまたは複数のスレッドが、そのキャッシュ・ヒット・オペレーションまたはキャッシュ・ミス・オペレーションを完了するために、ＭＲＵエントリに対するロックを保持するスレッドを待機しなければならないことを意味する。マルチスレッド化環境では、すべてのキャッシュ・ヒットおよびキャッシュ・ミスはこのロックに対するアクセスを必要とするので、このロックに対する著しい量の競合が存在する。そのような競合は、仮想メモリ、データベース、ファイル・システム、およびストレージ・コントローラなどの高性能環境および高スループット環境にとって望ましくないと考えられる。
図１に、ストレージ装置からキャッシュされたデータを管理するために従来技術で周知のクロック・データ構造（または「クロック」）２を示す。クロック２は循環バッファを備える。クロック２は、クロック２のヘッド・エントリ６とテール・エントリ８との間を指し示すクロック・ハンド４を含む。ストレージからのデータがヘッド・エントリ６に追加される。クロック・アルゴリズムは、クロック２のエントリすなわちページごとに「ページ参照ビット」を維持する。データが最初にストレージからキャッシュに運ばれたとき、キャッシュされたデータに関するエントリに対するページ参照ビットが０にセットされる。キャッシュ内のデータがアクセスされたとき、アクセスされたデータに関するページ参照ビットが１にセットされる。
キャッシュ内のデータをストレージから新たにアクセスされたデータと置き換えるために、クロック・ハンド４の所のヘッド・エントリ６がページ参照ビット０を有する場合、ヘッド・エントリ６に対応するデータがキャッシュからデステージされ、新しいページに関する情報がヘッド・エントリ６に追加される。現ヘッド・エントリ６に関するページ参照ビットが１である場合、ページ参照ビットが０にリセットされ、置き換えるためのページ参照ビット０を有するヘッド・エントリ６を見つけるまで、クロック・ハンド４がクロック２内を前方に移動する。仮想メモリ応用例では、ページ参照ビットをハードウェアで変更することができる。
クロック・キャッシュ技法の１つの利点は、ＬＲＵキャッシュ技法の場合のようにキャッシュ・ヒットに関するＭＲＵ位置にページを移動する必要がないことである。ＬＲＵキャッシュ技法は、アクセスされたデータに関するＬＲＵリスト内のエントリをＭＲＵ位置に移動するのにロックおよび直列化を必要とする。さらに、クロック・キャッシュ技法のヒット率は通常、ＬＲＵキャッシュ方法のヒット率に匹敵する。このため、クロック・キャッシュ技法の変形例が多くのオペレーティング・システムおよびアプリケーション・プログラムで使用されている。しかし、ページをクロック構造のヘッド・エントリ６に追加するとき、キャッシュ・ミスに関してロックが依然として必要である。したがって、ＬＲＵ技法とクロック・キャッシュ技法は共に、キャッシュ内のデータを置き換えるときにロック競合を必要とする。
こうした理由で、キャッシュ内のデータを管理する技法を提供することが当技術分野で求められている。
複数のデータ構造を使用してキャッシュ内のデータを管理するシステムが提供される。複数のデータ構造がそれぞれ、第２コンピュータ可読媒体に追加された第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する。第１コンピュータ可読媒体内のデータを求める要求が受信される。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在するかどうかに関して判定が行われる。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在しないと判定したことに応答して、要求されたデータが第１コンピュータ可読媒体から取り出され、第２コンピュータ可読媒体に格納される。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在しないと判定したことに応答して、データ構造のうちの１つが選択され、取り出されたデータに関するエントリが、選択されたデータ構造に追加される。
別の実施形態では、データ構造のうちの１つを選択することは、データ構造のうちの１つをランダムに選択することを含む。
別の実施形態では、要求されたデータに関するエントリがデータ構造のうちの１つの中に存在しないと判定したことに応答して、取り出された要求されたデータを格納するために利用可能なスペースを第２コンピュータ可読媒体が有するかどうかに関して判定が行われる。第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、データ構造のうちの１つから１つのエントリが選択される。選択されたエントリに関するデータが第２コンピュータ可読媒体からデステージされる。
別の実施形態では、第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、データ構造のうちの１つから１つのエントリを選択することは、最も古いエントリを有するデータ構造のうちの１つを求めることを含み、選択したエントリが、求めたデータ構造内の最も古いエントリを含む。
別の実施形態では、第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、データ構造のうちの１つから１つのエントリを選択することは、データ構造のランダムなサブセットを選択すること、および選択したランダムなサブセットから、その最も古いエントリが選択したサブセット内の任意の他のデータ構造内の最も古いエントリよりも新しくない１つのデータ構造を選択することを含む。
別の実施形態では、データ構造は最長時間未使用（ＬＲＵ）リストを含み、取り出されたデータに関するエントリを追加することは、選択されたＬＲＵリストの最短時間未使用（ＭＲＵ）端にエントリを追加することを含む。
別の実施形態では、データ構造はクロックを含み、各クロックは、リスト内で互いに隣接するヘッド・エントリおよびテール・エントリを有し、取り出されたデータに関するエントリを追加することは、選択されたクロックのヘッド・エントリにエントリを追加することを含む。
別の実施形態では、クロック内のエントリは、エントリがアクセスされたかどうかを示す。要求されたデータに関するエントリがクロックのうちの１つの中に存在しないと判定したことに応答して、取り出された要求されたデータを格納するために利用可能なスペースを第２コンピュータ可読媒体が有するかどうかに関して判定が行われる。クロックのうちの１つが選択され、アクセスされていないと示されるクロック内の１つのエントリが求められる。求められたエントリに関するデータが、第２コンピュータ可読媒体からデステージされる。
別の実施形態では、複数のデータ構造がそれぞれ、第２コンピュータ可読媒体に追加された第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する。第１コンピュータ可読媒体内のデータを求める要求が受信され、要求されたデータに関するエントリがデータ構造のうちの１つの中に存在するかどうかに関して判定が行われる。要求されたデータに関する１つのエントリがデータ構造のうちの１つの中に存在すると判定したことに応答して、データ要求に関して、要求されたデータが第２コンピュータ可読媒体からアクセスされる。要求されたデータに関する１つのエントリがデータ構造のうちの１つの中に存在すると判定したことに応答して、データ構造のうちの１つが選択され、要求されたデータに関する１つのエントリが存在すると判定したことに応答して、要求されたデータに関する求められたエントリが、選択されたデータ構造に移動される。
別の実施形態では、要求されたデータに関する１つのエントリがデータ構造のうちの１つの中に存在すると判定したことに応答して、データ構造がランダムに選択される。
別の実施形態では、各データ構造が最長時間未使用（ＬＲＵ）リストおよびクロック・データ構造のうちの１つを含む１組のデータ構造のメンバである。
図２にコンピューティング環境の一実施形態を示す。システム１２は１つまたは複数のプロセッサ１４ａ、１４ｂ．．．１４ｎを含み、各プロセッサ１４ａ、１４ｂ．．．１４ｎは、ストレージ１６内の記憶位置を対象とする入出力（Ｉ／Ｏ）要求をサブミットする。キャッシュ・マネージャ１８はＩ／Ｏ要求を処理し、プロセッサ１４ａ、１４ｂ．．．１４ｎによって要求されるデータを、メモリ２２に格納された複数の最長時間未使用（ＬＲＵ）リスト２０ａ、２０ｂ．．．２０ｎのうちの１つにキャッシュする。キャッシュ・マネージャ１８は、ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎを使用して、メモリ２２にキャッシュされたストレージ１６からのデータを管理し、ストレージ１６からデータをいつステージおよびデステージするかを判定し、キャッシュ・ヒットを最適化し、キャッシュ・ミスを最小限に抑える。各ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎは、最短時間未使用（ＭＲＵ）端２４ａ、２４ｂ．．．２４ｎおよびＬＲＵ端２６ａ、２６ｂ．．．２６ｎを含む。ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎで識別されるストレージ１６からアクセスされるデータが、メモリ２２にキャッシュされる。
キャッシュ・マネージャ１８はさらに、メモリ２２のキャッシュ内に維持されるストレージ６からのデータに関する情報を有するキャッシュ・インデックス２８を維持する。キャッシュ・インデックス２８は、ストレージ１６内の特定の記憶アドレスまたは記憶位置からのデータがＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのうちの１つの中のエントリで識別されるかどうかを示す。ストレージ１６内の記憶アドレスまたは記憶位置は、トラック、ブロック、ページ、またはストレージ１６内のデータの任意のその他のセグメントを含むことができる。
ストレージ１６は、１つまたは複数のディスク・ドライブなどの１つまたは複数のストレージ装置、Justa Bunch of Disks (JBOD)、直接アクセス・ストレージ装置（ＤＡＳＤ）、Redundant Array of Independent Disks(RAID)アレイ、仮想化装置、テープ・ストレージ、フラッシュ・メモリなどのストレージ装置のアレイを含むことができる。メモリ２２は、ストレージ１６よりもスループットが高く、アクセスが高速である１つまたは複数のメモリ装置を含むことができる。代替実施形態では、メモリ２２およびストレージ１６は、当技術分野で周知の任意の適切なコンピュータ可読媒体を含むことができ、それによって、あるコンピュータ可読媒体が、Ｉ／Ｏ要求が対象とする別のコンピュータ可読媒体に対する高速アクセス・キャッシュとして機能する。プロセッサ１４ａ、１４ｂ．．．１４ｎは、別々のマイクロプロセッサ装置、あるいは１つまたは複数のマルチコア・マイクロプロセッサ装置上に実装された別々の処理コアを含むことができる。キャッシュ・マネージャ１８は、プロセッサ１４ａ、１４ｂ．．．１４ｎのうちの１つまたは複数によって実行されるコンピュータ・プログラムとして実装することができ、またはメモリ２２ハードウェア内に実装することができる。
一実施形態では、システム１２は、接続された複数のホストからストレージ１６に対する読取り要求および書込み要求を受信するストレージ・コントローラを備えることができる。
図３に、キャッシュ・インデックス２８内のキャッシュ・インデックス・エントリ３０の一実施形態を示し、キャッシュ・インデックス・エントリ３０は、記憶アドレスなどの記憶位置３２、キャッシュされた記憶位置３２に関するエントリを有するＬＲＵリスト１０ａ、１０ｂ．．．１０ｎを識別するＬＲＵリスト・フィールド３４、およびキャッシュされた記憶位置３２に関して識別されるＬＲＵリスト内のエントリ３６の位置を示す。
キャッシュ・インデックス２８は、記憶位置３２のハッシュに基づいてそのエントリが索引付けされるハッシュ・テーブルを含むことができる。あるいは、キャッシュ・インデックス２８は、ハッシュ・テーブル以外の当技術分野で周知の適切なインデックス型データ構造として実装することもできる。
図４は、ストレージ１６からメモリ２２へのデータのキャッシングを管理するためにキャッシュ・マネージャ１８によって実行されるオペレーションの一実施形態を示す。（ブロック１００で）ストレージ１６内のデータにアクセスする要求、例えば読取り要求または書込み要求を受信した時、キャッシュ・マネージャ１８は、（ブロック１０２で）キャッシュ・インデックス２８を処理し、要求された記憶アドレスがＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのうちの１つの中にあるかどうかを判定する。キャッシュされるデータの記憶位置は、ブロック、トラック、ページ、またはストレージのセグメントのその他の単位を含むことができる。（ブロック１０４で）要求された記憶アドレスに関するキャッシュ・インデックス・エントリ３０（図３）が存在する場合、要求されたデータがキャッシュ内にあり、すなわち「キャッシュ・ヒット」となる。そのような場合、キャッシュ・マネージャ１８は、（ブロック１０６で）キャッシュ・インデックス２８から、フィールド３４からのＬＲＵリスト２０ａ、２０ｂ．．．２０ｎと、要求されたデータに関するリスト内のエントリ３６とを求める。一実施形態では、キャッシュ・マネージャ１８は、アクセスされたデータに関するエントリを、エントリが含まれる現ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのＭＲＵ端２４ａ、２４ｂ．．．２４ｎに移動することができる。代替実施形態では、キャッシュ・マネージャ１８は、（ブロック１０８で）ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎ（求めたエントリを既に含むＬＲＵリストを含むことがあり、または含まないことがある）のうちの１つを選択することができ、例えばランダムに選択することができ、（ブロック１１０で）要求されたデータに関する求めたエントリを、選択したＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのＭＲＵ端２４ａ、２４ｂ．．．２４ｎに移動することができる。
（ブロック１０４で）要求された記憶アドレスに関するキャッシュ・インデックス２８内のエントリが存在しない場合、要求されたデータはキャッシュ内に存在せず、すなわち「キャッシュ・ミス」となる。そのような場合、（ブロック１１２で）キャッシュ・メモリ２２が満杯でない場合、すなわち要求されたデータに関して利用可能なスペースを有する場合、キャッシュ・マネージャ１８は、（ブロック１１４で）要求されたデータをキャッシュ・メモリ２２内にステージする。キャッシュ・メモリ２２内にステージされたデータに関するＬＲＵリスト・エントリを作成するために、キャッシュ・マネージャ１８は、（ブロック１１６で）ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのうちの１つを例えばランダムに選択し、（ブロック１１８で）ステージされたデータに関するエントリを、選択したＬＲＵリスト２０ａ、２０ｂ．．．２０ｎのＭＲＵ端２４ａ、２４ｂ．．．２４ｎに追加する。また、（ブロック１２０で）キャッシュ・インデックス・エントリ３０（図３）が、キャッシュ・インデックス２８に追加される。このキャッシュ・インデックス・エントリ３０は、要求されたデータの記憶アドレス３２と、ＬＲＵエントリ３６が追加される選択したＬＲＵリスト２０ａ、２０ｂ．．．２０ｎを識別するＬＲＵリスト・フィールド３４とを含む。（ブロック１１２で）キャッシュが満杯である場合、すなわち要求されたデータに関して利用可能なスペースを有さない場合、データをデステージする必要がある。データをデステージするために、キャッシュ・マネージャ１８は、（ブロック１２４で）ランダムに選択したリストのサブセットを処理して、そのサブセットのうち最も古いＬＲＵエントリ２６ａ、２６ｂ．．．２６ｎを有するリストを求めることにより、リストのうちの１つを選択する。各キャッシュ・エントリと共に、そのエントリに対する最後のアクセスの時刻を格納するタイムスタンプを維持することによって最も古いエントリを求めることができる。例えば、ｎ個のＬＲＵリストが存在する場合、ランダムに選択したリストのサブセットはｍ個のリストを含むことができる。一実施形態では、リストのサブセットすなわちｍは２でよい。次いで、キャッシュ・マネージャ１８は、（ブロック１２６で）ＬＲＵエントリ２６ａ．．．２６ｎに関するデータを選択したＬＲＵリスト２０ａ、２０ｂ．．．２０ｎからデステージする。データのデステージは、メモリ２２からデータを削除し、データに対する何らかの更新をストレージ１６に適用する。データをデステージした後、制御はブロック１１４に進み、要求されたデータをステージインする。ブロック１１０または１２０より、制御はブロック１２８に進み、要求されたデータを要求側プロセッサ１４ａ、１４ｂ．．．１４ｎに返す。
各ＬＲＵリストの間でエントリをランダムに分散させることにより、記載の実施形態は、同時にアクセスされる記憶位置が異なるＬＲＵリスト内のエントリを有する可能性を増加させて、データを要求するプロセッサ１４ａ、１４ｂ．．．１４ｎによるロック競合を回避しようとする。例えば、そのＬＲＵエントリが異なるＬＲＵリスト上にある記憶位置に対する２つの同時要求が存在する場合、２つの要求が同一のＬＲＵリスト内のＭＲＵエントリに対するアクセスを要求するときに生じるロック競合および直列化による遅延はない。しかし、２つの同時要求が、そのエントリが同一リスト上にあるデータに対するものである場合、ロック競合は依然として生じる可能性がある。それでも、記載の実施形態は、最後にアクセスしたエントリをＭＲＵ端およびＬＲＵ端に対する別々のロックを有する複数のＬＲＵリストにわたってランダムに分散させることにより、ロック競合の可能性を大幅に低減する。
図５は、ＬＲＵリスト２０ａ、２０ｂ．．．２０ｎ（図２）を使用する代わりに、キャッシュ・マネージャ１８がクロック・データ構造（または「クロック」）１５０ａ、１５０ｂ．．．１５０ｎをメモリ１５２内に維持して、ストレージ１６からのデータをキャッシュ・メモリ１５２内で管理する代替実施形態である。各クロック１５０ａ、１５０ｂ．．．１５０ｎは、それぞれのテール・エントリ１５６ａ、１５６ｂ．．．１５６ｎとヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎとの間の位置に対するポインタを与えるクロック・ハンド１５４ａ、１５４ｂ．．．１５４ｎを含む。キャッシュ・インデックス１６０は、クロックのうちの１つの中のエントリに対する記憶アドレスのインデックスを提供する。キャッシュ・インデックス１６０は、ハッシュ・テーブルまたはその他の適切なインデックス・データ構造を含むことができる。
図６は、キャッシュ・インデックス１６０内のエントリ１７０の一実施形態であり、エントリ１７０は、記憶アドレスなどの記憶位置１７２、記憶位置１７２に関するエントリを有するクロック１５０ａ、１５０ｂ．．．１５０ｎを識別するクロック・フィールド１７４、および記憶位置１７２に関して識別されるクロック内のエントリ１７６を示す。
図７に、キャッシュ・メモリ１５２を管理するためにクロック１５０ａ、１５０ｂ．．．１５０ｎを使用してキャッシュ・マネージャ１８によって実行されるオペレーションの一実施形態を示す。（ブロック２００で）記憶アドレスを求める要求を受信した時、キャッシュ・マネージャ１８は、（ブロック２０２で）キャッシュ・インデックス１６０を処理し、要求されたデータがクロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つの中にあるかどうかを判定する。（ブロック２０４で）要求された記憶アドレスに関するキャッシュ・インデックス・エントリ１６０が存在する場合、すなわち「キャッシュ・ヒット」である場合、キャッシュ・マネージャ１８は、（ブロック２０６で）キャッシュ・インデックス１６０から、要求されたデータに関するクロック１５０ａ、１５０ｂ．．．１５０ｎと、要求されたデータに関するクロック１５０ａ、１５０ｂ．．．１５０ｎ内のエントリ１７６（図６）とを求める。次いで、キャッシュ・マネージャ１８は、（ブロック２０８で）求めたエントリに関するエントリ・ビットをセットして、エントリがアクセスされたことを示し（例えば、ページ参照ビットを「１」にセットする）、（ブロック２１０で）要求されたデータを返す。（ブロック２０４で）キャッシュ・インデックス１６０が要求された記憶アドレスに関するエントリを含まない場合、すなわち「キャッシュ・ミス」である場合、かつ（ブロック２１２で）キャッシュ・メモリ１５２が満杯でない場合、すなわち要求されたデータに関して利用可能なスペースを有する場合、キャッシュ・マネージャ１８は、（ブロック２１４で）要求されたデータをキャッシュ・メモリ１５２にステージし、（ブロック２１６で）クロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つを選択する。クロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つはランダムに選択することができる。（ブロック２１８で）ステージしたデータに関するクロック・エントリ１７６（図６）が選択したクロック１５０ａ、１５０ｂ．．．１５０ｎのヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎに追加され、（ブロック２２０で）キャッシュ・インデックス・エントリ１７０がキャッシュ・インデックス１６０に追加される。このキャッシュ・インデックス・エントリ１７０は、要求されたデータの記憶アドレス１７２、選択したクロックを識別するクロック・フィールド１７４、およびメモリ１５２にステージされたデータに関する選択したクロック内のエントリ１７６を含む。ブロック２２０から、制御はブロック２１０に進み、データを返す。
（ブロック２１２で）メモリ・キャッシュ１５２が満杯である場合、すなわち要求されたデータに関して利用可能なスペースを有さない場合、キャッシュ・マネージャ１８は、（ブロック２２２で）クロック１５０ａ、１５０ｂ．．．１５０ｎのサブセットをランダムに選択して、ランダムに選択したクロックのサブセットのうち最大のクロック、すなわち最も多くのエントリ１７６を有するクロック（そのクロックからエントリが削除されることになる）を求めることにより、クロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つを選択することができる。各クロックについて、クロック内のエントリの数を示すカウンタが維持される。カウンタを使用して、１組のクロックの中から、最大のクロック、すなわち最も多くのエントリを含むクロックを求めることができる。あるいは、キャッシュ・マネージャ１８は、キャッシュ・ミスのためにメモリ１５２にステージされるデータに関するエントリで更新すべきクロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つをランダムに選択することもできる。
（ブロック２２４で）選択したクロック１５０ａ、１５０ｂ．．．１５０ｎのクロック・ハンド１５４ａ、１５４ｂ．．．１５４ｎの所のヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎがアクセスされたと示される場合、すなわちそのエントリに関するページ参照ビットが「１」にセットされる場合、キャッシュ・マネージャ１８は、（ブロック２２６で）記憶アドレスがアクセスされていないことを示すようにエントリ１７６に関するビットを例えば「０」にセットして、クロック・ハンド１５４ａ、１５４ｂ．．．１５４ｎを１エントリ前方に移動し、その結果、以前のヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎが今度は新しいクロック・ハンド位置のテール・エントリ１５６ａ、１５６ｂ．．．１５６ｎとなる。「未アクセス」、例えば「０」を示すようにエントリに関するビットをリセットした後、（ブロック２２６で）制御はブロック２２４に戻り、その結果、エントリが最近アクセスされていないこと、例えばページ参照ビットが０であることをそのアクセス・ビットが示すヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎに達するまで、クロック・ハンド１５４ａ、５４ｂ．．．１５４ｎは前方に移動し続ける。
（ブロック２２４で）キャッシュ内の記憶アドレスがアクセスされていないこと、例えばページ参照ビットが０であることをクロック・ハンド１５４ａ、１５４ｂ．．．１５４ｎの所のヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎが示す場合、キャッシュ・マネージャ１８は、（ブロック２２８で）ヘッド・エントリ１５８ａ、１５８ｂ．．．１５８ｎに関するデータが修正された場合、そのデータをキャッシュ・メモリ１５２からストレージ１６にデステージする。データが修正されていない場合、データを廃棄することができる。次いで、制御はブロック２１４に進み、要求されたデータをステージインし、要求されたデータに関するエントリをクロック１５０ａ、１５０ｂ．．．１５０ｎのうちの１つに追加し、要求されたデータを返す。
各クロック・データ構造の間でエントリをランダムに分散させることにより、記載の実施形態は、同時にアクセスされる記憶位置が異なるクロック内のエントリを有する可能性を増加させて、キャッシュ・ミスがあるときにプロセッサ１４ａ、１４ｂ．．．１４ｎによるロック競合を回避しようとする。例えば、そのクロック・エントリが異なるクロック上にある記憶位置に対する２つの同時要求が存在する場合、キャッシュ・ミスが存在する場合にロック競合および直列化による遅延はない。キャッシュ・ミスに対して、キャッシュにステージされるデータに関して異なるクロックを別々に更新することができるからである。記載の実施形態は、最後にアクセスしたエントリを別々のロックを有する複数のクロックにわたってランダムに分散させることにより、ロック競合の可能性を大幅に低減する。さらに、複数のリストの使用は、ロッキング遅延を回避することによってシステム転送スループットを改善する。
追加の実施形態の詳細
ソフトウェア、ファームウェア、ハードウェア、またはそれらの任意の組合せを生成するための標準プログラミング技法または標準エンジニアリング技法あるいはその両方を使用する方法、装置、または製品(article of manufacture)、さらにはプログラムとして記載のオペレーションを実装することができる。「コンピュータ可読媒体」内に維持されるコードとして記載のオペレーションを実装することができる。プロセッサは、コンピュータ可読媒体からコードを読み取り、実行することができる。コンピュータ可読媒体は、磁気記憶媒体（例えばハード・ディスク・ドライブ、フロッピィ・ディスク、テープなど）、光学式ストレージ（ＣＤ−ＲＯＭ、ＤＶＤ、光ディスクなど）、揮発性および不揮発性メモリ装置（例えばＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリ、ファームウェア、プログラマブル論理など）の媒体を含むことができる。さらに、記載のオペレーションを実装するコードを、ハードウェア論理（例えば集積回路チップ、プログラマブル・ゲート・アレイ（ＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）として実装することができる。さらに、記載のオペレーションを実装するコードを「伝送信号」として実装することができる。伝送信号は、空間を介して、または光ファイバ、銅線などの伝送媒体を介して伝播することができる。コードまたは論理がその中に符号化される伝送信号は、ワイヤレス信号、衛星伝送、電波、赤外線信号、Bluetoothなどをさらに含むことができる。コードまたは論理がその中に符号化される伝送信号は、送信局で送信することができ、受信局で受信することができ、伝送信号内に符号化されるコードまたは論理は、受信側および送信側の局または装置で復号化し、ハードウェアまたはコンピュータ可読媒体内に格納することができる。「製品」は、コードをその中に実装することのできるコンピュータ可読媒体、ハードウェア論理、または伝送信号、あるいはそれらの組合せを含む。記載のオペレーションの実施形態を実装するコードがその中に符号化される装置は、コンピュータ可読媒体またはハードウェア論理を含むことができる。もちろん、本発明の範囲から逸脱することなくこの構成に対して多くの修正を行えること、および製品が当技術分野で周知の適切な情報運搬媒体を含むことができることを当業者は理解されよう。
ソフトウェア、ファームウェア、ハードウェア、またはそれらの任意の組合せを生成するための標準プログラミング技法または標準エンジニアリング技法あるいはその両方を使用する方法、装置、または製品(article of manufacture)、さらにはプログラムとして記載のオペレーションを実装することができる。「コンピュータ可読媒体」内に維持されるコードとして記載のオペレーションを実装することができる。プロセッサは、コンピュータ可読媒体からコードを読み取り、実行することができる。コンピュータ可読媒体は、磁気記憶媒体（例えばハード・ディスク・ドライブ、フロッピィ・ディスク、テープなど）、光学式ストレージ（ＣＤ−ＲＯＭ、ＤＶＤ、光ディスクなど）、揮発性および不揮発性メモリ装置（例えばＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリ、ファームウェア、プログラマブル論理など）の媒体を含むことができる。さらに、記載のオペレーションを実装するコードを、ハードウェア論理（例えば集積回路チップ、プログラマブル・ゲート・アレイ（ＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）として実装することができる。さらに、記載のオペレーションを実装するコードを「伝送信号」として実装することができる。伝送信号は、空間を介して、または光ファイバ、銅線などの伝送媒体を介して伝播することができる。コードまたは論理がその中に符号化される伝送信号は、ワイヤレス信号、衛星伝送、電波、赤外線信号、Bluetoothなどをさらに含むことができる。コードまたは論理がその中に符号化される伝送信号は、送信局で送信することができ、受信局で受信することができ、伝送信号内に符号化されるコードまたは論理は、受信側および送信側の局または装置で復号化し、ハードウェアまたはコンピュータ可読媒体内に格納することができる。「製品」は、コードをその中に実装することのできるコンピュータ可読媒体、ハードウェア論理、または伝送信号、あるいはそれらの組合せを含む。記載のオペレーションの実施形態を実装するコードがその中に符号化される装置は、コンピュータ可読媒体またはハードウェア論理を含むことができる。もちろん、本発明の範囲から逸脱することなくこの構成に対して多くの修正を行えること、および製品が当技術分野で周知の適切な情報運搬媒体を含むことができることを当業者は理解されよう。
記載の実施形態では、キャッシュ内のデータに関するエントリを格納するのに使用されるデータ構造は、ＬＲＵリストまたはクロックを含んだ。代替実施形態では、追加の適切なデータ構造を使用して情報のエントリを格納し、キャッシュ内のデータを管理することができる。さらに、記載の実施形態では、エントリを格納するのに使用されるデータ構造が、同じタイプの例えばＬＲＵリスト、クロックであった。代替実施形態では、キャッシュ・エントリを格納するのに使用される複数のデータ構造は混合タイプでよい。
変数「ｎ」および「ｍ」は、要素の可変数を表すのに使用されるときに、要素の任意の数の例を示すことがあり、異なる要素と共に使用されるときに、異なる整数を表すことがある。
互いに通信する装置は、明白に指定されるのでない限り、互いに連続的に通信する必要はない。さらに、互いに通信する装置は、１つまたは複数の媒介を介して直接的または間接的に通信することができる。
互いに通信するいくつかの構成要素を有する一実施形態の記述は、すべてのそのような構成要素が必要であることを示唆しない。逆に、本発明の可能な多種多様な実施形態を示すのに様々な任意選択の構成要素が記述される。
さらに、プロセス・ステップ、方法ステップ、アルゴリズムなどが順番に記述されることがあるが、そのようなプロセス、方法、およびアルゴリズムを代替の順序で機能するように構成することができる。言い換えれば、記述される何らかのシーケンスまたは順序のステップは、必ずしも、ステップがその順序で実施されるという要件を示すわけではない。本明細書に記載のプロセスのステップは、実用的な任意の順序で実施することができる。さらに、一部のステップを同時に実施することができる。
単一の装置または物品が本明細書で説明されるとき、複数の装置／物品（それらが協働するか否かに関わらず）を単一の装置／物品の代わりに使用できることを容易に理解されよう。同様に、複数の装置または物品が本明細書で説明される場合に（それらが協働するか否かに関わらず）、その複数の装置または物品の代わりに単一の装置／物品を使用することができ、あるいは図示される数の装置またはプログラムの代わりに異なる数の装置／物品を使用できることを容易に理解されよう。装置の機能または特徴あるいはその両方を、そのような機能／特徴を有するものとして明示的には説明されていない１つまたは複数の他の装置で代替的に実施することができる。したがって、本発明の他の実施形態は、装置自体を含む必要がない。
図示される図４および７のオペレーションは、一定のイベントが一定の順序で生じることを示す。代替実施形態では、一定のオペレーションを異なる順序で実行することができ、修正または除去することができる。さらに、上述の論理にステップを追加することができ、ステップは、依然として記載の実施形態に準拠することができる。さらに、本明細書に記載のオペレーションを順次行うことができ、または一定のオペレーションを並列に処理することができる。さらに、オペレーションを単一の処理装置または分散処理装置で実行することができる。
上記の本発明の様々な実施形態の説明を例示および説明のために提示した。これは網羅的なものではなく、本発明を開示の厳密な形態に限定するものでもない。上記の教示に照らして多数の修正形態および変形形態が可能である。本発明の範囲はこの詳細な説明によって限定されるのではなく、本明細書に添付の特許請求の範囲によって限定されるものとする。上記の仕様、例、およびデータは、本発明の構成の製造および使用の完全な説明を与える。本発明の精神および範囲から逸脱することなく本発明の多数の実施形態を作成することができるので、本発明は本明細書に添付の特許請求の範囲に属する。
２ クロック・データ構造
４ クロック・ハンド
６ ヘッド・エントリ
８ テール・エントリ
１２ システム
１４ａ、１４ｂ．．．１４ｎ プロセッサ
１６ ストレージ
１８ キャッシュ・マネージャ
２０ａ、２０ｂ．．．２０ｎ 最長時間未使用（ＬＲＵ）リスト
２２ メモリ
２４ａ、２４ｂ．．．２４ｎ 最短時間未使用（ＭＲＵ）端
２６ａ、２６ｂ．．．２６ｎ ＬＲＵ端
２８ キャッシュ・インデックス
３０ キャッシュ・インデックス・エントリ
３２ 記憶位置
３４ ＬＲＵリスト
３６ エントリ
１５０ａ、１５０ｂ．．．１５０ｎ クロック・データ構造
１５２ キャッシュ・メモリ
１５４ａ、１５４ｂ．．．１５４ｎ クロック・ハンド
１５６ａ、１５６ｂ．．．１５６ｎ テール・エントリ
１５８ａ、１５８ｂ．．．１５８ｎ ヘッド・エントリ
１６０ キャッシュ・インデックス
１７０ エントリ
１７２ 記憶位置
１７４ クロック
１７６ エントリ
４ クロック・ハンド
６ ヘッド・エントリ
８ テール・エントリ
１２ システム
１４ａ、１４ｂ．．．１４ｎ プロセッサ
１６ ストレージ
１８ キャッシュ・マネージャ
２０ａ、２０ｂ．．．２０ｎ 最長時間未使用（ＬＲＵ）リスト
２２ メモリ
２４ａ、２４ｂ．．．２４ｎ 最短時間未使用（ＭＲＵ）端
２６ａ、２６ｂ．．．２６ｎ ＬＲＵ端
２８ キャッシュ・インデックス
３０ キャッシュ・インデックス・エントリ
３２ 記憶位置
３４ ＬＲＵリスト
３６ エントリ
１５０ａ、１５０ｂ．．．１５０ｎ クロック・データ構造
１５２ キャッシュ・メモリ
１５４ａ、１５４ｂ．．．１５４ｎ クロック・ハンド
１５６ａ、１５６ｂ．．．１５６ｎ テール・エントリ
１５８ａ、１５８ｂ．．．１５８ｎ ヘッド・エントリ
１６０ キャッシュ・インデックス
１７０ エントリ
１７２ 記憶位置
１７４ クロック
１７６ エントリ
Claims (10)
- 第１コンピュータ可読媒体と通信するシステムであって、
少なくとも１つのプロセッサと、
第２コンピュータ可読媒体と、
前記第２コンピュータ可読媒体に追加された前記第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する複数のデータ構造と、
前記第２コンピュータ可読媒体に対するアクセスを管理するキャッシュ・マネージャとを備え、
前記キャッシュ・マネージャによって実行されるオペレーションが、
前記第１コンピュータ可読媒体内のデータを求める要求を１つのプロセッサから受信するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記第１コンピュータ可読媒体から前記要求されたデータを取り出し、前記第２コンピュータ可読媒体に格納するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記データ構造のうちの１つをランダムに選択するステップと、
前記取り出したデータに関するエントリを前記選択したデータ構造に追加するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記取り出した要求されたデータを格納するために利用可能なスペースを前記第２コンピュータ可読媒体が有するかどうかを判定するステップと、
前記第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、前記データ構造のうちの１つから１つのエントリを選択するステップと、
前記第２コンピュータ可読媒体から前記選択したエントリに関するデータをデステージするステップとを含み、
前記第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、前記データ構造のうちの１つから１つのエントリを選択するステップが、
前記データ構造のランダムなサブセットを選択するステップと、
前記選択したランダムなサブセットから、その最も古いエントリが前記選択したサブセット内の任意の他のデータ構造内の最も古いエントリよりも新しくない１つのデータ構造を選択するステップとを含む、システム。 - 第１コンピュータ可読媒体と通信するシステムであって、
少なくとも１つのプロセッサと、
第２コンピュータ可読媒体と、
前記第２コンピュータ可読媒体に追加された前記第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する複数のデータ構造と、
前記第２コンピュータ可読媒体に対するアクセスを管理するキャッシュ・マネージャとを備え、
前記キャッシュ・マネージャによって実行されるオペレーションが、
前記第１コンピュータ可読媒体内のデータを求める要求を１つのプロセッサから受信するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記第１コンピュータ可読媒体から前記要求されたデータを取り出し、前記第２コンピュータ可読媒体に格納するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記データ構造のうちの１つをランダムに選択するステップと、
前記取り出したデータに関するエントリを前記選択したデータ構造に追加するステップとを含み、
前記データ構造がクロックを含み、各クロックが、循環バッファ内で互いに隣接するヘッド・エントリおよびテール・エントリを有し、前記取り出したデータに関する前記エントリを追加するステップが、前記選択したクロックの前記ヘッド・エントリに前記エントリを追加するステップを含む、システム。 - 前記クロック内の前記エントリは、前記エントリにアクセスされたかどうかを示し、前記キャッシュ・マネージャによって実行される前記オペレーションが、
前記要求されたデータに関するエントリが前記クロックのうちの１つの中に存在しないと判定したことに応答して、前記取り出した要求されたデータを格納するために利用可能なスペースを前記第２コンピュータ可読媒体が有するかどうかを判定するステップと、
前記クロックのうちの１つをランダムに選択するステップと、
アクセスされていないと示される前記クロック内の１つのエントリを求めるステップと、
前記求めたエントリに関するデータを前記第２コンピュータ可読媒体からデステージするステップとをさらに含む、請求項２に記載のシステム。 - 前記クロック内の１つのエントリを求めるステップが、
前記クロックのランダムなサブセットを選択するステップと、
前記選択したランダムなサブセットから、最も多くのエントリを有する１つのクロックを選択するステップと
を含む請求項３に記載のシステム。 - 前記データ構造が最長時間未使用（ＬＲＵ）リストを含み、前記取り出したデータに関する前記エントリを追加するステップが、選択したＬＲＵリストの最短時間未使用（ＭＲＵ）端に前記エントリを追加するステップを含む、請求項１〜４の何れかに記載のシステム。
- 前記第２コンピュータ可読媒体内の記憶位置に関するデータが前記データ構造のうちの１つの中の１つのエントリで識別されるかどうかを示すキャッシュ・インデックスをさらに備え、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップが、
前記キャッシュ・インデックスから、前記要求されたデータに関する前記エントリが存在するかどうかを判定するステップを含む、請求項１〜４の何れかに記載のシステム。 - 第１コンピュータ可読媒体と通信するシステムであって、
プロセッサと、
第２コンピュータ可読媒体と、
前記第２コンピュータ可読媒体に追加された前記第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する複数のデータ構造と、
前記第２コンピュータ可読媒体に対するアクセスを管理するキャッシュ・マネージャとを備え、前記キャッシュ・マネージャによって実行されるオペレーションが、
前記第１コンピュータ可読媒体内のデータを求める要求を前記プロセッサから受信するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップと、
前記要求されたデータに関する１つのエントリが前記データ構造のうちの１つの中に存在すると判定したことに応答して、前記データ要求に関して、前記第２コンピュータ可読媒体から前記要求されたデータにアクセスするステップと、
前記要求されたデータに関する１つのエントリが前記データ構造のうちの１つの中に存在すると判定したことに応答して、前記データ構造のうちの１つをランダムに選択するステップと、
前記要求されたデータに関する１つのエントリが存在すると判定したことに応答して、前記要求されたデータに関する求めたエントリを選択された前記データ構造に移動するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在しないと判定したことに応答して、前記取り出した要求されたデータを格納するために利用可能なスペースを前記第２コンピュータ可読媒体が有するかどうかを判定するステップと、
前記第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、前記データ構造のうちの１つから１つのエントリを選択するステップと、
前記第２コンピュータ可読媒体から前記選択したエントリに関するデータをデステージするステップとを含み、
前記第２コンピュータ可読媒体が利用可能なスペースを有さないと判定したことに応答して、前記データ構造のうちの１つから１つのエントリを選択するステップが、
前記データ構造のランダムなサブセットを選択するステップと、
前記選択したランダムなサブセットから、その最も古いエントリが前記選択したサブセット内の任意の他のデータ構造内の最も古いエントリよりも新しくない１つのデータ構造を選択するステップとを含む、システム。 - 第１コンピュータ可読媒体と通信するシステムであって、
プロセッサと、
第２コンピュータ可読媒体と、
前記第２コンピュータ可読媒体に追加された前記第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する複数のデータ構造と、
前記第２コンピュータ可読媒体に対するアクセスを管理するキャッシュ・マネージャとを備え、前記キャッシュ・マネージャによって実行されるオペレーションが、
前記第１コンピュータ可読媒体内のデータを求める要求を前記プロセッサから受信するステップと、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップと、
前記要求されたデータに関する１つのエントリが前記データ構造のうちの１つの中に存在すると判定したことに応答して、前記データ要求に関して、前記第２コンピュータ可読媒体から前記要求されたデータにアクセスするステップと、
前記要求されたデータに関する１つのエントリが前記データ構造のうちの１つの中に存在すると判定したことに応答して、前記データ構造のうちの１つをランダムに選択するステップと、
前記要求されたデータに関する１つのエントリが存在すると判定したことに応答して、前記要求されたデータに関する求めたエントリを選択された前記データ構造に移動するステップとを含み、
前記データ構造がクロックを含み、各クロックが、循環バッファ内で互いに隣接するヘッド・エントリおよびテール・エントリを有し、前記取り出したデータに関する前記エントリを追加するステップが、前記選択したクロックの前記ヘッド・エントリに前記エントリを追加するステップを含む、システム。 - 前記クロック内の前記エントリは、前記エントリにアクセスされたかどうかを示し、前記キャッシュ・マネージャによって実行される前記オペレーションが、
前記要求されたデータに関するエントリが前記クロックのうちの１つの中に存在しないと判定したことに応答して、前記取り出した要求されたデータを格納するために利用可能なスペースを前記第２コンピュータ可読媒体が有するかどうかを判定するステップと、
前記クロックのうちの１つをランダムに選択するステップと、
アクセスされていないと示される前記クロック内の１つのエントリを求めるステップと、
前記求めたエントリに関するデータを前記第２コンピュータ可読媒体からデステージするステップとをさらに含む、請求項８に記載のシステム。 - 前記第２コンピュータ可読媒体内の記憶位置に関するデータが前記データ構造のうちの１つの中の１つのエントリで識別されるかどうかを示すキャッシュ・インデックスをさらに備え、
前記要求されたデータに関するエントリが前記データ構造のうちの１つの中に存在するかどうかを判定するステップが、
前記キャッシュ・インデックスから、前記要求されたデータに関する前記エントリが存在するかどうかを判定するステップを含む、請求項７〜９の何れかに記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/459,004 US7908236B2 (en) | 2006-07-20 | 2006-07-20 | Using multiple data structures to manage data in cache |
| US11/459004 | 2006-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008027444A JP2008027444A (ja) | 2008-02-07 |
| JP5305621B2 true JP5305621B2 (ja) | 2013-10-02 |
Family
ID=38972599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186509A Expired - Fee Related JP5305621B2 (ja) | 2006-07-20 | 2007-07-18 | 複数のデータ構造を用いてキャッシュ内のデータを管理するシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7908236B2 (ja) |
| JP (1) | JP5305621B2 (ja) |
| CN (1) | CN101110061A (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7783839B2 (en) * | 2007-01-08 | 2010-08-24 | International Business Machines Corporation | Using different algorithms to destage different types of data from cache |
| US8850114B2 (en) | 2010-09-07 | 2014-09-30 | Daniel L Rosenband | Storage array controller for flash-based storage devices |
| US8868611B2 (en) | 2011-07-28 | 2014-10-21 | Hewlett-Packard Development Company, L.P. | Data management system for efficient storage and retrieval of multi-level/multi-dimensional data |
| US9710397B2 (en) * | 2012-02-16 | 2017-07-18 | Apple Inc. | Data migration for composite non-volatile storage device |
| US8930624B2 (en) * | 2012-03-05 | 2015-01-06 | International Business Machines Corporation | Adaptive cache promotions in a two level caching system |
| US8909866B2 (en) * | 2012-11-06 | 2014-12-09 | Advanced Micro Devices, Inc. | Prefetching to a cache based on buffer fullness |
| US10073851B2 (en) | 2013-01-08 | 2018-09-11 | Apple Inc. | Fast new file creation cache |
| US9262415B2 (en) * | 2013-11-08 | 2016-02-16 | Sybase, Inc. | Cache efficiency in a shared disk database cluster |
| CN104166634A (zh) * | 2014-08-12 | 2014-11-26 | 华中科技大学 | 一种固态盘系统中的映射表缓存管理方法 |
| US9710398B2 (en) * | 2014-11-18 | 2017-07-18 | International Business Machines Corporation | RE-MRU of metadata tracks to reduce lock contention |
| US10067884B2 (en) | 2015-08-21 | 2018-09-04 | International Business Machines Corporation | Distributing a plurality of tracks to add to cache to lists assigned to processors |
| US9921974B2 (en) | 2015-08-21 | 2018-03-20 | International Business Machines Corporation | Assigning cache control blocks and cache lists to multiple processors to cache and demote tracks in a storage system |
| US10108552B2 (en) | 2015-08-21 | 2018-10-23 | International Business Machines Corporation | Using cache lists for processors to determine tracks to demote from a cache |
| US9952904B2 (en) | 2015-08-21 | 2018-04-24 | International Business Machines Corporation | Distributing tracks to add to cache to processor cache lists based on counts of processor access requests to the cache |
| US10114753B2 (en) * | 2015-08-21 | 2018-10-30 | International Business Machines Corporation | Using cache lists for multiple processors to cache and demote tracks in a storage system |
| US9952982B2 (en) * | 2016-06-06 | 2018-04-24 | International Business Machines Corporation | Invoking demote threads on processors to demote tracks indicated in demote ready lists from a cache when a number of free cache segments in the cache is below a free cache segment threshold |
| US9971508B2 (en) | 2016-06-06 | 2018-05-15 | International Business Machines Corporation | Invoking input/output (I/O) threads on processors to demote tracks from a cache |
| US9971689B2 (en) | 2016-06-06 | 2018-05-15 | International Business Machines Corporation | Invoking input/output (I/O) threads and demote threads on processors to demote tracks from a cache |
| US10942844B2 (en) | 2016-06-10 | 2021-03-09 | Apple Inc. | Reserved memory in memory management system |
| CN106936913B (zh) * | 2017-03-16 | 2020-06-19 | 宿州学院 | 一种基于节点位移和lru记录的缓存更新方法及网络 |
| US10248577B2 (en) | 2017-04-07 | 2019-04-02 | International Business Machines Corporation | Using a characteristic of a process input/output (I/O) activity and data subject to the I/O activity to determine whether the process is a suspicious process |
| US10282543B2 (en) * | 2017-05-03 | 2019-05-07 | International Business Machines Corporation | Determining whether to destage write data in cache to storage based on whether the write data has malicious data |
| US10445497B2 (en) | 2017-05-03 | 2019-10-15 | International Business Machines Corporation | Offloading processing of writes to determine malicious data from a first storage system to a second storage system |
| CN109902092B (zh) * | 2019-02-22 | 2020-05-05 | 广州荔支网络技术有限公司 | 一种数据存储系统的操作方法、装置和移动终端 |
| US11580023B2 (en) | 2020-03-11 | 2023-02-14 | Fujitsu Limited | Information processing apparatus, computer-readable recording medium having stored therein memory control program, and computer-readable recording medium having stored therein information processing program |
| US11163699B2 (en) | 2020-03-30 | 2021-11-02 | EMC IP Holding Company LLC | Managing least recently used cache using reduced memory footprint sequence container |
| US11307935B2 (en) | 2020-03-31 | 2022-04-19 | EMC IP Holding Company LLC | Management of volume snapshots in a data storage system |
| US11301162B2 (en) | 2020-05-31 | 2022-04-12 | EMC IP Holding Company LLC | Balancing resiliency and performance by selective use of degraded writes and spare capacity in storage systems |
| US11262933B2 (en) | 2020-07-01 | 2022-03-01 | EMC IP Holding Company LLC | Sharing memory resources between asynchronous replication workloads |
| US11636089B2 (en) | 2020-08-03 | 2023-04-25 | EMC IP Holding Company LLC | Deferred reclamation of invalidated entries that are associated with a transaction log in a log-structured array |
| US10986174B1 (en) | 2020-09-18 | 2021-04-20 | EMC IP Holding Company LLC | Automatic discovery and configuration of server nodes |
| US11487432B2 (en) | 2020-10-08 | 2022-11-01 | EMC IP Holding Company LLC | Direct response to IO request in storage system with remote replication |
| US11687536B2 (en) | 2020-10-14 | 2023-06-27 | EMC IP Holding Company LLC | Pipeline-based system for configuration checking and reporting associated with an information processing system |
| US11606429B2 (en) | 2020-10-14 | 2023-03-14 | EMC IP Holding Company LLC | Direct response to IO request in storage system having an intermediary target apparatus |
| US11900131B2 (en) | 2020-10-15 | 2024-02-13 | EMC IP Holding Company LLC | Dynamic remediation actions in response to configuration checks in an information processing system |
| US11416396B2 (en) | 2020-10-22 | 2022-08-16 | EMC IP Holding Company LLC | Volume tiering in storage systems |
| US11573736B2 (en) | 2020-11-30 | 2023-02-07 | EMC IP Holding Company LLC | Managing host connectivity to a data storage system |
| US11487460B2 (en) | 2020-12-16 | 2022-11-01 | EMC IP Holding Company LLC | Deferred reclamation of invalidated entries associated with replication in a log-structured array |
| US11704160B2 (en) | 2021-01-11 | 2023-07-18 | EMC IP Holding Company LLC | Redistribution of processing groups between server nodes based on hardware resource utilization |
| US11418589B1 (en) | 2021-04-16 | 2022-08-16 | EMC IP Holding Company LLC | Object synchronization of server nodes in a network computing environment |
| US11809274B2 (en) | 2021-04-21 | 2023-11-07 | EMC IP Holding Company LLC | Recovery from partial device error in data storage system |
| US11733874B2 (en) | 2021-05-03 | 2023-08-22 | EMC IP Holding Company LLC | Managing replication journal in a distributed replication system |
| US11966294B2 (en) | 2021-05-05 | 2024-04-23 | EMC IP Holding Company LLC | Journal barrier consistency determination |
| US11537312B2 (en) | 2021-05-05 | 2022-12-27 | EMC IP Holding Company LLC | Maintaining replication consistency during distribution instance changes |
| US11675789B2 (en) | 2021-06-29 | 2023-06-13 | EMC IP Holding Company LLC | Tracking utilization of data blocks in a storage system |
| US11650920B1 (en) | 2021-10-27 | 2023-05-16 | Dell Products L.P. | Write cache management |
| US11550479B1 (en) | 2021-10-27 | 2023-01-10 | Dell Products L.P. | Metadata management in storage systems |
| US11609854B1 (en) | 2021-10-28 | 2023-03-21 | Dell Products L.P. | Utilizing checkpoints for resiliency of metadata in storage systems |
| US11630773B1 (en) | 2022-01-05 | 2023-04-18 | Dell Products L.P. | Utilizing a persistent write cache as a redo log |
| US11789917B2 (en) | 2022-01-25 | 2023-10-17 | Dell Products L.P. | Data deduplication in a storage system |
| US11842051B2 (en) | 2022-01-25 | 2023-12-12 | Dell Products L.P. | Intelligent defragmentation in a storage system |
| US11868248B2 (en) | 2022-02-25 | 2024-01-09 | Dell Products L.P. | Optimization for garbage collection in a storage system |
| US11704053B1 (en) | 2022-04-06 | 2023-07-18 | Dell Products L.P. | Optimization for direct writes to raid stripes |
| US11960481B2 (en) | 2022-06-29 | 2024-04-16 | Dell Products L.P. | Managing lookup operations of a metadata structure for a storage system |
| US11971825B2 (en) | 2022-07-14 | 2024-04-30 | Dell Products L.P. | Managing granularity of a metadata structure for a storage system |
| US11921714B2 (en) | 2022-07-19 | 2024-03-05 | Dell Products L.P. | Managing insert operations of a metadata structure for a storage system |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636946A (en) | 1982-02-24 | 1987-01-13 | International Business Machines Corporation | Method and apparatus for grouping asynchronous recording operations |
| US5778442A (en) | 1996-03-25 | 1998-07-07 | Oracle Corporation | Method and apparatus for buffering data in a computer system |
| US6078995A (en) | 1996-12-26 | 2000-06-20 | Micro Magic, Inc. | Methods and apparatus for true least recently used (LRU) bit encoding for multi-way associative caches |
| US6141731A (en) | 1998-08-19 | 2000-10-31 | International Business Machines Corporation | Method and system for managing data in cache using multiple data structures |
| US6393525B1 (en) | 1999-05-18 | 2002-05-21 | Intel Corporation | Least recently used replacement method with protection |
| US6457102B1 (en) * | 1999-11-05 | 2002-09-24 | Emc Corporation | Cache using multiple LRU's |
| GB2372589B (en) * | 2001-02-21 | 2003-01-22 | 3Com Corp | Memory aliasing in a processor system |
| US6961804B2 (en) * | 2001-07-20 | 2005-11-01 | International Business Machines Corporation | Flexible techniques for associating cache memories with processors and main memory |
| JP4162184B2 (ja) * | 2001-11-14 | 2008-10-08 | 株式会社日立製作所 | データベース管理システムの実行情報を取得する手段を有する記憶装置 |
| US6785771B2 (en) * | 2001-12-04 | 2004-08-31 | International Business Machines Corporation | Method, system, and program for destaging data in cache |
| US6615318B2 (en) * | 2002-01-22 | 2003-09-02 | International Business Machines Corporation | Cache management system with multiple cache lists employing roving removal and priority-based addition of cache entries |
| US6912623B2 (en) * | 2002-06-04 | 2005-06-28 | Sandbridge Technologies, Inc. | Method and apparatus for multithreaded cache with simplified implementation of cache replacement policy |
| US7096321B2 (en) * | 2003-10-21 | 2006-08-22 | International Business Machines Corporation | Method and system for a cache replacement technique with adaptive skipping |
| US20070186048A1 (en) * | 2004-03-24 | 2007-08-09 | Matsushita Electric Industrial Co., Ltd. | Cache memory and control method thereof |
| US7337273B2 (en) * | 2004-03-31 | 2008-02-26 | Microsoft Corporation | Strategies for reading information from a mass storage medium using a cache memory |
| US20060143396A1 (en) * | 2004-12-29 | 2006-06-29 | Mason Cabot | Method for programmer-controlled cache line eviction policy |
-
2006
- 2006-07-20 US US11/459,004 patent/US7908236B2/en not_active Expired - Fee Related
-
2007
- 2007-05-16 CN CNA200710102599XA patent/CN101110061A/zh active Pending
- 2007-07-18 JP JP2007186509A patent/JP5305621B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101110061A (zh) | 2008-01-23 |
| JP2008027444A (ja) | 2008-02-07 |
| US20080021853A1 (en) | 2008-01-24 |
| US7908236B2 (en) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5305621B2 (ja) | 複数のデータ構造を用いてキャッシュ内のデータを管理するシステム | |
| US10067883B2 (en) | Using an access increment number to control a duration during which tracks remain in cache | |
| US9921973B2 (en) | Cache management of track removal in a cache for storage | |
| US8930624B2 (en) | Adaptive cache promotions in a two level caching system | |
| US7783839B2 (en) | Using different algorithms to destage different types of data from cache | |
| US8775729B2 (en) | Prefetching data tracks and parity data to use for destaging updated tracks | |
| US8650354B2 (en) | Prefetching tracks using multiple caches | |
| US8825944B2 (en) | Populating strides of tracks to demote from a first cache to a second cache | |
| US9021201B2 (en) | Demoting partial tracks from a first cache to a second cache | |
| US8793436B2 (en) | Cache management of tracks in a first cache and a second cache for a storage | |
| US8825957B2 (en) | Demoting tracks from a first cache to a second cache by using an occupancy of valid tracks in strides in the second cache to consolidate strides in the second cache | |
| US9471496B2 (en) | Demoting tracks from a first cache to a second cache by using a stride number ordering of strides in the second cache to consolidate strides in the second cache | |
| EP2805241B1 (en) | Populating a first stride of tracks from a first cache to write to a second stride in a second cache | |
| US8825952B2 (en) | Handling high priority requests in a sequential access storage device having a non-volatile storage cache | |
| US8996789B2 (en) | Handling high priority requests in a sequential access storage device having a non-volatile storage cache | |
| US20210042241A1 (en) | Using insertion points to determine locations in a cache list at which to indicate tracks in a shared cache accessed by a plurality of processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |