JPS60194485A - デイスプレイパネルの電極製造方法 - Google Patents
デイスプレイパネルの電極製造方法Info
- Publication number
- JPS60194485A JPS60194485A JP5066484A JP5066484A JPS60194485A JP S60194485 A JPS60194485 A JP S60194485A JP 5066484 A JP5066484 A JP 5066484A JP 5066484 A JP5066484 A JP 5066484A JP S60194485 A JPS60194485 A JP S60194485A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- low resistance
- display panel
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はマトリックスアレイ形ディスプレイパネルの電
極、特に透明電極とその上に形成された低抵抗電極とよ
りなる２層構造電極の製造方法に関する。
極、特に透明電極とその上に形成された低抵抗電極とよ
りなる２層構造電極の製造方法に関する。
（１）
従来技術と問題点
この種の従来の２層構造電極の構成を第１．２図に示す
。第１図は基板１上形成された２層構造電極２を示す断
面図、第２図は２層構造電極２のパターン形状図である
。２層構造電極２は、透明電極３上に、１本の細線より
なる低抵抗電極４を形成して構成されている。この場合
、２層構造電極２は、低抵抗電極４をパターニング、エ
ツチングにより形成した後、さらに透明電極３をパター
ニング、エツチングにより形成するという工程により形
成されており、２度のパターニングが必要であった。
。第１図は基板１上形成された２層構造電極２を示す断
面図、第２図は２層構造電極２のパターン形状図である
。２層構造電極２は、透明電極３上に、１本の細線より
なる低抵抗電極４を形成して構成されている。この場合
、２層構造電極２は、低抵抗電極４をパターニング、エ
ツチングにより形成した後、さらに透明電極３をパター
ニング、エツチングにより形成するという工程により形
成されており、２度のパターニングが必要であった。
発明の目的
本発明は上述の問題点を解決するためのもので、１度の
パターニングで２層の電極を経済的Ｃ二形成することが
できるディスプレイパネルの電極製造方法を提供するこ
とを目的としている。
パターニングで２層の電極を経済的Ｃ二形成することが
できるディスプレイパネルの電極製造方法を提供するこ
とを目的としている。
発明の構成
本発明では、２層目の低抵抗電極を、両端の閉じた平行
２線又ははしご状のパターン形状１ニバタ（２） −ニング、エツチングにより形成した後、乾燥させ、そ
の後該低抵抗電極をマスクとしてエツチングを行プこと
により１層目の透明電極を形成することにより上記目的
の達成を図っている。
２線又ははしご状のパターン形状１ニバタ（２） −ニング、エツチングにより形成した後、乾燥させ、そ
の後該低抵抗電極をマスクとしてエツチングを行プこと
により１層目の透明電極を形成することにより上記目的
の達成を図っている。
発明の実施例
以下、第３図乃至第５図に関連して本発明の詳細な説明
する。
する。
２層構造［ｉの形成に際しては、まず第６図（ａ）に示
すように、基板１１上に、透明電極形成用の透明導電膜
１２と、低抵抗電極形成用の低抵抗導電膜１３とを順次
形成する。
すように、基板１１上に、透明電極形成用の透明導電膜
１２と、低抵抗電極形成用の低抵抗導電膜１３とを順次
形成する。
次に、低抵抗電極を形成するためのパターニングをし低
抵抗導電膜１６のエツチングを行って、第３図（Ａ）に
示すように２層目の低抵抗電極１４を形成する。このよ
うにして形成される低抵抗電極のパターン形状例を第４
，５図に示す。第４図の低抵抗電極１４Ａは、平行２線
の両端を閉じたパターン形状のもので、第５図の低抵抗
電極１４Ｂは、はしご状のパターン形状のものである。
抵抗導電膜１６のエツチングを行って、第３図（Ａ）に
示すように２層目の低抵抗電極１４を形成する。このよ
うにして形成される低抵抗電極のパターン形状例を第４
，５図に示す。第４図の低抵抗電極１４Ａは、平行２線
の両端を閉じたパターン形状のもので、第５図の低抵抗
電極１４Ｂは、はしご状のパターン形状のものである。
次にこれを乾燥させた後、そのまま透明導電膜（３）
用のエツチング液に浸漬すると、該エツチング液は低抵
抗電極で囲まれた部分（第４，５図ｇ＝斜線を記入した
部分）Ｊ二は浸透せず、第３図（６）に示すように短冊
形の透明電極１５が形成される。
抗電極で囲まれた部分（第４，５図ｇ＝斜線を記入した
部分）Ｊ二は浸透せず、第３図（６）に示すように短冊
形の透明電極１５が形成される。
このように、低抵抗電極のパターニングだけで形状の異
なる２層の電極のエツチングを行って２層構造電極を形
成することができ、工数、コストの低減が可能である。
なる２層の電極のエツチングを行って２層構造電極を形
成することができ、工数、コストの低減が可能である。
また低抵抗電極が２層目に形成されているため低抵抗で
あり、しかも低抵抗電極は両端が閉じられた平行２線又
ははしご状のパターン形状のものであるため、１本の線
が工程中で切断しても他の線は切断せずに残り、１層目
の透明電極の存在と関連して透過性の良い電極が形成さ
れ、信頼性を向上させることが可能である。
あり、しかも低抵抗電極は両端が閉じられた平行２線又
ははしご状のパターン形状のものであるため、１本の線
が工程中で切断しても他の線は切断せずに残り、１層目
の透明電極の存在と関連して透過性の良い電極が形成さ
れ、信頼性を向上させることが可能である。
発明の効果
以上述べたように、本発明によれば、工数、コストを低
減するとともに信頼性を向上させることが可能である。
減するとともに信頼性を向上させることが可能である。
第１図は従来の２層構造電極の構成を示す断面（４）
図、第２図は同パターン形状図％第３図乃至第５図は本
発明の実施例を示すもので、第３図（αｌ 、 （Ａ）
、（Ｃ）は２層構造電極の形成工程図、＄ａ図及び第５
図は同各種パターン形状図である。 図中、１１は基板、１２は透明導電膜、１３は低抵抗導
電膜、１４，１４Ａ、１４Ｂは低抵抗電極、１５は透明
電極である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部Ｃ外１名）（５） 第２図 第３図 芽４図 第５図
発明の実施例を示すもので、第３図（αｌ 、 （Ａ）
、（Ｃ）は２層構造電極の形成工程図、＄ａ図及び第５
図は同各種パターン形状図である。 図中、１１は基板、１２は透明導電膜、１３は低抵抗導
電膜、１４，１４Ａ、１４Ｂは低抵抗電極、１５は透明
電極である。 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部Ｃ外１名）（５） 第２図 第３図 芽４図 第５図
Claims (1)
- 透明電極とその上に形成された低抵抗電極とからなる２
層構造電極を備えたマトリックスアレイ形ディスプレイ
パネルの製造方法において、２層目の前記低抵抗電極を
、両端の閉じた平行２線又ははしご状のパターン形状に
パターニング、エツチングｊ二より形成した後、乾燥さ
せ、その後膣低抵抗電極をマスクとしてエツチングを行
うことにより前記透明電極を形成することを特徴とする
ディスプレイパネルの電極製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066484A JPS60194485A (ja) | 1984-03-16 | 1984-03-16 | デイスプレイパネルの電極製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066484A JPS60194485A (ja) | 1984-03-16 | 1984-03-16 | デイスプレイパネルの電極製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194485A true JPS60194485A (ja) | 1985-10-02 |
Family
ID=12865219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066484A Pending JPS60194485A (ja) | 1984-03-16 | 1984-03-16 | デイスプレイパネルの電極製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002066959A (ja) * | 2000-07-19 | 2002-03-05 | Hilti Ag | 電動手工具装置 |
-
1984
- 1984-03-16 JP JP5066484A patent/JPS60194485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002066959A (ja) * | 2000-07-19 | 2002-03-05 | Hilti Ag | 電動手工具装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175409B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| US3816909A (en) | Method of making a wire memory plane | |
| JPS60194485A (ja) | デイスプレイパネルの電極製造方法 | |
| JPS6349914B2 (ja) | ||
| JPS58137879A (ja) | エレクトロクロミツク表示器 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| JP2011114194A (ja) | 透明電極パターンの形成方法 | |
| JPH0380410A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP3249284B2 (ja) | 液晶表示装置の製造方法 | |
| JPS61183687A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPS6377150A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH08185978A (ja) | Ｅｌ表示器とその製造方法 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JPS60181776A (ja) | デイスプレイパネルの製造方法 | |
| JPS5941872B2 (ja) | サ−マルヘツドの製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JPS6364081A (ja) | 配線電極の形成方法 | |
| JPS61137301A (ja) | サ−マルヘツドの製造方法 | |
| JPH0635000A (ja) | 液晶表示装置及びその製造方法 | |
| JPS6329993A (ja) | 配線基板およびその製造方法 | |
| JPS60174044A (ja) | プリントコイルの製造方法 | |
| JP3019944U (ja) | 蛍光表示管 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS63282780A (ja) | 素子配線電極及びその製造方法 |