JPS60193369A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60193369A JPS60193369A JP59050033A JP5003384A JPS60193369A JP S60193369 A JPS60193369 A JP S60193369A JP 59050033 A JP59050033 A JP 59050033A JP 5003384 A JP5003384 A JP 5003384A JP S60193369 A JPS60193369 A JP S60193369A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- output
- oscillating voltage
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は集積回路装置、特に自己基板、６イアス回路を
有するＣＭＯＢ構成の集積回路装置に関するＯ 〔発明の技術的背景とその問題点〕 ＭＯ８ＬＳＩでは、回路ノードの接合容量の減少を図シ
、また閾値電圧に対するボディ効果を減少させて動作マ
ージンの拡大を図るために、通常基板に一定の電圧を印
加させて動作させることが多い◎近年、この電圧印加装
置を外部に設けずにウェハ内部に組込むようにしたもの
が製造されている。第１図にこのようなウェハ内部に組
込まれた自己基板バイアス回路の一構成例を示す。振動
電圧発生回路ｌで発生された交１ＡＬ％圧はチャーシボ
７１回路λによって直流ノ々イアス亀圧となシ、端子３
から組積回路ウェハの基板に供給される。
有するＣＭＯＢ構成の集積回路装置に関するＯ 〔発明の技術的背景とその問題点〕 ＭＯ８ＬＳＩでは、回路ノードの接合容量の減少を図シ
、また閾値電圧に対するボディ効果を減少させて動作マ
ージンの拡大を図るために、通常基板に一定の電圧を印
加させて動作させることが多い◎近年、この電圧印加装
置を外部に設けずにウェハ内部に組込むようにしたもの
が製造されている。第１図にこのようなウェハ内部に組
込まれた自己基板バイアス回路の一構成例を示す。振動
電圧発生回路ｌで発生された交１ＡＬ％圧はチャーシボ
７１回路λによって直流ノ々イアス亀圧となシ、端子３
から組積回路ウェハの基板に供給される。
このノ々イアス電圧はＮチャンネルのＭＯＥＩ ＬＳＩ
で通常−３〜−ｊＶ程度でおる。
で通常−３〜−ｊＶ程度でおる。
このような自己基板バイアス回路をウェハ内に設け、回
路判性の向上を図ることは、ＣＭＯＢＬＳＩにも利用さ
れている。０ＭＯ８に用いる場合、０ＭＯ８の重要な特
徴である待機時の消費電流が少くてすむという利点を損
なわないようにしなければならない。自己基板・２４７
７回路は待機時にも動作するため、待機時の消費電流を
いかに少くするかが重装な問題となる。−転に０ＭＯ８
回路では、ＬＳＩの内部回路から基板にリークしてくる
いわゆる基板ｍ、流が極く小さいため、自己基板バイア
ス回路としては消費電力の小さい回路で基板電位を維持
することができ、十分機能を果たすことができる。しか
しながら、０Ｍ０８ 回路に電源を投入した後、基板電
位が所定の値に達するまでに袂する時間は、消費電力の
小さい自己基板・々イアス回路を用いた場合長時間かか
ってしまい望ましくない。このため従来は、ある程度、
消費電力の大きな自己基板７９４７１回路管用いて、電
源投入後基板電位が所定の値に達するまでに要する時間
を短くするとともに、所定の値に達した後は自己基板・
々イアス回路の動作を停止させ、所定の値以下になると
再び動作させるといういわゆる０Ｎ１０ＦＦ動作によっ
て消費電力の低減を図っていた。しかしながら基板電位
の検出回路の感度は悪く、しかも消費電力の大きな自己
基板ノ署イアス回路の０Ｎ１０ＦＦ動作によって制御を
行うため、低消費電力で基板電位を所定の値に維持する
のが困難でめった。
路判性の向上を図ることは、ＣＭＯＢＬＳＩにも利用さ
れている。０ＭＯ８に用いる場合、０ＭＯ８の重要な特
徴である待機時の消費電流が少くてすむという利点を損
なわないようにしなければならない。自己基板・２４７
７回路は待機時にも動作するため、待機時の消費電流を
いかに少くするかが重装な問題となる。−転に０ＭＯ８
回路では、ＬＳＩの内部回路から基板にリークしてくる
いわゆる基板ｍ、流が極く小さいため、自己基板バイア
ス回路としては消費電力の小さい回路で基板電位を維持
することができ、十分機能を果たすことができる。しか
しながら、０Ｍ０８ 回路に電源を投入した後、基板電
位が所定の値に達するまでに袂する時間は、消費電力の
小さい自己基板・々イアス回路を用いた場合長時間かか
ってしまい望ましくない。このため従来は、ある程度、
消費電力の大きな自己基板７９４７１回路管用いて、電
源投入後基板電位が所定の値に達するまでに要する時間
を短くするとともに、所定の値に達した後は自己基板・
々イアス回路の動作を停止させ、所定の値以下になると
再び動作させるといういわゆる０Ｎ１０ＦＦ動作によっ
て消費電力の低減を図っていた。しかしながら基板電位
の検出回路の感度は悪く、しかも消費電力の大きな自己
基板ノ署イアス回路の０Ｎ１０ＦＦ動作によって制御を
行うため、低消費電力で基板電位を所定の値に維持する
のが困難でめった。
そこで本発明は電源投入後基板電位が速やかに所定の値
に達し、その後は低消費電力で基板電位を所定の値に維
持することができる自己基板バイアス回路を有する集積
回路装置を提供することを目的とする。
に達し、その後は低消費電力で基板電位を所定の値に維
持することができる自己基板バイアス回路を有する集積
回路装置を提供することを目的とする。
本発明の特徴は、自己基板７５４７１回路を有する集積
回路装置において、その消費を力が自己基板７４４７１
回路で発生する振動電圧の振動数に大きく依存する点を
考慮し、振動数の高い電圧を発生する第１の振動電圧発
生回路と、振動数の低い電圧を発生する第２の振動電圧
発生回路とを設け、電源投入後基板電位が所定の値に達
するまでは第１の振動電圧発生回路で発生された振動電
圧をチャージポンプ回路に供給し、基板電位か所定の値
に達した後は第一の振動電圧発生回路で発生された振動
電圧をチャージポンプ回路に供給するようにしたため、
電源投入後の基板電位の立ち上がシを速やかに、しかも
消費電力を少くすることができた点にある。
回路装置において、その消費を力が自己基板７４４７１
回路で発生する振動電圧の振動数に大きく依存する点を
考慮し、振動数の高い電圧を発生する第１の振動電圧発
生回路と、振動数の低い電圧を発生する第２の振動電圧
発生回路とを設け、電源投入後基板電位が所定の値に達
するまでは第１の振動電圧発生回路で発生された振動電
圧をチャージポンプ回路に供給し、基板電位か所定の値
に達した後は第一の振動電圧発生回路で発生された振動
電圧をチャージポンプ回路に供給するようにしたため、
電源投入後の基板電位の立ち上がシを速やかに、しかも
消費電力を少くすることができた点にある。
以下図示する実施例に基づいて本発明を説明する。第２
図に本発明に係る集積回路装置５の一構成例を示す。第
１の振動電圧発生回路として、振動数２０ ＭＨｚのリ
ングオフレータ蓼、第２の振動電圧発生回路として、振
動数２００ ＫＨｚのリングオシレータｊが設けられて
いる。を源投入直後はコント−ローラ回路６からの信号
により、 ＪＭｌｌｚのリングオンレータ≠のみが動作
する。電源投入後２００μ日経過すると、コントローラ
回路６は：ｌｌ） ＭＥＩｚのリングオシレータ≠の動
作を停止し、２００ ＲＨｚのリングオシレータｊを動
作させる。一方切換回路７はコントローラ回路６からの
信号を受けて、上述の動作に対応した切換動作を行う。
図に本発明に係る集積回路装置５の一構成例を示す。第
１の振動電圧発生回路として、振動数２０ ＭＨｚのリ
ングオフレータ蓼、第２の振動電圧発生回路として、振
動数２００ ＫＨｚのリングオシレータｊが設けられて
いる。を源投入直後はコント−ローラ回路６からの信号
により、 ＪＭｌｌｚのリングオンレータ≠のみが動作
する。電源投入後２００μ日経過すると、コントローラ
回路６は：ｌｌ） ＭＥＩｚのリングオシレータ≠の動
作を停止し、２００ ＲＨｚのリングオシレータｊを動
作させる。一方切換回路７はコントローラ回路６からの
信号を受けて、上述の動作に対応した切換動作を行う。
即ち、１Ｊ、源投入後−〇〇１ｔＦ３ｉでの間は、２Ｑ
ＭＨ２のリングメジレータ≠の出力をチャージポンプ回
路ｇへ供給し、それ以後は、２（７（７ＫＨｖ、のリン
グオフレータｊの出力ヲチャージポンプ回路ｇへ供給す
る。チャージポンプ回路ｒの出力は端子りを介して集積
回路ウェハの基板に供給される。
ＭＨ２のリングメジレータ≠の出力をチャージポンプ回
路ｇへ供給し、それ以後は、２（７（７ＫＨｖ、のリン
グオフレータｊの出力ヲチャージポンプ回路ｇへ供給す
る。チャージポンプ回路ｒの出力は端子りを介して集積
回路ウェハの基板に供給される。
本実施例では、電源投入後２θＯμ８という比較的短い
時間で基板電位を所定の値にもってゆくことができる。
時間で基板電位を所定の値にもってゆくことができる。
この２００８００間［： ｍ ＭＨｚのリングオフレー
タ蓼が動作するため／ｍＡ程度の消費を力が心機である
が、その後は２００ Ｋ＆のリングオシレー明 細 書 １０発明の名称 集積回路装置 一１％許請求の範囲 １、ウニ・・内に、第１の撮動電圧発生装置と、前記第
１の振動電圧発生装置の振動数よシ小さい振動数をもっ
た第λの振動電圧発生装置と、前記第１の振動電圧発生
装置の出力と前記第コの撮動電圧発生装置の出力とのう
ちどちらか一方を選択して出力する切換装置と、前記切
換装置の出力を入力とし前記ウニへの基板にノ々イアス
電圧を供給するチャージポンプ回路と、をそなえ・ 前記切換装置が、前記バイアス電圧が所定値に達するま
では前記ｆＲｔの振動電圧発生装置の出力を選択し、前
記ノ々イアス電圧が所定値に達した彼は前記第２の振動
電圧発生装置の出力を選択することを％徴とする集積回
路装置。
タ蓼が動作するため／ｍＡ程度の消費を力が心機である
が、その後は２００ Ｋ＆のリングオシレー明 細 書 １０発明の名称 集積回路装置 一１％許請求の範囲 １、ウニ・・内に、第１の撮動電圧発生装置と、前記第
１の振動電圧発生装置の振動数よシ小さい振動数をもっ
た第λの振動電圧発生装置と、前記第１の振動電圧発生
装置の出力と前記第コの撮動電圧発生装置の出力とのう
ちどちらか一方を選択して出力する切換装置と、前記切
換装置の出力を入力とし前記ウニへの基板にノ々イアス
電圧を供給するチャージポンプ回路と、をそなえ・ 前記切換装置が、前記バイアス電圧が所定値に達するま
では前記ｆＲｔの振動電圧発生装置の出力を選択し、前
記ノ々イアス電圧が所定値に達した彼は前記第２の振動
電圧発生装置の出力を選択することを％徴とする集積回
路装置。
コ、切換装槓が、第１の撮動電圧発生装置の出力が選択
されている間は前記第１の振動電圧発生装置のみを動作
させる４８号を出力し、第コの撮動電圧発生装置りの出
力が選択されている間は前記第コの振動電圧発生装置の
みを動作させる信号を出力することを特徴とする特許績
求の範囲第１項記載の集積回路装置。
されている間は前記第１の振動電圧発生装置のみを動作
させる４８号を出力し、第コの撮動電圧発生装置りの出
力が選択されている間は前記第コの振動電圧発生装置の
みを動作させる信号を出力することを特徴とする特許績
求の範囲第１項記載の集積回路装置。
３、発明の詳細な説明
〔発明の技術分野〕
本発明は集積回路装置、特に自己基板１９４７１回路を
有するＣＭＯＢ構成の集積回路装置に関するＯ 〔発明の技術的背景とその問題点〕
有するＣＭＯＢ構成の集積回路装置に関するＯ 〔発明の技術的背景とその問題点〕
Claims (1)
- 【特許請求の範囲】 ／、ウニへ内に、第１の撮動電圧発生装置と、前記第１
の振動電圧発生装置の振動数よシ小さい振動数をもった
第２の振動電圧発生装置と、前記第１の振動電圧発生装
置の出力と前記第一の振動電圧発生装置の出力とのうち
どちらか一方を選択して出力する切換装置と、前記切換
装置の出力を入力とし前記ウニへの基板にノ々イアス電
圧を供給するチャージポンプ回路と、をそなえ・ 前記切換装置が、前記バイアス電圧が所定値に達するま
では前記第１の振動電圧発生装置の出力を選択し、前記
バイアス電圧が所定値に達した稜は前記第２の振動電圧
発生装置の出力を選択することを％徴とする集積回路装
置。 λ、切換装槓が、第１の撮動電圧発生装置の出力が選択
されている開拡前記＃！ｌの振動電圧発生装置のみを動
作させる４８号を出力し、第一の撮動電圧発生装置りの
出力が選択されている間は前記第一の振動筒１圧発生装
置のみを動作させる信号を出力することを特徴とする特
許請求の範囲第１項記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59050033A JPS60193369A (ja) | 1984-03-15 | 1984-03-15 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59050033A JPS60193369A (ja) | 1984-03-15 | 1984-03-15 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193369A true JPS60193369A (ja) | 1985-10-01 |
Family
ID=12847681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59050033A Pending JPS60193369A (ja) | 1984-03-15 | 1984-03-15 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193369A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156499A (ja) * | 1988-12-08 | 1990-06-15 | Mitsubishi Electric Corp | 基板バイアス電位発生回路 |
| US5548246A (en) * | 1994-06-09 | 1996-08-20 | Mitsubishi Denki Kabushiki Kaisha | Power amplifier including an impedance matching circuit and a switch FET |
| US5999009A (en) * | 1997-03-07 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area |
| JP2012104164A (ja) * | 2010-11-05 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びその制御方法 |
-
1984
- 1984-03-15 JP JP59050033A patent/JPS60193369A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156499A (ja) * | 1988-12-08 | 1990-06-15 | Mitsubishi Electric Corp | 基板バイアス電位発生回路 |
| US5548246A (en) * | 1994-06-09 | 1996-08-20 | Mitsubishi Denki Kabushiki Kaisha | Power amplifier including an impedance matching circuit and a switch FET |
| US5999009A (en) * | 1997-03-07 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area |
| JP2012104164A (ja) * | 2010-11-05 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840613B2 (ja) | Ｍｏｓ技術による集積回路用のパワーオンリセット回路 | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| US4438346A (en) | Regulated substrate bias generator for random access memory | |
| JPH04222455A (ja) | インタフェース回路 | |
| JP4090537B2 (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| US10210933B2 (en) | System and method for adjusting EEPROM write cycle duration according to supply voltage variation | |
| US4952863A (en) | Voltage regulator with power boost system | |
| US6980047B1 (en) | Low power high voltage ramp-up control circuit | |
| US11374579B2 (en) | Charge pump with load driven clock frequency management | |
| JPS60193369A (ja) | 集積回路装置 | |
| US4363005A (en) | Power conserving blocking oscillator power supply circuit | |
| US20100275041A1 (en) | Computer power supply and power status signal generating circuit thereof | |
| US5999426A (en) | Circuitry for voltage pole reversal | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
| JPH0767066B2 (ja) | 電圧制御発振器 | |
| JPH08138375A (ja) | 半導体記憶装置 | |
| US7714641B2 (en) | Voltage regulator arrangement | |
| US8907651B2 (en) | Power supply circuit for reduced wake-up time | |
| US4464586A (en) | Squaring circuit bypass | |
| US20240160235A1 (en) | Semiconductor device | |
| JPS5962215A (ja) | 電圧制御発振回路 | |
| JP2591222B2 (ja) | 電源電圧降圧回路 | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JPS60253254A (ja) | Ｍｏｓトランジスタ閾値の自動設定装置 |