JPS60189544A - データ処理装置におけるプログラムテストの方法とその結線方式 - Google Patents
データ処理装置におけるプログラムテストの方法とその結線方式Info
- Publication number
- JPS60189544A JPS60189544A JP60025101A JP2510185A JPS60189544A JP S60189544 A JPS60189544 A JP S60189544A JP 60025101 A JP60025101 A JP 60025101A JP 2510185 A JP2510185 A JP 2510185A JP S60189544 A JPS60189544 A JP S60189544A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- program
- data processing
- processing device
- working memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、システムプログラムがテストプログラムを制
御し、テストプログラムをデータ処理装置の作業用記憶
装置ヘロードする前にそのゾログラムにより使用される
記憶素子へパリティ符号付出力情報を書き込むことによ
って作業用記憶装置をノルマル化（正規化、以下、本明
細書において同じ）することをテストプログラムが開始
し、パリティエラーが出現したときシステムプログラム
がテストプログラムの中断を指示するデータ処理装置に
おけるプログラムテストの方法に関する。
御し、テストプログラムをデータ処理装置の作業用記憶
装置ヘロードする前にそのゾログラムにより使用される
記憶素子へパリティ符号付出力情報を書き込むことによ
って作業用記憶装置をノルマル化（正規化、以下、本明
細書において同じ）することをテストプログラムが開始
し、パリティエラーが出現したときシステムプログラム
がテストプログラムの中断を指示するデータ処理装置に
おけるプログラムテストの方法に関する。
さらに本発明はこの方法の実行のための結線方式にも関
する。
する。
データ処理装置において、データを正確に維持するため
にパリティ制御を実行することは既知である。この場合
統一された長さの情報符号列に追加の符号が付加され、
追加する値は、前もって定めた取り決めにしたがいある
値を有する情報符号の符号列の単位数字の数に追加符号
の数字を加えて偶数かまたは奇数となるように選択され
る。パリティ制御において、このとき符号列の端に存在
するパリティ符号は同様な方法で新たに形成されたパリ
ティ符号と比較される。両方のパリティ符号が一致しな
かったとぎはパリティエラーが存在し７、これは１つま
たは複数の情報符号が何らかのエラー原因により改変さ
れたことを意味する。
にパリティ制御を実行することは既知である。この場合
統一された長さの情報符号列に追加の符号が付加され、
追加する値は、前もって定めた取り決めにしたがいある
値を有する情報符号の符号列の単位数字の数に追加符号
の数字を加えて偶数かまたは奇数となるように選択され
る。パリティ制御において、このとき符号列の端に存在
するパリティ符号は同様な方法で新たに形成されたパリ
ティ符号と比較される。両方のパリティ符号が一致しな
かったとぎはパリティエラーが存在し７、これは１つま
たは複数の情報符号が何らかのエラー原因により改変さ
れたことを意味する。
このようなパリティエラーが発生した場合、データ処理
装置のシステムプログラムはエラールーチンを開始する
か、または中央処理装置をして現在処理中のプログラム
の進行を中断するように命令可能である。この場合この
プログラムはたとえば定義されたアドレス上にそのまま
停止可能である。
装置のシステムプログラムはエラールーチンを開始する
か、または中央処理装置をして現在処理中のプログラム
の進行を中断するように命令可能である。この場合この
プログラムはたとえば定義されたアドレス上にそのまま
停止可能である。
パリティ制御の特別な使用例はデータ処理装置における
プログラムのプログラムエラーチェックである。データ
処理装置はシステムゾログラムを荷し、このシステムプ
ログラムはその基本的な操作過程、またその機能装置の
操作方式を制御４Ｉ−′する。
プログラムのプログラムエラーチェックである。データ
処理装置はシステムゾログラムを荷し、このシステムプ
ログラムはその基本的な操作過程、またその機能装置の
操作方式を制御４Ｉ−′する。
さらに各棟のユーザプログラムも準備または組込み可能
で、これらのユーザプログラムはデータ処理装置のその
時々での使用目的を充足しユーザ問題を解決する。この
ようなユーザプログラムは、その時々の処理においてエ
ラー機能が発生しないように、データ処理装置において
システムプログラムによる制御でプログラムエラーがな
いかチェックされなげればならない。
で、これらのユーザプログラムはデータ処理装置のその
時々での使用目的を充足しユーザ問題を解決する。この
ようなユーザプログラムは、その時々の処理においてエ
ラー機能が発生しないように、データ処理装置において
システムプログラムによる制御でプログラムエラーがな
いかチェックされなげればならない。
テストプログラムはデータ処理装置の作業用記憶装置内
でのそのプログラムの固有の処理の実行の前にそのプロ
グラムによって使用されるてべての記憶索子のノルマル
化を開始する。これの意味するところは、これらの記憶
素子内にある初期情報が書き込まれることであり、これ
によりデータ処理装置にスイッチを入れたあとに記憶索
子に取り込まれた偶然値やテストプログラムの処理トハ
無関係な前に処理されたプログラムからの情報を含有す
ることが防止される８しかしながら、テストプログラム
がプログラムエラーな含有するときは、作業用記憶装置
の記憶素子はとちんとノルマル化され“ｌよい。次にプ
ログラムの処理中にノルマル化されていない記憶素子へ
の書き込みが実行されると誤りの情報は読み出されるが
しかしこの誤り情報の原因となっているプログラムエラ
ーの位置は直ちには認識されない。この種のプログラム
エラーはしばしば起り、それが直ちに認識できないとプ
ログラムエラーの分析はきわめてむずがしくなるので、
この不利を克服するテスト方法が要求される。
でのそのプログラムの固有の処理の実行の前にそのプロ
グラムによって使用されるてべての記憶索子のノルマル
化を開始する。これの意味するところは、これらの記憶
素子内にある初期情報が書き込まれることであり、これ
によりデータ処理装置にスイッチを入れたあとに記憶索
子に取り込まれた偶然値やテストプログラムの処理トハ
無関係な前に処理されたプログラムからの情報を含有す
ることが防止される８しかしながら、テストプログラム
がプログラムエラーな含有するときは、作業用記憶装置
の記憶素子はとちんとノルマル化され“ｌよい。次にプ
ログラムの処理中にノルマル化されていない記憶素子へ
の書き込みが実行されると誤りの情報は読み出されるが
しかしこの誤り情報の原因となっているプログラムエラ
ーの位置は直ちには認識されない。この種のプログラム
エラーはしばしば起り、それが直ちに認識できないとプ
ログラムエラーの分析はきわめてむずがしくなるので、
この不利を克服するテスト方法が要求される。
したがって、記憶素子の誤ったノルマル化または誤りが
ちなノルマル化の中で現れるプログラムエラーなすぐに
認識することを可能とするプログラムのテスト方法を提
供することが本発明の課題である。
ちなノルマル化の中で現れるプログラムエラーなすぐに
認識することを可能とするプログラムのテスト方法を提
供することが本発明の課題である。
この課題を解決するために本発明により、ノルマル化の
前にテストプログラムで使用される記憶素子へ誤りのパ
リティ符号を有する情報が書き込まれるように冒頭記載
の方法は形成されている。
前にテストプログラムで使用される記憶素子へ誤りのパ
リティ符号を有する情報が書き込まれるように冒頭記載
の方法は形成されている。
こＯ）ような方法を実行すると、テストプログラムで使
用される作業用記憶装置は偶然値を持つことなくあるい
は関連するパリティの正しい情報を含有することなく、
この情報はあとでプログラムエラーにより正しくノルマ
ル化されない。次にこのような記憶素子への読み込みは
パリティエラー情報を認識し、これにより直接エラール
ーチンが開始されるかまたはテストプログラムの中断が
命令されるかする。またエラーぎみのノルマル化のとき
出現するプログラムエラーは瞬時に認識され、したがっ
て、それに対応したこのエラーの分析や摘出などの即座
の処置がｉ」能である。
用される作業用記憶装置は偶然値を持つことなくあるい
は関連するパリティの正しい情報を含有することなく、
この情報はあとでプログラムエラーにより正しくノルマ
ル化されない。次にこのような記憶素子への読み込みは
パリティエラー情報を認識し、これにより直接エラール
ーチンが開始されるかまたはテストプログラムの中断が
命令されるかする。またエラーぎみのノルマル化のとき
出現するプログラムエラーは瞬時に認識され、したがっ
て、それに対応したこのエラーの分析や摘出などの即座
の処置がｉ」能である。
本方法の変更態様は、テストプログラムのスタート命令
でパリティエラー情報の１き込みが開始されこの書ぎ込
み後はじめて処理がなされることである。このようにノ
ルマル化の前にはいつも自動的にパリティエラー情報の
書き込みが実行される。この場合テストプログラムに−
ｙ＝ｔオるスタート命令はまずその出現によりデータ処
理装置σ）中央処理装置をしてシステムプログラムによ
り制御されな／ｌ”−らパリティエラー情報を簀き込む
ことを指令し、その後このスタート命令はここでやつと
テストプログラムに転送される。このとき、テストプロ
グラムの呼び出しは中央処理装置によって実行される。
でパリティエラー情報の１き込みが開始されこの書ぎ込
み後はじめて処理がなされることである。このようにノ
ルマル化の前にはいつも自動的にパリティエラー情報の
書き込みが実行される。この場合テストプログラムに−
ｙ＝ｔオるスタート命令はまずその出現によりデータ処
理装置σ）中央処理装置をしてシステムプログラムによ
り制御されな／ｌ”−らパリティエラー情報を簀き込む
ことを指令し、その後このスタート命令はここでやつと
テストプログラムに転送される。このとき、テストプロ
グラムの呼び出しは中央処理装置によって実行される。
パリティエラー情報の書ぎ込み開始の他の可能性はデー
タ処理装置に対しても現れ、このデータ処理装置内であ
るプログラムに対し所定記憶領域がダイナミックに割当
てられそして再び解放される。この場合この方法は、パ
リティエラー情報の誉ぎ込みに対する基準として各記憶
領域のダイナミックな解放部分が使用される。この場合
またこのパリティエラー情報の書き込みは、ユーザーに
よる特別な対策をとることを必要とせず自動的に実行さ
れる。
タ処理装置に対しても現れ、このデータ処理装置内であ
るプログラムに対し所定記憶領域がダイナミックに割当
てられそして再び解放される。この場合この方法は、パ
リティエラー情報の誉ぎ込みに対する基準として各記憶
領域のダイナミックな解放部分が使用される。この場合
またこのパリティエラー情報の書き込みは、ユーザーに
よる特別な対策をとることを必要とせず自動的に実行さ
れる。
付属の機能装置と共に・ξリテイ制御を有するデータ処
理装置の結線方式は本発明の思想の別の形成において、
パリティ符号を出力する・ξリテイ発生器の出口は排他
的論理和エレメントの入口と接続し、このエレメントに
はゲートスイッチからの他の入口が接続され、作業用記
憶装置にパリティが正しいデータが書き込まれたかパリ
ティが誤りのデータが１″き込まれたかを感知して中央
処理装置から出されるゲートスイッチの２種の出力状態
が排他的論理和エレメントから出てくるパリティ符号の
非反転または反転に作用Ｉ−るように形成される。
理装置の結線方式は本発明の思想の別の形成において、
パリティ符号を出力する・ξリテイ発生器の出口は排他
的論理和エレメントの入口と接続し、このエレメントに
はゲートスイッチからの他の入口が接続され、作業用記
憶装置にパリティが正しいデータが書き込まれたかパリ
ティが誤りのデータが１″き込まれたかを感知して中央
処理装置から出されるゲートスイッチの２種の出力状態
が排他的論理和エレメントから出てくるパリティ符号の
非反転または反転に作用Ｉ−るように形成される。
このように形成された結線方式は、きわめて簡単である
ことが特徴で、したがってこの結線方式は既設のデータ
処理装置でもパリティ制御の補足としてそのまま組込み
可能である。
ことが特徴で、したがってこの結線方式は既設のデータ
処理装置でもパリティ制御の補足としてそのまま組込み
可能である。
本発明の実用例な以下に図を用いて説明する。
第１図にデータ処理装置の一部が図示され、その各機能
装置はマニフォールトゝ装置１０（バス）上で相互に連
絡可能である。マニフォールド装＃１０にはシステムコ
ンソールｌが接続され、このシステムコンソールｌから
ユーザは制御命令を付加可能かまたは走らせるプログラ
ムを選択する。システムコンソールｌ上には同時にこの
ように開始された操作経過の結果も表示される。マニフ
ォールド装置１０にはさらにデータ処理装置０）プログ
ラム処理経過を制御する中央処理装置６が接続されてい
る。システムプログラムはシステムプログラム記憶装置
２内に存在し、この記憶装置は固定値記憶装置（ＲＯＭ
）であったりあるいはランダムアクセス記憶装置（ＲＡ
Ｍ）であったりする。マニフォールド装置１０にはさら
に複数のユーザプログラムを含む磁気ディスク記憶袋＠
：３が接続され、このユーザプログラムはテストの目的
でそのたびごとにやはりマニフォールド装置１０に接続
されているテストプログラム記憶装置４へ入力可能であ
る。
装置はマニフォールトゝ装置１０（バス）上で相互に連
絡可能である。マニフォールド装＃１０にはシステムコ
ンソールｌが接続され、このシステムコンソールｌから
ユーザは制御命令を付加可能かまたは走らせるプログラ
ムを選択する。システムコンソールｌ上には同時にこの
ように開始された操作経過の結果も表示される。マニフ
ォールド装置１０にはさらにデータ処理装置０）プログ
ラム処理経過を制御する中央処理装置６が接続されてい
る。システムプログラムはシステムプログラム記憶装置
２内に存在し、この記憶装置は固定値記憶装置（ＲＯＭ
）であったりあるいはランダムアクセス記憶装置（ＲＡ
Ｍ）であったりする。マニフォールド装置１０にはさら
に複数のユーザプログラムを含む磁気ディスク記憶袋＠
：３が接続され、このユーザプログラムはテストの目的
でそのたびごとにやはりマニフォールド装置１０に接続
されているテストプログラム記憶装置４へ入力可能であ
る。
この記憶装置はしたがってランダムアクセス記憶装置（
ＲＡＭ）である。
ＲＡＭ）である。
同様にランダムアクセス記憶袋Ｍ（ＲＡＭ）である作業
用記憶装置５はたとえばタイプ５Ｎ７４２８０のような
パリティ発生器／パリティ検査器を介してマニフォール
ド装置１０に接続されている。パリティ発生器７は制御
信号を出す制御出１コ１１を介して中央処理装置６と結
合されている。さらにパリティ符号出口１２においてパ
リティ符号が出力され。
用記憶装置５はたとえばタイプ５Ｎ７４２８０のような
パリティ発生器／パリティ検査器を介してマニフォール
ド装置１０に接続されている。パリティ発生器７は制御
信号を出す制御出１コ１１を介して中央処理装置６と結
合されている。さらにパリティ符号出口１２においてパ
リティ符号が出力され。
排他的論理和エレメント８を介して作業用記憶装置５へ
転送される。排他的論理和エレメント８はその第２の入
口において入力出チャンネル９の出力信号により制御さ
れるが、この入出力チャンネル９も同様にマニフォール
ド装置１０に接続されてゲート機能な有している。
転送される。排他的論理和エレメント８はその第２の入
口において入力出チャンネル９の出力信号により制御さ
れるが、この入出力チャンネル９も同様にマニフォール
ド装置１０に接続されてゲート機能な有している。
第１図に記憶装置２，４．５は略図で横長に図示されて
いるが、これは記憶すべき８桁のデータワードの長さに
相当している。各々にさらに追加して別の記憶位置が示
されているが、これはパリティ符号の記憶のために設け
られている。これは第１図で記憶装置２，４．５の上部
のワード記述のＰで示されている。
いるが、これは記憶すべき８桁のデータワードの長さに
相当している。各々にさらに追加して別の記憶位置が示
されているが、これはパリティ符号の記憶のために設け
られている。これは第１図で記憶装置２，４．５の上部
のワード記述のＰで示されている。
本発明による処理方法で作業用記憶装置５０ノルマル化
の前に実行される処理ステップはシステムコンソールｌ
の制御キーを叩くことで開始され、これは「プログラム
ロードＪの命令を発生し中央処理装置６を介してシステ
ムプログラム記憶装置２内のシステムプログラムに対し
テストプログラムを磁気ディスク記憶装置３からテスト
プログラム記憶装置４にロードすることを命令する。テ
ストプログラムを直接システムコンソール１かラマたは
他のデータ源からテストプログラム記憶装置４ヘロード
することもまた可能である。
の前に実行される処理ステップはシステムコンソールｌ
の制御キーを叩くことで開始され、これは「プログラム
ロードＪの命令を発生し中央処理装置６を介してシステ
ムプログラム記憶装置２内のシステムプログラムに対し
テストプログラムを磁気ディスク記憶装置３からテスト
プログラム記憶装置４にロードすることを命令する。テ
ストプログラムを直接システムコンソール１かラマたは
他のデータ源からテストプログラム記憶装置４ヘロード
することもまた可能である。
テストプログラムがテストプログラム記憶装置４内には
いると「プログラムスタート」命令を出すことにより始
動される。この命令は同様にシステムコンソールｌから
入力される。この命令が中央処理装置６で認識され息と
、１プログラムスタート」命令がテストプログラム記憶
装置４内のテストプログラムへ伝達される前に中央処理
装置６はまずパリティエラー情報の作業用記憶装置５へ
の１．き込みを実行する。パリティエラー情報の作、業
用記憶装置５への曹き込みはパリティ発生器７を介して
実行される。パリティ発生器７へ転送される各データワ
ードに対しパリティ発生器７はそのパリティ符号出口１
２にパリティビットを発生し、この・ξリテイビットは
排他的論理和エレメント８の第１の入口に転送される。
いると「プログラムスタート」命令を出すことにより始
動される。この命令は同様にシステムコンソールｌから
入力される。この命令が中央処理装置６で認識され息と
、１プログラムスタート」命令がテストプログラム記憶
装置４内のテストプログラムへ伝達される前に中央処理
装置６はまずパリティエラー情報の作業用記憶装置５へ
の１．き込みを実行する。パリティエラー情報の作、業
用記憶装置５への曹き込みはパリティ発生器７を介して
実行される。パリティ発生器７へ転送される各データワ
ードに対しパリティ発生器７はそのパリティ符号出口１
２にパリティビットを発生し、この・ξリテイビットは
排他的論理和エレメント８の第１の入口に転送される。
さて中央処理装置６はシステムプログラムによる制御に
したがってゲート機能を有する人出力チャンネノＶ９に
対しその出力信号が０かＩＱ）２進値をとるように制御
する。出力信号の２進値が１であるとパリティ発生器７
から出力されるパリティビットを反転させるものと仮定
しよう。このビット反転は排他的論理和エレメント８に
より下記の方法で実行される。中央処理装置６はまた「
プログラムスタート」命令で指令されて・ξリテイエラ
ー情報の作業用記憶装置５への書き込みを開始可能であ
る。
したがってゲート機能を有する人出力チャンネノＶ９に
対しその出力信号が０かＩＱ）２進値をとるように制御
する。出力信号の２進値が１であるとパリティ発生器７
から出力されるパリティビットを反転させるものと仮定
しよう。このビット反転は排他的論理和エレメント８に
より下記の方法で実行される。中央処理装置６はまた「
プログラムスタート」命令で指令されて・ξリテイエラ
ー情報の作業用記憶装置５への書き込みを開始可能であ
る。
このようにパリティエラー情報をロートゝされた作業用
記憶装置５はテストプログラムによりノルマル化され次
にテストプログラムの処理の過程で読み取られ、読み取
られたデータワードはパリティ発生器７に転送され、こ
のとき・々リプ４発生器７はパリティ検査器として作動
する。パリティ検査器がパリティエラー情報を認識しこ
れによりプログラムエラーを検出するとパリティ検査器
はその制御出口１１に中断信号を発生し、この中断信号
は中央処理装置６に転送されそこでテストプログラムの
定義アドレス上で停止するかまたは既知の方法でエラー
ルーチンが開始される。
記憶装置５はテストプログラムによりノルマル化され次
にテストプログラムの処理の過程で読み取られ、読み取
られたデータワードはパリティ発生器７に転送され、こ
のとき・々リプ４発生器７はパリティ検査器として作動
する。パリティ検査器がパリティエラー情報を認識しこ
れによりプログラムエラーを検出するとパリティ検査器
はその制御出口１１に中断信号を発生し、この中断信号
は中央処理装置６に転送されそこでテストプログラムの
定義アドレス上で停止するかまたは既知の方法でエラー
ルーチンが開始される。
排他的論理和エレメント８０作業方法は第２図に示す表
から理解されよう。パリティの正しい情報の１き込みに
対しては入出力チャンネル９は２進値０の信号ＩＮＶＰ
ＡＲを出力する。この信号が２進値ｌをとったときはパ
リティエラー情報が作業用記憶装置５へ書き込まれる。
から理解されよう。パリティの正しい情報の１き込みに
対しては入出力チャンネル９は２進値０の信号ＩＮＶＰ
ＡＲを出力する。この信号が２進値ｌをとったときはパ
リティエラー情報が作業用記憶装置５へ書き込まれる。
このとぎ排他的論理和エレメント８の出口ＰＡＲＩＴＹ
においては第２図の表に記載されているようにパリティ
祠号が正しいときはそのままの２進値をまたパリティ符
号が誤りのときは他の２進値を有する。この表は、パリ
ティ発生器７のパリティ符号出口１２から出力されるパ
リティ符号の２進値と排他的論理和エレメント８の出口
に誤か正かのパリティ符号を与える信号ＩＮ’ＶＰＡＲ
とのあらゆる可能な組合せを示している。
においては第２図の表に記載されているようにパリティ
祠号が正しいときはそのままの２進値をまたパリティ符
号が誤りのときは他の２進値を有する。この表は、パリ
ティ発生器７のパリティ符号出口１２から出力されるパ
リティ符号の２進値と排他的論理和エレメント８の出口
に誤か正かのパリティ符号を与える信号ＩＮ’ＶＰＡＲ
とのあらゆる可能な組合せを示している。
第１図は本発明により作動するデータ処理装置の一部の
概略図、第２図は第１図の装置で使用される個々の結線
の作業方法の表記述である。 ■・・・システムコンソール ２・システムプログラム記憶装置（ＲＯＭ／ＲＡＭ）３
・・・磁気ディスク記憶装置 ４・・・テストプログラム記憶装置（ＲＡＭ）５・・・
作業用記憶装置（ＲＡＭ） ６・・中央処理装置 ７・・パリティ発生器／パリティ検査器８・・排他的論
理和エレメント ９・・ゲートスイッチ １０゛°゛マニフオールト９装置 １１ 、１２・・・出口 （外５名〕 ｌ４外Ｖす拍 ＋ｆ’ｌｅイビッ）［ＩＮＶＰＡＲ＝ ＰＡＲＩＴＹｌ
０ 〕 ０ ０ ０ １１０ＦＩＧ）、２ ０ １ １
概略図、第２図は第１図の装置で使用される個々の結線
の作業方法の表記述である。 ■・・・システムコンソール ２・システムプログラム記憶装置（ＲＯＭ／ＲＡＭ）３
・・・磁気ディスク記憶装置 ４・・・テストプログラム記憶装置（ＲＡＭ）５・・・
作業用記憶装置（ＲＡＭ） ６・・中央処理装置 ７・・パリティ発生器／パリティ検査器８・・排他的論
理和エレメント ９・・ゲートスイッチ １０゛°゛マニフオールト９装置 １１ 、１２・・・出口 （外５名〕 ｌ４外Ｖす拍 ＋ｆ’ｌｅイビッ）［ＩＮＶＰＡＲ＝ ＰＡＲＩＴＹｌ
０ 〕 ０ ０ ０ １１０ＦＩＧ）、２ ０ １ １
Claims (4)
- （１） システムプログラムがテストプログラムの処理
を制御し、テストプログラムをデータ処理装置の作業用
記憶装置ヘロードする前にそのプログラムにより使用さ
れる記憶素子へパリティ符号付出力情報を書き込むこと
によって作業用記憶装置をノルマル化することをテスト
プログラムが開始し、ノξリテイエラーが出現したとき
システムプログラムがテストプログラムの中断を指示す
るデータ処理装置におけるプログラムテストの方法であ
って、 ノルマル化の前に少くともテストプログラムにより使用
される記憶素子へ誤りのパリティ符号を有する情報が省
き込まれることを特徴とするデータ処理装置におけるプ
ログラムテストの方法。 - （２）テストプログラムのスター トを指示１−る命令
はパリティエラー情報の書と込みな開始しこの書き込み
後はじめて処理がなされることを特徴とする特許請求の
範囲第１項に記載の方法。 - （３）特定記憶領域があるプログラムにダイナミックに
割当てられ再び解放されるデータ処理装置に対して、パ
リティエラー情報を１き込む基準としてそれぞれの記憶
領域のダイナミックな解放部分が使用されることを特徴
とする特許請求の範囲第１項に記載の方法。 - （４）データ処理装置の作業用記憶装置の前に配置され
作業用記憶装置に記入される各データワードに付属のパ
リティ符号を発生し作業用記憶装置から読み取られたデ
ータワードのパリティ符号の正誤なテストして読み収り
データワードのパリティエラーが出現したら制御導線を
介してデータ処理装置の中央処理装置へエラー信号を転
送するパリティ発生器およびノξリテイ検査器を有する
データ処理装置に対→−る特許請求の範囲第１項ないし
第３項のいずれかに記載の方法の実行のための結線方式
であって、 パリティ符号を出力するパリティ発生器（力の出口（１
２１は排他的論理和エレメント（８）の入口と接続し、
このエレメント（８）にはゲートスイッチ（９）からの
他の入口が接続され、作業用記憶装置（５）にパリティ
の正しいデータが書き込まれたかパリティの誤りのデー
タが書き込まれたかを感知して中央処理装置（６）から
出されるゲートスイッチ（９）の２種の出力状態が排他
的論理和エレメント（８）から出てくるパリティ符号の
非反転または反転に作用することな特徴とする結線方式
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3404782.4 | 1984-02-10 | ||
| DE19843404782 DE3404782A1 (de) | 1984-02-10 | 1984-02-10 | Verfahren und schaltungsanordnung zum pruefen eines programms in datenverarbeitungsanlagen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189544A true JPS60189544A (ja) | 1985-09-27 |
Family
ID=6227364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60025101A Pending JPS60189544A (ja) | 1984-02-10 | 1985-02-12 | データ処理装置におけるプログラムテストの方法とその結線方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4656631A (ja) |
| EP (1) | EP0151810B1 (ja) |
| JP (1) | JPS60189544A (ja) |
| DE (2) | DE3404782A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0228480B1 (de) * | 1985-12-30 | 1990-05-16 | Ibm Deutschland Gmbh | Verfahren und Einrichtung zur Analyse von Steuerprogrammen |
| NL8600217A (nl) * | 1986-01-30 | 1987-08-17 | Philips Nv | Dataverwerkende inrichting bevattende een geheugeninrichting voorzien van een coincidentieschakeling die in een foutherkennings- en een coincidentiemode schakelbaar is. |
| US4785417A (en) * | 1986-04-28 | 1988-11-15 | Pitney Bowes Inc. | Electronic postage meter having an out of sequence checking arrangement |
| JPH0317760A (ja) * | 1989-06-14 | 1991-01-25 | Mitsubishi Electric Corp | データ書込み確認方式 |
| US5574855A (en) * | 1995-05-15 | 1996-11-12 | Emc Corporation | Method and apparatus for testing raid systems |
| US5699509A (en) * | 1995-06-07 | 1997-12-16 | Abbott Laboratories | Method and system for using inverted data to detect corrupt data |
| US5671352A (en) * | 1995-07-07 | 1997-09-23 | Sun Microsystems, Inc. | Error injection to a behavioral model |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5348637A (en) * | 1976-10-15 | 1978-05-02 | Sanyo Electric Co Ltd | Error detection method for program |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3257546A (en) * | 1963-12-23 | 1966-06-21 | Ibm | Computer check test |
| US3427443A (en) * | 1965-04-08 | 1969-02-11 | Ibm | Instruction execution marker for testing computer programs |
| US3465132A (en) * | 1965-08-23 | 1969-09-02 | Ibm | Circuits for handling intentionally mutated information with verification of the intentional mutation |
| US3491337A (en) * | 1966-12-05 | 1970-01-20 | Scm Corp | Coded message generator |
| US3566093A (en) * | 1968-03-29 | 1971-02-23 | Honeywell Inc | Diagnostic method and implementation for data processors |
| BE791591A (fr) * | 1971-11-17 | 1973-03-16 | Gen Electric Co Ltd | Perfectionnements aux postes terminaux |
| GB2030739B (en) * | 1978-09-29 | 1982-06-30 | Nat Res Dev | Computer store arrangements |
| JPS55105897A (en) * | 1979-01-31 | 1980-08-13 | Hitachi Koki Co Ltd | Memory device |
| FR2453449B1 (fr) * | 1979-04-06 | 1987-01-09 | Bull Sa | Procede et systeme d'exploitation d'une memoire adressable permettant l'identification de certaines adresses particulieres |
| JPS5725051A (en) * | 1980-07-23 | 1982-02-09 | Fujitsu Ltd | Address stop control system |
| JPS5741748A (en) * | 1980-08-22 | 1982-03-09 | Nec Corp | Program debugging system of data processor |
-
1984
- 1984-02-10 DE DE19843404782 patent/DE3404782A1/de active Granted
- 1984-12-28 DE DE8484116478T patent/DE3481736D1/de not_active Expired - Fee Related
- 1984-12-28 EP EP19840116478 patent/EP0151810B1/de not_active Expired - Lifetime
-
1985
- 1985-02-06 US US06/698,801 patent/US4656631A/en not_active Expired - Fee Related
- 1985-02-12 JP JP60025101A patent/JPS60189544A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5348637A (en) * | 1976-10-15 | 1978-05-02 | Sanyo Electric Co Ltd | Error detection method for program |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0151810A2 (de) | 1985-08-21 |
| EP0151810B1 (de) | 1990-03-21 |
| US4656631A (en) | 1987-04-07 |
| EP0151810A3 (en) | 1986-12-10 |
| DE3481736D1 (de) | 1990-04-26 |
| DE3404782C2 (ja) | 1987-04-23 |
| DE3404782A1 (de) | 1985-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0308219A2 (en) | Microcomputer with internal RAM security during external program mode | |
| JPS6133218B2 (ja) | ||
| US4878168A (en) | Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus | |
| JPS60189544A (ja) | データ処理装置におけるプログラムテストの方法とその結線方式 | |
| US3344404A (en) | Multiple mode data processing system controlled by information bits or special characters | |
| JPS6029980B2 (ja) | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| EP0158774A2 (en) | Data processing system with an improved storage testing device | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JPS62172597A (ja) | マイクロコンピユ−タ装置 | |
| JPS5834854B2 (ja) | 情報処理装置 | |
| EP0382234A2 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| SU1645960A1 (ru) | Устройство дл контрол хода программ | |
| JPS63307543A (ja) | デバッグ装置 | |
| JPH02163842A (ja) | マイクロコンピュータのプログラム評価装置 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JPS59176851A (ja) | デ−タ格納方式 | |
| JPS6145359A (ja) | 情報処理装置 | |
| JPH01232454A (ja) | アドレスバス試験方式 | |
| JPS5852748A (ja) | メモリ制御方式 | |
| JPS59151250A (ja) | デバツグ装置 | |
| JPS6339036A (ja) | パイプライン処理方式 | |
| JPS63143636A (ja) | ブレ−クポイント制御装置 |