JPS60189238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60189238A JPS60189238A JP4410084A JP4410084A JPS60189238A JP S60189238 A JPS60189238 A JP S60189238A JP 4410084 A JP4410084 A JP 4410084A JP 4410084 A JP4410084 A JP 4410084A JP S60189238 A JPS60189238 A JP S60189238A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous silicon
- pressure
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、多孔質シリコンの酸化工程を有する半導体
装置の製造方法に関するものである。
装置の製造方法に関するものである。
（従来技術）
多孔質シリコンの酸化工程は、−例として、素子分離を
多孔質シリコン酸化物により行った半導体装置の製造方
法に用いられる。その半導体装置の従来の製造方法を第
１図に示す。
多孔質シリコン酸化物により行った半導体装置の製造方
法に用いられる。その半導体装置の従来の製造方法を第
１図に示す。
第１図（ａ）において、ｌはＰ型シリコン基板であり、
まず、この基板ｌ上に絶縁窒化物２ｔ−被着する（第１
図（ａ））。
まず、この基板ｌ上に絶縁窒化物２ｔ−被着する（第１
図（ａ））。
次に、周知のホトリンエツチング技術にて分離開孔窓３
を絶縁窒化膜２１；形成する。しかる後、その分離開孔
窓３を通してＰ型不純物のイオン注入を行うことによシ
、その分離開孔窓３に対応する部分の基板１表面に高濃
度のＰ型層４を形成する。（第１図（ｂ）） その後、イオン注入を行うことにより、絶縁窒化膜２下
の基板１表面にＮ型層のシリコン島領域５を形成する。
を絶縁窒化膜２１；形成する。しかる後、その分離開孔
窓３を通してＰ型不純物のイオン注入を行うことによシ
、その分離開孔窓３に対応する部分の基板１表面に高濃
度のＰ型層４を形成する。（第１図（ｂ）） その後、イオン注入を行うことにより、絶縁窒化膜２下
の基板１表面にＮ型層のシリコン島領域５を形成する。
この時、前記高濃度Ｐ型層４が形成されていた領域は、
基板１の他の領域と同様に低濃度Ｐ属領域に戻る。（第
１図（Ｃ））次に、弗化水素酸などの強酸性溶液中でＰ
型シリコン基板１を所定の深さまで陽極化成処理するこ
とによフ、シリコン基板１の表面１１１１１ ’ｋ、Ｎ
型のシリコン島領域５を残して多孔質シリコン層６とす
る（第１図（ｄ））。
基板１の他の領域と同様に低濃度Ｐ属領域に戻る。（第
１図（Ｃ））次に、弗化水素酸などの強酸性溶液中でＰ
型シリコン基板１を所定の深さまで陽極化成処理するこ
とによフ、シリコン基板１の表面１１１１１ ’ｋ、Ｎ
型のシリコン島領域５を残して多孔質シリコン層６とす
る（第１図（ｄ））。
しかる後、１０００〜１１００℃の高温で、かつ常圧の
水蒸気雰囲気中で多孔質シリコン層６の酸化処理を施し
、この多孔質シリコン層６を多孔質シリコン酸化膜６′
とする。これにより、複数のシリコン島領域（素子領域
）５は互いに多孔質シリコン酸化膜（分離領域）６′に
より電気的に分離される。（第１図（ｅ）） しかしながら、このような方法では、多孔質シリコン層
６の酸化による膨張と、シリコン島領域５の端部への応
力の集中によジ、第１図（ｅ）に示すように基板が反っ
てしまう欠点がおった。
水蒸気雰囲気中で多孔質シリコン層６の酸化処理を施し
、この多孔質シリコン層６を多孔質シリコン酸化膜６′
とする。これにより、複数のシリコン島領域（素子領域
）５は互いに多孔質シリコン酸化膜（分離領域）６′に
より電気的に分離される。（第１図（ｅ）） しかしながら、このような方法では、多孔質シリコン層
６の酸化による膨張と、シリコン島領域５の端部への応
力の集中によジ、第１図（ｅ）に示すように基板が反っ
てしまう欠点がおった。
そこで、１０００℃以下の低温で多孔質シリコン層６を
酸化することが考えられる。この方法によれば、基板の
反ｐｔ低減できる。しかるに、この方法では、長時間の
酸化時間を要する上に、弗化水素酸によるエツチングレ
ートの非常に大きい粗悪な多孔質シリコン酸化膜６′が
成長してしまう欠点があった。そして、このような多孔
質シリコン酸化膜６′が成長すると、その後のエツチン
グ工程時に、シリコン島領域５と多孔質シリコン酸化膜
６′の間に大きな段差を生じることになり、半導体装置
製造上、および特性上、問題となる。
酸化することが考えられる。この方法によれば、基板の
反ｐｔ低減できる。しかるに、この方法では、長時間の
酸化時間を要する上に、弗化水素酸によるエツチングレ
ートの非常に大きい粗悪な多孔質シリコン酸化膜６′が
成長してしまう欠点があった。そして、このような多孔
質シリコン酸化膜６′が成長すると、その後のエツチン
グ工程時に、シリコン島領域５と多孔質シリコン酸化膜
６′の間に大きな段差を生じることになり、半導体装置
製造上、および特性上、問題となる。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、半導体基板の反ジを小きくすることができ、かつ緻密
で良好な膜質を有する多孔質シリコン酸化物を形成でき
る半導体装置の製造方法を提供することにある。
、半導体基板の反ジを小きくすることができ、かつ緻密
で良好な膜質を有する多孔質シリコン酸化物を形成でき
る半導体装置の製造方法を提供することにある。
（発明の概要）
この発明の要点は、多孔質シリコンを高圧下窒素雰囲気
中で、または窒素雰囲気を昇圧しなからその窒素雰囲気
中で熱処理した後、酸化することにある。
中で、または窒素雰囲気を昇圧しなからその窒素雰囲気
中で熱処理した後、酸化することにある。
（実施例）
以下この発明の一実施例を図面を参照して説明する。こ
の発明の一実施例は、多孔質シリコン酸化膜による素子
分離の半導体装置の製造方法にこの発明を適用した場合
である。
の発明の一実施例は、多孔質シリコン酸化膜による素子
分離の半導体装置の製造方法にこの発明を適用した場合
である。
この発明の一実施例では、陽極化成処理（多孔質シリコ
ン層の形成工程）までは第１図の従来の方法に従って半
導体装置の製造工程を進める。それらの同一工程につい
ては、ここでは説明を省略し、陽極化成処理後の状態を
第２図（ａ）に示す。この第２図（ａ）においては、第
１図（ｄ）と同一部分に同一符号を付′ｊ。
ン層の形成工程）までは第１図の従来の方法に従って半
導体装置の製造工程を進める。それらの同一工程につい
ては、ここでは説明を省略し、陽極化成処理後の状態を
第２図（ａ）に示す。この第２図（ａ）においては、第
１図（ｄ）と同一部分に同一符号を付′ｊ。
陽極化成処理が終了したならば、次に、高圧窒素雰囲気
中で基板を熱処理する。ここで、高圧下とは、常圧以上
の加圧下の意味である。すなわち、常圧窒素雰囲気下で
基板を装填し、窒素雰囲気を３〜７気圧に昇圧する。こ
の外圧の時間は５〜１５分程度である。かつ、９００〜
１１００ ℃の一定温度にて加熱する。そして、この高
温かつ３〜７気圧下の窒素雰囲気中に基板を約２０分間
放置する。そして圧力を減じ、５〜１５分後に常圧に戻
し、高圧処理を完了する。すると、基板は、第２図（ｂ
）に示すように、多孔質シリコン層６側を凸として反る
。
中で基板を熱処理する。ここで、高圧下とは、常圧以上
の加圧下の意味である。すなわち、常圧窒素雰囲気下で
基板を装填し、窒素雰囲気を３〜７気圧に昇圧する。こ
の外圧の時間は５〜１５分程度である。かつ、９００〜
１１００ ℃の一定温度にて加熱する。そして、この高
温かつ３〜７気圧下の窒素雰囲気中に基板を約２０分間
放置する。そして圧力を減じ、５〜１５分後に常圧に戻
し、高圧処理を完了する。すると、基板は、第２図（ｂ
）に示すように、多孔質シリコン層６側を凸として反る
。
その後、常圧下１０５０℃で水蒸気酸化を行う。
この時、基板には、前記熱処理時と反対方向に反るよう
に力が加わる１、シタがって、この水蒸気酸化を行うと
、基板の反りは徐々に小−ｇ＜ｙｚｐ、酸化終了時には
第２図（ｃ）に示すようにほぼ平坦となる。また、多孔
質シリコン層６は、多孔質シリコン酸化膜６′となる。
に力が加わる１、シタがって、この水蒸気酸化を行うと
、基板の反りは徐々に小−ｇ＜ｙｚｐ、酸化終了時には
第２図（ｃ）に示すようにほぼ平坦となる。また、多孔
質シリコン層６は、多孔質シリコン酸化膜６′となる。
なお、水蒸気酸化処理時間としては７０〜９０分、流量
は０２：２．Ｏ〜４．０１７Ｍ 。
は０２：２．Ｏ〜４．０１７Ｍ 。
Ｈ２： ３．５〜５．Ｏ１７Ｍが適当である。
このように、この発明の一実施例では、基板の反りを小
さくすることができる。特に、酸化温度を１０００°Ｃ
以上、例えば１０５０℃にして基板の反りを小さくする
ことができる。また、酸化温度を１０００℃以上とする
ことにより、緻密化したエツチングレートの小ちい良質
な多孔質シリコン酸化膜６′を得ることができる。そし
て、これらの結果として次のような利点がある。
さくすることができる。特に、酸化温度を１０００°Ｃ
以上、例えば１０５０℃にして基板の反りを小さくする
ことができる。また、酸化温度を１０００℃以上とする
ことにより、緻密化したエツチングレートの小ちい良質
な多孔質シリコン酸化膜６′を得ることができる。そし
て、これらの結果として次のような利点がある。
■ 歪などによる欠陥の発生がおさえられる。
■ 基板の反りが小さくなることによｐ、ガラスマスク
上のパターンと基板上の７セターンのトータルピッチず
れがなくなり、ホトリソパターニング精度を向上できる
。
上のパターンと基板上の７セターンのトータルピッチず
れがなくなり、ホトリソパターニング精度を向上できる
。
■ 多くの半導体製造装置は、基板の裏面を真空吸着し
て固定あるいは搬送する。基板に反りがある場合、それ
ら作動に支障をきたすが、反ｐが小さく抑えられること
により、そのような問題はなくｌとる。
て固定あるいは搬送する。基板に反りがある場合、それ
ら作動に支障をきたすが、反ｐが小さく抑えられること
により、そのような問題はなくｌとる。
■ 欠陥の発生が抑えられ、かつ多孔質シリコン酸化膜
の緻密化が達成されるので、半導体装置の電気的特性（
％にリーク電流特性）が向上する。
の緻密化が達成されるので、半導体装置の電気的特性（
％にリーク電流特性）が向上する。
■ 緻密な多孔質シリコン酸化膜が得られるので、エツ
チング工程におけるシリコン島領域との段差が低減され
、島領域を連結させるための配線の断切れかなくなり、
配線歩留りが向上する。
チング工程におけるシリコン島領域との段差が低減され
、島領域を連結させるための配線の断切れかなくなり、
配線歩留りが向上する。
■ 水蒸気酸化処理前に窒素処理を行うので、多孔質シ
リコンの急激な酸化により生じる、多孔質シリコン酸化
膜の表面不良、はがれなどを抑制できる。
リコンの急激な酸化により生じる、多孔質シリコン酸化
膜の表面不良、はがれなどを抑制できる。
なお、以上の一実施例においては、高圧下の、すなわち
、外圧中および既に昇圧させた窒素雰囲気中で基板を熱
処理したが、窒素雰囲気を昇圧しながら、その窒素雰囲
気中で基板を一定圧力に達する才で熱処理してもよい。
、外圧中および既に昇圧させた窒素雰囲気中で基板を熱
処理したが、窒素雰囲気を昇圧しながら、その窒素雰囲
気中で基板を一定圧力に達する才で熱処理してもよい。
なお、熱処理の温度は基板装填時より窒素雰囲気を昇圧
する間、一定に保たれる。その場合、窒素雰囲気は最終
的には３〜７気圧まで昇圧させる。また、この熱処理に
続く酸化工程は、１０００〜１１００℃の常圧水蒸気雰
囲気中における酸化処理とする。
する間、一定に保たれる。その場合、窒素雰囲気は最終
的には３〜７気圧まで昇圧させる。また、この熱処理に
続く酸化工程は、１０００〜１１００℃の常圧水蒸気雰
囲気中における酸化処理とする。
また、上記一実施例は、この発明を、多孔質シリコン酸
化膜による素子分離の半導体装置の製造方法に適用した
場合であるが、この発明は、多孔質シリコンの酸化工程
を有する半導体装置全般の製造方法に利用することがで
きる。
化膜による素子分離の半導体装置の製造方法に適用した
場合であるが、この発明は、多孔質シリコンの酸化工程
を有する半導体装置全般の製造方法に利用することがで
きる。
（発明の効果）
以上詳述したようにこの発明の半導体装置の製造方法に
よれは、多孔質シリコンを高圧窒素雰囲気中で、または
窒素雰囲気を昇圧しながらその窒素雰囲気中で熱処理し
た後、酸化するようにしたので、半導体基板の反りを小
さくすることができ、かつ緻密で良好な膜質を有する多
孔質シリコン酸化物を形成できる。
よれは、多孔質シリコンを高圧窒素雰囲気中で、または
窒素雰囲気を昇圧しながらその窒素雰囲気中で熱処理し
た後、酸化するようにしたので、半導体基板の反りを小
さくすることができ、かつ緻密で良好な膜質を有する多
孔質シリコン酸化物を形成できる。
第１図は従来の半導体装置の製造方法を示す断面図、第
２図はこの発明の半導体装置の製造方法の一実施例を示
す断面図である。 １・・・Ｐ型シリコン基板、６・・・多孔質シリコン層
、６′・・・多孔質シリコン酸化膜。
２図はこの発明の半導体装置の製造方法の一実施例を示
す断面図である。 １・・・Ｐ型シリコン基板、６・・・多孔質シリコン層
、６′・・・多孔質シリコン酸化膜。
Claims (1)
- 【特許請求の範囲】 ［１１多孔質シリコンを高圧下窒素雰囲気中で熱処理し
た後、常圧酸化することを特徴とする半導体装置の製造
方法。 （２）窒素雰囲気を３〜７気圧まで昇圧し、その後一定
の圧力に保ち、かつ９００〜１１００℃の温度で多孔質
シリコンを熱処理することを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。 （３）多孔質シリコンを窒素雰囲気中で、その窒素雰囲
気を３〜７気圧まで昇圧しながら熱処理することを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4410084A JPS60189238A (ja) | 1984-03-09 | 1984-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4410084A JPS60189238A (ja) | 1984-03-09 | 1984-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189238A true JPS60189238A (ja) | 1985-09-26 |
| JPH0312773B2 JPH0312773B2 (ja) | 1991-02-21 |
Family
ID=12682193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4410084A Granted JPS60189238A (ja) | 1984-03-09 | 1984-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189920A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 酸化膜の形成方法及び酸化装置 |
| JPH0438985U (ja) * | 1990-07-31 | 1992-04-02 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144149A (ja) * | 1983-02-08 | 1984-08-18 | Toko Inc | 誘電体分離基板の製造方法 |
-
1984
- 1984-03-09 JP JP4410084A patent/JPS60189238A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144149A (ja) * | 1983-02-08 | 1984-08-18 | Toko Inc | 誘電体分離基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189920A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 酸化膜の形成方法及び酸化装置 |
| JPH0438985U (ja) * | 1990-07-31 | 1992-04-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312773B2 (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206115A (ja) | 酸化物分離領域の製造方法 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPS60189238A (ja) | 半導体装置の製造方法 | |
| US4411929A (en) | Method for manufacturing semiconductor device | |
| KR19980030045A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH0582514A (ja) | 半導体装置の製造方法 | |
| KR0166500B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| JPS6062129A (ja) | 半導体装置の製造方法 | |
| KR930008540B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| JPS61292935A (ja) | 半導体装置の製造方法 | |
| JPS61283131A (ja) | 半導体集積回路基板の製造方法 | |
| JPH05217996A (ja) | メサ型半導体素子の形成方法 | |
| JPS6151843A (ja) | 半導体装置の素子分離用酸化膜の形成方法 | |
| JPH07161963A (ja) | 量子細線構造の製造方法 | |
| KR19980050126A (ko) | 필드 산화막 제조방법 | |
| JPS63280437A (ja) | 半導体装置の素子分離領域の形成方法 |