JPS60189037A - Special unit of programmable controller - Google Patents

Special unit of programmable controller

Info

Publication number
JPS60189037A
JPS60189037A JP59043081A JP4308184A JPS60189037A JP S60189037 A JPS60189037 A JP S60189037A JP 59043081 A JP59043081 A JP 59043081A JP 4308184 A JP4308184 A JP 4308184A JP S60189037 A JPS60189037 A JP S60189037A
Authority
JP
Japan
Prior art keywords
unit
special
abnormality
power supply
abnormality signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59043081A
Other languages
Japanese (ja)
Inventor
Shinichi Amazaki
尼崎 新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59043081A priority Critical patent/JPS60189037A/en
Publication of JPS60189037A publication Critical patent/JPS60189037A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Abstract

PURPOSE:To cope freely with an abnormal signal by providing a special unit with a power supply detecting circuit and inputting the abnormality signal of a CPU unit to a microprocessor through a data bus. CONSTITUTION:A power supply detecting circuit 4b detects fall of the voltage in a special unit 2 to output the abnormality signal and resets a processor 3b to stop the special function. An abnormality signal 5 from a CPU 1 is inputted to the processor 3b in the special unit 2 through a data bus 6. The processor 3b can discriminate normalcy/abnormality of the CPU unit 1 under the normal function. Thus, the processor 3b discriminates the abnormality signal of the CPU unit 1 inputted through the data bus 6 and the abnormality signal of the special unit 2 inputted from the power supply detecting circuit 4b and executes corresponding abnormality processing.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、プログラマブルコントローラ用の特殊ユニ
ットに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] This invention relates to a special unit for a programmable controller.

〔従来技術〕[Prior art]

従来、この種の装置として第1図に示すものがあった。 Conventionally, there has been a device of this type as shown in FIG.

1はプログラマブルコントローラ全体を制御する中央制
御装置t(CPU)ユニット、2は特殊ユニットで、マ
イクロプロセッサ3aを内蔵する。4aは電源検出回路
、5はCPUユニットlから出力される異常信号である
1 is a central control unit (CPU) that controls the entire programmable controller, and 2 is a special unit that includes a microprocessor 3a. 4a is a power supply detection circuit, and 5 is an abnormality signal output from the CPU unit l.

次に動作について説明する。CPUユニット1内のマイ
クロプロセッサ3aは、前もってプログラムされた順序
でシーケンス処理を実行する。特殊ユニット2は、通常
のシーケンス処理では実行できない機能を実現するため
のものであり、内蔵されているマイクロプロセッサ3b
により、特殊機能を実行する。CPUユニット1内のマ
イクロプロセッサ3al−1:、電源検出回路4aによ
り、電源電圧が低下したことが検出された場合、及びハ
ード的なリセットスイッチが働いた場合は自動的にマイ
クロプロセッサ3a、にリセットがががり、シーケンス
処理の実行が停止する。
Next, the operation will be explained. The microprocessor 3a within the CPU unit 1 executes sequence processing in a preprogrammed order. The special unit 2 is for realizing functions that cannot be executed by normal sequence processing, and is equipped with a built-in microprocessor 3b.
to perform special functions. Microprocessor 3al-1 in CPU unit 1: When a drop in the power supply voltage is detected by the power supply detection circuit 4a and when the hardware reset switch is activated, the microprocessor 3a is automatically reset. There is a delay and the execution of sequence processing stops.

特殊ユニット2内のマイクロプロセッサ3bu、CPU
ユニット1からの異常信号5、すなわち電源′電圧の低
下、CPUユニット1内のリセットスイッチの作動、シ
ーケンス処理実行における異常、その他ハード的な異常
などにより、自動的にリセットがかかり、特殊機能の実
行を停止する。
Microprocessor 3bu, CPU in special unit 2
An abnormality signal 5 from the unit 1, i.e., a drop in the power supply voltage, activation of the reset switch in the CPU unit 1, an abnormality in sequence processing execution, or other hardware abnormality causes a reset to occur automatically, and a special function is executed. stop.

従来の特殊ユニットは以上のように構成されているので
、CI)Uユニットに異常が発生すると、CPUユニッ
トのシーケンス処理の実行が停止するだけでな(、CP
Uユニットの管理下に9る全特殊ユニットの機能も停止
してし甘う欠点があつだ。
Conventional special units are configured as described above, so if an error occurs in the CI)U unit, the sequence processing execution of the CPU unit will not only be stopped (,
The drawback is that the functions of all 9 special units under the control of the U unit are also stopped.

〔発明の概要〕[Summary of the invention]

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、特殊ユニットに電源検出回路を
備え、CPUユニットの異常信号をデータバスを介して
マイクロプロセッサに入力させることにより、異常信号
に対して自由に対応できるようにした特殊ユニットを提
供することを目的としている。
This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and by equipping a special unit with a power supply detection circuit and inputting an abnormal signal from the CPU unit to the microprocessor via a data bus, The purpose is to provide a special unit that can freely respond to abnormal signals.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。第2
図において、第1図と同一符号は同一部分を示し、6は
データバスであり、CPUコーニット1からの異常信号
を入力すると共に、一端がマイクロプロセッサ3b[接
続される。4bは特殊ユニット2の電源異常を検出した
ときは異常信号を発生する電源検出回路である。
An embodiment of the present invention will be described below with reference to the drawings. Second
In the figure, the same reference numerals as in FIG. 1 indicate the same parts, and 6 is a data bus which inputs an abnormal signal from the CPU cornit 1 and is connected to the microprocessor 3b at one end. 4b is a power supply detection circuit that generates an abnormality signal when detecting an abnormality in the power supply of the special unit 2.

次に、動作について説明する。′1(L像検出回路4b
は特殊ユニット2内の電源電圧の低下を検出すると、異
常信号を出力し、マイクロプロセッサ3bにリセットを
かけ、特殊機能の実行を停止する。
Next, the operation will be explained. '1 (L image detection circuit 4b
When detecting a drop in the power supply voltage within the special unit 2, it outputs an abnormality signal, resets the microprocessor 3b, and stops executing the special function.

しかし、CPUユニット1からの異常信号5は、特殊ユ
ニット2のデータバス6を介して特殊ユニット2内のマ
イクロプロセッサ3bに入力されるが、これに対してマ
イクロプロセッサ3bij:CPUユニット1が正常か
異常かを正常な機能のもとに判断できる。このように、
マイクロプロセッサ3bは、データバス6を介して入力
されるCPUユニット1の異常信号及び電源検出回路4
bから入力される特殊ユニット2の異常信号をそれぞれ
判別し、それぞれに対応した最適の異常処理を実行する
However, although the abnormality signal 5 from the CPU unit 1 is input to the microprocessor 3b in the special unit 2 via the data bus 6 of the special unit 2, the microprocessor 3bij: Is the CPU unit 1 normal? Abnormality can be determined based on normal function. in this way,
The microprocessor 3b receives an abnormality signal from the CPU unit 1 that is input via the data bus 6 and the power supply detection circuit 4.
The abnormality signals of the special unit 2 inputted from b are determined respectively, and the optimum abnormality processing corresponding to each is executed.

なお、上記実施例に対して、第3図に示すように、CP
Uユニット1の異常信号5をデータノ(ス6にのせるだ
けでなく、→3殊コーニットZ内のマイクロプロセッサ
3bに対する割込信号を異常信乞うに応答する割込回路
7により発生させてもよい。
In addition, for the above embodiment, as shown in FIG.
In addition to putting the abnormality signal 5 of the U unit 1 on the data node (6), an interrupt signal for the microprocessor 3b in the →3 special unit Z may be generated by the interrupt circuit 7 that responds to the abnormality request. .

この場合は、特殊ユニット2内のマイクロプロセッサ3
bi、j、cpup−ニット1の異常信号(C対して迅
速な対応を行うことができる。
In this case, microprocessor 3 in special unit 2
bi, j, cpup-knit 1 abnormal signal (C can be quickly responded to.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、何株ユニットを電源
検出回路に備え、さらKCPUユニットの異常信号をデ
ータバスにのせたため、CPUユニットの異常に対して
自由に対応することができる効果がある。
As described above, according to the present invention, since several units are provided in the power supply detection circuit and the abnormality signal of the KCPU unit is placed on the data bus, it is possible to freely respond to abnormalities in the CPU unit. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の特殊ユニットとCPUユニットのブロッ
ク図、第2図はこの発明の一実施例による特殊ユニット
とCPUユニットのブロック図、第3図はこの発明の他
の実施例による特殊ユラットとCPUユニットのブロッ
ク図である。 1・・CPUユニット、2・・特殊ユニツ)、3a。 3b・・・マイクロプロセッサ+4”+4b・・・電源
検出回路、6・・・データバス、7・・・割込回路。 なお、図中、同一符号は同一、又は相当部分を示す。 %許出願人 三菱電機株式会社 代理人 弁理士 1)ン翠 博 昭、′(外2名) 第3図
FIG. 1 is a block diagram of a conventional special unit and a CPU unit, FIG. 2 is a block diagram of a special unit and a CPU unit according to an embodiment of the present invention, and FIG. 3 is a block diagram of a special unit and a CPU unit according to another embodiment of the present invention. It is a block diagram of a CPU unit. 1. CPU unit, 2. Special unit), 3a. 3b...Microprocessor +4"+4b...Power supply detection circuit, 6...Data bus, 7...Interrupt circuit. In addition, the same reference numerals in the figures indicate the same or equivalent parts. Person Mitsubishi Electric Corporation Representative Patent Attorney 1) Hiroshi Nsui,' (2 others) Figure 3

Claims (2)

【特許請求の範囲】[Claims] (1)電源の異常を検出したときに異常信号を発生する
ようにした中央処理ユニットに接続されるプログラムコ
ントローラの特殊ユニットにおいて、データバスを介し
て上記異常信号を入力する中央処理装置と、この中央処
理装置に供給する電源装置の異常を検出したときは他の
異常信号を上記中央処理装置に入力する電源検出回路と
を備えたことを特徴とするプログラマブルコントローラ
の特殊ユニット。
(1) In a special unit of the program controller connected to the central processing unit that generates an abnormality signal when an abnormality in the power supply is detected, the central processing unit inputs the abnormality signal via the data bus; A special unit for a programmable controller, comprising: a power supply detection circuit that inputs another abnormality signal to the central processing unit when an abnormality is detected in the power supply unit that supplies the central processing unit.
(2)中央処理装置は中央処理ユニットの異常信号を割
込信号として受け取ることを特徴とする特許 ”請求の
範囲第1項記載のプログラマブルコントローラの特殊ユ
ニット。
(2) The special unit of the programmable controller according to claim 1, wherein the central processing unit receives an abnormality signal from the central processing unit as an interrupt signal.
JP59043081A 1984-03-07 1984-03-07 Special unit of programmable controller Pending JPS60189037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59043081A JPS60189037A (en) 1984-03-07 1984-03-07 Special unit of programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59043081A JPS60189037A (en) 1984-03-07 1984-03-07 Special unit of programmable controller

Publications (1)

Publication Number Publication Date
JPS60189037A true JPS60189037A (en) 1985-09-26

Family

ID=12653888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59043081A Pending JPS60189037A (en) 1984-03-07 1984-03-07 Special unit of programmable controller

Country Status (1)

Country Link
JP (1) JPS60189037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225815A (en) * 1986-10-17 1988-09-20 Sanyo Electric Co Ltd Protecting circuit for power supply circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225815A (en) * 1986-10-17 1988-09-20 Sanyo Electric Co Ltd Protecting circuit for power supply circuit

Similar Documents

Publication Publication Date Title
GB2290891B (en) Multiprocessor system
JPS60189037A (en) Special unit of programmable controller
JPH10105422A (en) Control circuit of protecting device
JPH06324721A (en) Method for detecting falling-off of connection unit
JPS5854418A (en) Interruption processing system
JPH04205162A (en) Multiprocessor system
JPH0426914Y2 (en)
JPS6226557A (en) Programmable controller
JPS61267810A (en) Deciding circuit for detection of service interruption
JPH01245322A (en) Power failure control circuit for microprocessor
JP2841405B2 (en) Microcomputer control circuit
JPH0535460B2 (en)
JPH04123145A (en) Microcomputer
JPS61187056A (en) Abnormality monitor circuit of transmission unit for multidrop serial bus
JPH05257725A (en) Error transmitter for cpu unit
JPH06250864A (en) Method for preventing generation of error output from programmable controller
JPS62123531A (en) Cpu supervisory unit
JPS62160540A (en) Duplex information processor
JPS61150062A (en) Interruption control circuit
JPH04105151A (en) Input/output controller
JPS62256162A (en) Change over controller for duplex computer system
JPS58114141A (en) Fault reporting system for multimicroprocessor
JPH02189667A (en) Control circuit for microcomputer
JPH06161801A (en) One-chip microcomputer
JPS6327930A (en) Interruption control circuit