JPS60186949A - メモリバンク方式 - Google Patents
メモリバンク方式Info
- Publication number
- JPS60186949A JPS60186949A JP4161784A JP4161784A JPS60186949A JP S60186949 A JPS60186949 A JP S60186949A JP 4161784 A JP4161784 A JP 4161784A JP 4161784 A JP4161784 A JP 4161784A JP S60186949 A JPS60186949 A JP S60186949A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data processing
- control
- processing device
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、分散制御方式のパケット交換局におけるメモ
リバッフ丁プール専用のデータ処理装置のメモリバンク
方式に関する。
リバッフ丁プール専用のデータ処理装置のメモリバンク
方式に関する。
（従来の技術）
従来、分散制御方式のパケット交換局における交換制御
用のデータ処理装置のメモリの使用方式は、このデータ
処理装置のメモリのみを使用するようになっている。こ
の結果、このデータ処理装置のメモリの容量の制限を受
けて、必要なメモリパラフチを確保することができなら
。従って、トラヒックが増加し多量の呼を処理する場合
にはメモリに不足を生じ、この結果トラヒックが所定の
量を超えるときには、それらの呼に対してその処理の規
制をせざるを得なくなるという欠点がある。
用のデータ処理装置のメモリの使用方式は、このデータ
処理装置のメモリのみを使用するようになっている。こ
の結果、このデータ処理装置のメモリの容量の制限を受
けて、必要なメモリパラフチを確保することができなら
。従って、トラヒックが増加し多量の呼を処理する場合
にはメモリに不足を生じ、この結果トラヒックが所定の
量を超えるときには、それらの呼に対してその処理の規
制をせざるを得なくなるという欠点がある。
（発明の目的）
本発明の目的鉱上記の欠点を除去すること、すなわち複
数の交換制御用のデータ処理装置を含む分散制御方式の
パケット交換局に、メモリバッフ丁プール専用のデータ
処理装置を設け、このメモリバッフ丁専用のデータ処理
装置とこれら交換制御用のデータ処理装置とをそれぞれ
接続する通信パスを介して、これら交換制御用のデータ
処理装置がこのメモリバッファプール専用のデータ処理
装置を使用することを可能にするメモリバンク方式を提
供することにある。
数の交換制御用のデータ処理装置を含む分散制御方式の
パケット交換局に、メモリバッフ丁プール専用のデータ
処理装置を設け、このメモリバッフ丁専用のデータ処理
装置とこれら交換制御用のデータ処理装置とをそれぞれ
接続する通信パスを介して、これら交換制御用のデータ
処理装置がこのメモリバッファプール専用のデータ処理
装置を使用することを可能にするメモリバンク方式を提
供することにある。
（発明の構成）
上記の目的を達成する本発明のメモリバンク方式の特徴
は、複数の交換制御用のデータ処理装置を含む分散制御
方式のパケット交換局に、制御部とメモリを有するメモ
リバッファプール専用のデータ処理装置と、前記メモリ
バッファプール専用のデータ処理装置を前記複数の交換
制御用のデータ処理装置のそれぞれに接続する複数の通
信バスと、前記複数の交換制御用のデータ処理装置の命
令に従って前記制御部が前記メモリを制御する制御手段
とを備えることにある。
は、複数の交換制御用のデータ処理装置を含む分散制御
方式のパケット交換局に、制御部とメモリを有するメモ
リバッファプール専用のデータ処理装置と、前記メモリ
バッファプール専用のデータ処理装置を前記複数の交換
制御用のデータ処理装置のそれぞれに接続する複数の通
信バスと、前記複数の交換制御用のデータ処理装置の命
令に従って前記制御部が前記メモリを制御する制御手段
とを備えることにある。
（発明の実施例）
次に本発明の実施例を図面を参照して説明する。
第１図は本発明の実施例のブロック図でおる。第１図に
おいて、第１の交換制御用のデータ処理装置７と第２の
交換制御用のデータ処理装置９とデータバッフ了プール
専用のデータ処理装置８とはともにバス１０に接続され
る。ここでは、通常、第１の交換制御用のデータ処理装
置７を通過する呼は、第１の交換制御用のデータ処理装
置７の制御部１によって第１の交換制御用のデータ処理
装置７のメモリ２′ｆ：使用して処理される。もし、こ
こでトラヒックが増加し多量の呼を処理するのにメモリ
２のメモリの容量に不足が生じるとき、第１の交換制御
用のデータ処理装置７を通過する呼は通信パス１１を通
じて制御部ｌからメモリバッファプール専用のデータ処
理装置８の制御部３へ、続いて制御部３からメモリバッ
フ了専用のデータ処理装置８のメモリ４へ転送され、メ
モリ４に蓄積される。メモリ４に蓄積された呼は、制御
部１からの命令に従って制御部２がメモリ４を制御する
ことによシ、処理される。従って、疑似的にメモリ２の
メモリの容量を増大させるのと同一の効果を生じる。ま
た、メモリバッファプール専用のデータ処理装置８に接
続されたバス１０接続されている第２の交換制御用のデ
ータ処理装置９についても、多量の呼を処理するのにメ
モリ６のメモリの容量に不足が生じるとき、第２の交換
制御用のデータ処理装置９を通過する呼は通信パス１２
を通じて制御部５から制御部３へ、続いて制御部３から
メモリ４へ転送され、メモリ４に蓄積され処理されるの
で、第１の交換制御用のデータ処理装置７における場合
と同様の効果が生じるのはいうまでもない。
おいて、第１の交換制御用のデータ処理装置７と第２の
交換制御用のデータ処理装置９とデータバッフ了プール
専用のデータ処理装置８とはともにバス１０に接続され
る。ここでは、通常、第１の交換制御用のデータ処理装
置７を通過する呼は、第１の交換制御用のデータ処理装
置７の制御部１によって第１の交換制御用のデータ処理
装置７のメモリ２′ｆ：使用して処理される。もし、こ
こでトラヒックが増加し多量の呼を処理するのにメモリ
２のメモリの容量に不足が生じるとき、第１の交換制御
用のデータ処理装置７を通過する呼は通信パス１１を通
じて制御部ｌからメモリバッファプール専用のデータ処
理装置８の制御部３へ、続いて制御部３からメモリバッ
フ了専用のデータ処理装置８のメモリ４へ転送され、メ
モリ４に蓄積される。メモリ４に蓄積された呼は、制御
部１からの命令に従って制御部２がメモリ４を制御する
ことによシ、処理される。従って、疑似的にメモリ２の
メモリの容量を増大させるのと同一の効果を生じる。ま
た、メモリバッファプール専用のデータ処理装置８に接
続されたバス１０接続されている第２の交換制御用のデ
ータ処理装置９についても、多量の呼を処理するのにメ
モリ６のメモリの容量に不足が生じるとき、第２の交換
制御用のデータ処理装置９を通過する呼は通信パス１２
を通じて制御部５から制御部３へ、続いて制御部３から
メモリ４へ転送され、メモリ４に蓄積され処理されるの
で、第１の交換制御用のデータ処理装置７における場合
と同様の効果が生じるのはいうまでもない。
（発明の効果）
本発明のメモリバンク方式は以上説明したように、複数
の交換制御用のデータ処理装置を含む分散制御方式のパ
ケット交換局に、メモリバッファプール専用のデータ処
理装置を設けることにより、下記のことが可能になると
いう効果がある。
の交換制御用のデータ処理装置を含む分散制御方式のパ
ケット交換局に、メモリバッファプール専用のデータ処
理装置を設けることにより、下記のことが可能になると
いう効果がある。
（１）トラヒックが増大しても呼の処理の規制をする必
要がない。
要がない。
（２）交換制御用のデータ処理装置のメモリに格納され
るプログラムのためのメモリの容量に対する制約がなく
なシ、従ってパケット交換局のサービスが拡張される。
るプログラムのためのメモリの容量に対する制約がなく
なシ、従ってパケット交換局のサービスが拡張される。
第１図は本発明の実施例のブロック図である。
１．３．５・・・・・・制御部、２，４．６ ・・メモ
リ、７．４→９・・・・・・交換制御用のデータ処理装
置、８・・・・・・メモリバッファプール専用のデータ
処理装置、１０・・・・・・バス、１１．１２ ・旧・
・通信ハス、１３・・・・・・パケット端末。
リ、７．４→９・・・・・・交換制御用のデータ処理装
置、８・・・・・・メモリバッファプール専用のデータ
処理装置、１０・・・・・・バス、１１．１２ ・旧・
・通信ハス、１３・・・・・・パケット端末。
Claims (1)
- 複数の交換制御用のデータ処理装置を含む分散制御方式
のパケット交換局に、制御部とメモリとを有するメモリ
バッフ丁プール専用のデータ処理装置と、前記メモリバ
ッフ丁プール専用のデータ処理装置を前記複数の交換制
御用のデータ処理装置のそれぞれに接続する複数の通信
パスと、前記複数の交換制御用のデータ処理装置の命令
に従って前記制御部が前記メモリを制御する制御手段と
を備えることを特徴とするメモリバンク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161784A JPS60186949A (ja) | 1984-03-05 | 1984-03-05 | メモリバンク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161784A JPS60186949A (ja) | 1984-03-05 | 1984-03-05 | メモリバンク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60186949A true JPS60186949A (ja) | 1985-09-24 |
Family
ID=12613295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161784A Pending JPS60186949A (ja) | 1984-03-05 | 1984-03-05 | メモリバンク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587391B2 (en) | 2001-05-25 | 2003-07-01 | Hynix Semiconductor Inc. | Semiconductor memory device for controlling memory banks |
-
1984
- 1984-03-05 JP JP4161784A patent/JPS60186949A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587391B2 (en) | 2001-05-25 | 2003-07-01 | Hynix Semiconductor Inc. | Semiconductor memory device for controlling memory banks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224672B2 (ja) | リソース獲得方法 | |
| JPS60186949A (ja) | メモリバンク方式 | |
| JPS61230595A (ja) | オ−バ−レイ制御方式 | |
| JP2933478B2 (ja) | 交換システムのリソース制御方式 | |
| JPS6332300B2 (ja) | ||
| JPH0397394A (ja) | グループ制御方式 | |
| JP5198699B2 (ja) | 混合データ処理のために動的に構成可能な構造 | |
| JP2880249B2 (ja) | 通信アダプタ | |
| KR100210785B1 (ko) | 개인 휴대 통신 교환기의 이동 호 과부하 제어 방법 | |
| JPH06101744B2 (ja) | Ｄチヤネルパケツト分離方式 | |
| KR950013172B1 (ko) | 전전자 교환기의 통화로제어 프로세서간 통신(ipc) 연동방법 | |
| JPH02271749A (ja) | データ蓄積方式 | |
| JPS59119994A (ja) | プロセツサ間通信方式 | |
| JPH0278354A (ja) | 保守情報収集方式 | |
| JPH03255758A (ja) | 複数プロセサ同時停止機能を有する交換システム | |
| JPS6077255A (ja) | 複数バス制御方式 | |
| JPS62120758A (ja) | 専用プロセツサによるｄチヤネル分離方式 | |
| JPH058901B2 (ja) | ||
| JPS6028346A (ja) | 回線交換制御方式 | |
| JPS6113729A (ja) | シリアル通信回線の交換装置 | |
| JPH0427256A (ja) | 異常輻輳緩和方式 | |
| JPH0662451A (ja) | 交換制御方式 | |
| KR20000025505A (ko) | 보드의 성능 개선을 위한 이더넷 접속 장치 및 데이터 이동 제어 방법 | |
| JPS6343489A (ja) | マルチプロセツサ電子交換システムにおける代表回線選択処理方式 | |
| JPS6119057B2 (ja) |