JPS60183838A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS60183838A JPS60183838A JP59040012A JP4001284A JPS60183838A JP S60183838 A JPS60183838 A JP S60183838A JP 59040012 A JP59040012 A JP 59040012A JP 4001284 A JP4001284 A JP 4001284A JP S60183838 A JPS60183838 A JP S60183838A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- synchronizing signal
- pulse
- synchronism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル通１ぎ方式におけるフレーム同期方
式に関し、特に伝送符号形式として、情報ビットのＭ番
目のピットの補符号をＭ／、ｔ、目に挿入した１１個の
情報ビットを１つのブロックとし、このようなブロック
がＬ個縦＝ｂだものを１フレームとし、その１フレーム
中の足位征ｔに足った個数のフレームパルスを含む符号
を用いた分散形フレム同期力ｉ（に関する。
式に関し、特に伝送符号形式として、情報ビットのＭ番
目のピットの補符号をＭ／、ｔ、目に挿入した１１個の
情報ビットを１つのブロックとし、このようなブロック
がＬ個縦＝ｂだものを１フレームとし、その１フレーム
中の足位征ｔに足った個数のフレームパルスを含む符号
を用いた分散形フレム同期力ｉ（に関する。
この柚のフレーム同期方式における伝送符号として８Ｈ
ＩＣｈ号を１更用してフレームを組んだ一例を第１図に
示す。■フレームは第１図（３月こ示１−ように５７６
ヒツトより構成され、フレームパルスは１４４ヒツト毎
にフレーム信号Ｆ １ 、 Ｆ ２ 。
ＩＣｈ号を１更用してフレームを組んだ一例を第１図に
示す。■フレームは第１図（３月こ示１−ように５７６
ヒツトより構成され、フレームパルスは１４４ヒツト毎
にフレーム信号Ｆ １ 、 Ｆ ２ 。
Ｆ３．ド４がそれぞれ１ビツトずつ挿入されている。そ
の１／４フレーム構成は第１図（ｂ）に示すように１６
ブロツクよシ構成されている。その１ブロツクの構成は
第１図（Ｃ）に示すように９個の情報ビットよ−ｂ ｔ
ｆｔｊ成され符号″′０“の連続を防止するため、情報
ビットＡの補符号Ａ′が同一ブロックに挿入されている
。
の１／４フレーム構成は第１図（ｂ）に示すように１６
ブロツクよシ構成されている。その１ブロツクの構成は
第１図（Ｃ）に示すように９個の情報ビットよ−ｂ ｔ
ｆｔｊ成され符号″′０“の連続を防止するため、情報
ビットＡの補符号Ａ′が同一ブロックに挿入されている
。
以上のフレーム構成においてフレーム同期引込みの手段
としてよく用いられているがハンチング方式と呼ばれる
もので受信側において常に受信同期信号を監視し、それ
が受端側で形成するプロッりの朗定の位相で検出されな
い時はそのクロックは同期１Ｊずれにあるとして入力１
百号との相対位相をずらせ−こいき、同期信号検出まで
続ける。クロック位相のずらせ力は一般には１ピツト即
時シフト方式が用いられている。
としてよく用いられているがハンチング方式と呼ばれる
もので受信側において常に受信同期信号を監視し、それ
が受端側で形成するプロッりの朗定の位相で検出されな
い時はそのクロックは同期１Ｊずれにあるとして入力１
百号との相対位相をずらせ−こいき、同期信号検出まで
続ける。クロック位相のずらせ力は一般には１ピツト即
時シフト方式が用いられている。
この方法は同期はずれを検出するごとにクロック回路を
駆動している基本繰返し１３号パルスを１ピツトだけ禁
止して、１ピツト分だけクロック回路の出力位相を遅ら
せる方式である。この方法でフレーム同期をとるとフレ
ーム同期復帰時間は最悪の場合フレームパルスＦ１の次
のビットよりフレームパルスＦ１をｔｌ炙出しはじめ５
７６ビツトシフトした鏝でなければフレーム同期をとる
ことが出来ない欠点が２ｂつだ。
駆動している基本繰返し１３号パルスを１ピツトだけ禁
止して、１ピツト分だけクロック回路の出力位相を遅ら
せる方式である。この方法でフレーム同期をとるとフレ
ーム同期復帰時間は最悪の場合フレームパルスＦ１の次
のビットよりフレームパルスＦ１をｔｌ炙出しはじめ５
７６ビツトシフトした鏝でなければフレーム同期をとる
ことが出来ない欠点が２ｂつだ。
本発明の目的をよ１１１１記従来の欠点を除去するため
に補助データビットの増加と四期す帰時間を短縮するこ
とが出来るフレーム同期方式を提供することにある。
に補助データビットの増加と四期す帰時間を短縮するこ
とが出来るフレーム同期方式を提供することにある。
本発明によれば、Ｎ個の情報ビットを１ブロツクとし、
そのブロックの情報ビットのＭ香目のビットの補符号を
Ｍ′番目に挿入したＬ個のブロックを１フレームとしそ
の中の定位置に定まった個数のフレームパルスを含む符
号形式において、フレームパルスを含むブロックの前の
ブロックにフレームパルスの補符号が挿入されたことを
特畝とするフレーム同期方式が得られる。
そのブロックの情報ビットのＭ香目のビットの補符号を
Ｍ′番目に挿入したＬ個のブロックを１フレームとしそ
の中の定位置に定まった個数のフレームパルスを含む符
号形式において、フレームパルスを含むブロックの前の
ブロックにフレームパルスの補符号が挿入されたことを
特畝とするフレーム同期方式が得られる。
本発明では入力信号中のフレームパルスとこの補符号と
を用いてフレームパルスの位置を検出してフレーム同期
をとる。
を用いてフレームパルスの位置を検出してフレーム同期
をとる。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第２図ｆａ） 、 Ｆｂ） 、 （Ｃ） 、 （ｄ）は
本発明によるフレーム構成の一実施例を示すし、符号形
式に８８ＩＣ符号を使用している。１フレームは第２図
（ａ）に示すように５７６ビツトより構成され、２８８
ビツト毎にフレームパルスＦｌ 、Ｆ２が挿入されてい
る。
本発明によるフレーム構成の一実施例を示すし、符号形
式に８８ＩＣ符号を使用している。１フレームは第２図
（ａ）に示すように５７６ビツトより構成され、２８８
ビツト毎にフレームパルスＦｌ 、Ｆ２が挿入されてい
る。
その１／２フレームの構成は第２図ｆｂ）に示すように
３２ブロツクよ多構成されている。その１ブロツクの構
成は第２図（Ｃ）に示すように９個の情報ビットよ多構
成されている。同図１ｃ）に示すように先頭ビットがフ
レームパルスであるブロックの６１１のブロックの後端
ビットにフレームパルスのｎｂ符号が、またそれ以外の
ブロックは情報ビットＡの補符号Ａ′が挿入されている
。
３２ブロツクよ多構成されている。その１ブロツクの構
成は第２図（Ｃ）に示すように９個の情報ビットよ多構
成されている。同図１ｃ）に示すように先頭ビットがフ
レームパルスであるブロックの６１１のブロックの後端
ビットにフレームパルスのｎｂ符号が、またそれ以外の
ブロックは情報ビットＡの補符号Ａ′が挿入されている
。
第３図は第２図に示すフレーム構成の伝送符号の同期を
とる同期検出回路の一例を示すブロック図である。端子
１，２はそれぞれ受信データ、それに同期したクロック
が入力する。第２図（ｃ）に示したようにＦ２はフレー
ムパルスＦ２のｉ符号となっていることに着目し受信デ
ータとそれを１ビツト遅延回路３を通して１ビツト遅延
した受信データとを比較回路４へ供給する。受信端２よ
少入力するクロックによシフレーム同期信号発生回路５
ではフレーム同期信号を発生して比較回路４へ出力する
。このフレーム同期信号は受信データの２８８ピツトご
とに１パルスを発生する信号で、比較回路の出力により
その位相が制御される。比較回路４は、フレーム同期信
号の入力時点と、受信データのビットおよび１ビツト遅
延受信データのビットとを比較し、フレーム同期信号入
力時に各ビットがＦ １ 、 Ｆ １およびｌ’２．ｊ
”２であると同期がとれているとしそれ以外の場合は同
ルｊがとれていないとする。同期がとれていない場合に
はフレーム同期信号発生回路５に信号を送シフレーム同
期信号発生回路５でフレーム同期信号をクロックを用い
て１ピツトシフトし、このフレーム同期信号で再び比較
回路４で比較を行なう。これがフレーム同期をとるまで
行なわれる。このようにしてフレーム同期をとることが
でき、出力端６より同期パルスが送出される。
とる同期検出回路の一例を示すブロック図である。端子
１，２はそれぞれ受信データ、それに同期したクロック
が入力する。第２図（ｃ）に示したようにＦ２はフレー
ムパルスＦ２のｉ符号となっていることに着目し受信デ
ータとそれを１ビツト遅延回路３を通して１ビツト遅延
した受信データとを比較回路４へ供給する。受信端２よ
少入力するクロックによシフレーム同期信号発生回路５
ではフレーム同期信号を発生して比較回路４へ出力する
。このフレーム同期信号は受信データの２８８ピツトご
とに１パルスを発生する信号で、比較回路の出力により
その位相が制御される。比較回路４は、フレーム同期信
号の入力時点と、受信データのビットおよび１ビツト遅
延受信データのビットとを比較し、フレーム同期信号入
力時に各ビットがＦ １ 、 Ｆ １およびｌ’２．ｊ
”２であると同期がとれているとしそれ以外の場合は同
ルｊがとれていないとする。同期がとれていない場合に
はフレーム同期信号発生回路５に信号を送シフレーム同
期信号発生回路５でフレーム同期信号をクロックを用い
て１ピツトシフトし、このフレーム同期信号で再び比較
回路４で比較を行なう。これがフレーム同期をとるまで
行なわれる。このようにしてフレーム同期をとることが
でき、出力端６より同期パルスが送出される。
ところで、分散形フレーム同期形式の１ｇ号のフレーム
同期をとるのに必要な平均復帰時間Ｅは、次式 で与えられることが知られている。ただしく０式におい
て、Ｎｉ、Ｋｌフレーム中の情報ビットの数、ｐは同期
が一般しないことを検出する確率は、ｒは同期パルスの
数である。
同期をとるのに必要な平均復帰時間Ｅは、次式 で与えられることが知られている。ただしく０式におい
て、Ｎｉ、Ｋｌフレーム中の情報ビットの数、ｐは同期
が一般しないことを検出する確率は、ｒは同期パルスの
数である。
■式を用いて第１図に示す従来の８８ Ｉ Ｃ７Ｌ／−
ム同期形式の信号の平均復帰時間Ｅ１をめると、Ｎ ”
” ５７ ｂ ｒ ｐ”” １．／ ２ ｒ ｒ−４で
あるから、７５ Ｊシ１＝（１＋−一）フレーム ・・・・・■となる。
ム同期形式の信号の平均復帰時間Ｅ１をめると、Ｎ ”
” ５７ ｂ ｒ ｐ”” １．／ ２ ｒ ｒ−４で
あるから、７５ Ｊシ１＝（１＋−一）フレーム ・・・・・■となる。
−万、本′爽画例のフレーム同ルｊ形式の信号の平均復
帰時間Ｅ２をめると、Ｎ＝５７６゜１〕−＝７．ｒ＝２
であるから、 ７５ Ｅ２＝（１＋−）フレーム ・・・・・（■と７よる。
帰時間Ｅ２をめると、Ｎ＝５７６゜１〕−＝７．ｒ＝２
であるから、 ７５ Ｅ２＝（１＋−）フレーム ・・・・・（■と７よる。
なおｐ＝７となる理由は本実施例ではパルスＦ１とＰｌ
ｌ、パルスＦ２とＦ２の同期一致検出の？１ｌｌｉ率が
１／４ となるからである。
ｌ、パルスＦ２とＦ２の同期一致検出の？１ｌｌｉ率が
１／４ となるからである。
ここで平均復帰時間Ｅ１とＦ２との比は、（イ）。
■式から
Ｅ ２／Ｅ １中２／３
となる。
したがって、この発明によって従来の８ＢＩＣ符号のフ
レーム構成を用いた場合に比べて同期復帰時間が２／３
程度に短縮することが出来る。また従来１フレーム中
にフレームパルスを４ビット用い°Ｃいたのに対し本発
明ではその半分のフＶ −ムバルス２ビットで出来るた
め（ｉ４１助データビットとして用いることが出来る。
レーム構成を用いた場合に比べて同期復帰時間が２／３
程度に短縮することが出来る。また従来１フレーム中
にフレームパルスを４ビット用い°Ｃいたのに対し本発
明ではその半分のフＶ −ムバルス２ビットで出来るた
め（ｉ４１助データビットとして用いることが出来る。
さらに情報“０”の連続が減少しクロックを抽出が比１
１交的容易になる。
１交的容易になる。
この発明は符号形式が８に３１Ｃ符号に限定されること
なく、情報ビットとその梱符号を富むブロックより構成
されるフレームを用いたディジタル辿信方式の符号形式
においてフレームパルスヲ含ムフロックの前のブロック
にフレームパルスの１１１１符号を挿入することによシ
、同期復帰時間の粗細と補助データビットの増加および
情報データ０の連続を抑圧する効果な有する。
なく、情報ビットとその梱符号を富むブロックより構成
されるフレームを用いたディジタル辿信方式の符号形式
においてフレームパルスヲ含ムフロックの前のブロック
にフレームパルスの１１１１符号を挿入することによシ
、同期復帰時間の粗細と補助データビットの増加および
情報データ０の連続を抑圧する効果な有する。
第１１ｆｆｌｆａ） 、 ｆｂ） 、 （Ｇ）ｕ従来用
いらレテイるフレーム構成の一例を示すブロック図、第
２図は本発明の一実施例を示すフレーム構成のブロック
図、第３図は第２図に示すフレーム構成を伝送符号とし
て入力する同Ｍ検出回路の一例を示すブロック図でめる
。 第３図において、１・・・・・・受信データ、２・・・
・・・受１＾クロック、３・旧・・１ビツト遅延回路、
４・・・・・・比較回路、５・・・・・・フレーム同期
信号発生回路、６・・・・・・出力端。 −４（ 燃 −ゞ 竿３図
いらレテイるフレーム構成の一例を示すブロック図、第
２図は本発明の一実施例を示すフレーム構成のブロック
図、第３図は第２図に示すフレーム構成を伝送符号とし
て入力する同Ｍ検出回路の一例を示すブロック図でめる
。 第３図において、１・・・・・・受信データ、２・・・
・・・受１＾クロック、３・旧・・１ビツト遅延回路、
４・・・・・・比較回路、５・・・・・・フレーム同期
信号発生回路、６・・・・・・出力端。 −４（ 燃 −ゞ 竿３図
Claims (1)
- Ｎ個の情報ピットを１ブロツクとし、そのブロックの情
報ビットのＭＷ目のピットの補符号をＭ′着月に挿入し
ｆｒ、、 ＩＪ個のブロックを１フレームとし、その中
の定位置に定まった個数のフレームパルスを含むディジ
タル辿イ＝伝徳におい一〇、フレームパルスを含むブロ
ックの前のブロックにフレームパルスの補符号か挿入さ
れたことを’ｌとするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040012A JPS60183838A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040012A JPS60183838A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183838A true JPS60183838A (ja) | 1985-09-19 |
Family
ID=12568992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040012A Pending JPS60183838A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381264A (ja) * | 1986-09-25 | 1988-04-12 | Japan Vilene Co Ltd | 溶融金属浸漬用保護管 |
-
1984
- 1984-03-02 JP JP59040012A patent/JPS60183838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6381264A (ja) * | 1986-09-25 | 1988-04-12 | Japan Vilene Co Ltd | 溶融金属浸漬用保護管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788681A (en) | Digital transmission system | |
| EP0411014B1 (en) | High speed digital signal framer-demultiplexer | |
| US5058128A (en) | Spread spectrum communication receiver | |
| Schrempp et al. | Unique word detection in digital burst communications | |
| JPS60183838A (ja) | フレ−ム同期方式 | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| EP0450148A2 (en) | Decoding circuit for inhibiting error propagation | |
| SU650528A3 (ru) | Устройство дл передачи и приема цифровых сигналов св зи | |
| JPS60183837A (ja) | フレ−ム同期方式 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JPH04142823A (ja) | データ伝送方式 | |
| US4069504A (en) | Digital transmission method for coded video signals | |
| JPH01251930A (ja) | フレーム同期検出方式 | |
| JP2535947B2 (ja) | マルチフレ―ム同期回路 | |
| JPH0316330A (ja) | フレーム同期方式 | |
| JPH06152579A (ja) | ジッタ抑制回路 | |
| JPS6228621B2 (ja) | ||
| JPS639785B2 (ja) | ||
| JPH05336101A (ja) | デ−タ伝送におけるフレ−ム同期方法 | |
| JPH10308082A (ja) | データセパレータ | |
| JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH0720088B2 (ja) | フレーム同期方式 | |
| JPS588782B2 (ja) | マルチフレ−ム同期装置 |