JPS60183837A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS60183837A JPS60183837A JP59040011A JP4001184A JPS60183837A JP S60183837 A JPS60183837 A JP S60183837A JP 59040011 A JP59040011 A JP 59040011A JP 4001184 A JP4001184 A JP 4001184A JP S60183837 A JPS60183837 A JP S60183837A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- bits
- synchronism
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル通信方式におけるフレーム同期方式
に関し、特に伝送符号形式として、Ｍ番目のヒツトの補
符号がＭ′番目に挿入されたｎ個の情報ビットを１つの
ブロックとし、このようなブロックがＬ個縦続されたも
のを１フレームとし、その１フレーム中の定位置に定っ
た個数のフレームパルスを含む符号を用いた分散形フレ
ーム同期方式に関する。
に関し、特に伝送符号形式として、Ｍ番目のヒツトの補
符号がＭ′番目に挿入されたｎ個の情報ビットを１つの
ブロックとし、このようなブロックがＬ個縦続されたも
のを１フレームとし、その１フレーム中の定位置に定っ
た個数のフレームパルスを含む符号を用いた分散形フレ
ーム同期方式に関する。
従来、この種のフレーム同期方式の伝送符号としてよく
知られた８ＢＩＣ符号を使用してフレームを組んだ一例
を第１図に示す。１フレームは第１図（ａｌに示すよう
に５７６ピツトより構成され、１４４ビツト毎にフレー
ムパルスＦｌ。
知られた８ＢＩＣ符号を使用してフレームを組んだ一例
を第１図に示す。１フレームは第１図（ａｌに示すよう
に５７６ピツトより構成され、１４４ビツト毎にフレー
ムパルスＦｌ。
Ｆ２ 、Ｆ３ 、Ｆ４がそれぞれ１ビツトずつ挿入され
ている。そのｙフレーム構成は第１図（ｂ）Ｋ示ずよう
に１６ブロツクより構成されている。
ている。そのｙフレーム構成は第１図（ｂ）Ｋ示ずよう
に１６ブロツクより構成されている。
その１ブロツクの構成は第１図（ｃ）に示すように９個
の情報ビットより構成され、さらに符号１１０′！の連
続を防止するため、情報ピッ）Ａの補符号Ａ′が同一ブ
ロックに挿入されている。
の情報ビットより構成され、さらに符号１１０′！の連
続を防止するため、情報ピッ）Ａの補符号Ａ′が同一ブ
ロックに挿入されている。
以上のフレーム構成においてフレーム同期引込みの手段
としてよく用いられているのがハンチング力式と呼ばれ
るもので、受信側において常に受信同期信号を監視し、
それが受端仰」で形成するクロックの所定の位相で検出
されない時はそのクロックは同期はずれにあるとして入
力信号との相対位相をずらせていき、同期信号検出まで
続ける。クロック位相のずらせ方は一般には１ビツト即
時シフト方式が用いられている。
としてよく用いられているのがハンチング力式と呼ばれ
るもので、受信側において常に受信同期信号を監視し、
それが受端仰」で形成するクロックの所定の位相で検出
されない時はそのクロックは同期はずれにあるとして入
力信号との相対位相をずらせていき、同期信号検出まで
続ける。クロック位相のずらせ方は一般には１ビツト即
時シフト方式が用いられている。
この方法は同期はずれを検出するごとにクロック回路を
駆動している基本繰返し信号パルスを１ビツトだけ禁止
して、１ビツト分だけクロック回路の出力位相を遅らせ
る方式である。この方法でフレーム同期をとるとフレー
ム同期復帰時間は最悪の場合、すなわちフレームパルス
Ｆ１の次のビットからフレームパルスＦ１を検出しはじ
める場合、５７６ビツトした後でなければフレーム同期
をとることが出来ない欠点があった。
駆動している基本繰返し信号パルスを１ビツトだけ禁止
して、１ビツト分だけクロック回路の出力位相を遅らせ
る方式である。この方法でフレーム同期をとるとフレー
ム同期復帰時間は最悪の場合、すなわちフレームパルス
Ｆ１の次のビットからフレームパルスＦ１を検出しはじ
める場合、５７６ビツトした後でなければフレーム同期
をとることが出来ない欠点があった。
本発明の目的は前記従来の欠点を除去するために補助デ
ータビットの増加と同期復帰時間を短縮することが出来
るフレーム同期方式を提供することにある。
ータビットの増加と同期復帰時間を短縮することが出来
るフレーム同期方式を提供することにある。
本、発明によれは、Ｎ個の情報ビットを１ブロツクとし
、そのブロックの情報ビットのＭ番目のビットの補符号
をＭ′番目に挿入したＬ個のブロックを１フレームとし
、その中の定位散に定まった個数のフレームパルスを含
む符号形式において、フレームパルスを含むブロックの
Ｍ番目にフレームパルスの補符号が挿入されたことを特
徴とするフレーム同期方式が得られる。
、そのブロックの情報ビットのＭ番目のビットの補符号
をＭ′番目に挿入したＬ個のブロックを１フレームとし
、その中の定位散に定まった個数のフレームパルスを含
む符号形式において、フレームパルスを含むブロックの
Ｍ番目にフレームパルスの補符号が挿入されたことを特
徴とするフレーム同期方式が得られる。
本発明では、入力信号中のフレームパルスととの補符号
とを用いてフレームパルスの位宿を検出してフレーム同
期をとる。
とを用いてフレームパルスの位宿を検出してフレーム同
期をとる。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第２図（ａ） Ｉ （ｂ） ｌ （Ｃ） 、 （ｄ）は
本発明によるフレーム構成の一実施例を示し、勾号形式
に８ＢＩＣ符号を使用している。１フレームは第２図（
ａ）に示すように５７６ビツトで構成され、２８８ビツ
ト毎にフレームパルスＦｌ 、Ｆ２が挿入されている。
本発明によるフレーム構成の一実施例を示し、勾号形式
に８ＢＩＣ符号を使用している。１フレームは第２図（
ａ）に示すように５７６ビツトで構成され、２８８ビツ
ト毎にフレームパルスＦｌ 、Ｆ２が挿入されている。
その％フレームの構成は第２図（ｂ）に示すように３２
ブロツクより構成されている。その１ブロツクの構成は
第２図（Ｃ）および第２図（ｄｌに示すように９個の情
報ビットより構成され。
ブロツクより構成されている。その１ブロツクの構成は
第２図（Ｃ）および第２図（ｄｌに示すように９個の情
報ビットより構成され。
同図（ｃ）に示すようにフレームパルスを含むブロック
は、その先頭ビットのフレームパルスの補符号が第９ビ
ツトに、またそれ以外のブロックは同図（ｄ）に示すよ
うに情報ピッ）Ａの補符号Ａ′が同一ブロックに挿入さ
れている。フレーム信号Ｆ１とその補符号Ｆｌ、フレー
ム信号Ｆ２とその補符号Ｆ２とはそれぞれ第１図に示す
従来のフレーム信号Ｆ １ ＃ Ｆ ２ ｐ Ｆ ３ａ
Ｆ ４に対応する。
は、その先頭ビットのフレームパルスの補符号が第９ビ
ツトに、またそれ以外のブロックは同図（ｄ）に示すよ
うに情報ピッ）Ａの補符号Ａ′が同一ブロックに挿入さ
れている。フレーム信号Ｆ１とその補符号Ｆｌ、フレー
ム信号Ｆ２とその補符号Ｆ２とはそれぞれ第１図に示す
従来のフレーム信号Ｆ １ ＃ Ｆ ２ ｐ Ｆ ３ａ
Ｆ ４に対応する。
なお、情報ピッ）Ａの補符号Ａ′を挿入するのは１ＩＯ
１１情報ビツトの連続を防止するだめである。
１１情報ビツトの連続を防止するだめである。
第３図は第２図に示すフレーム構成の伝送符号の同期を
とる同期検出回路の一例を示すブロック図である。端子
１にＦｉ第２図に示すフレーム構成の受信データ、端子
２にはそれに同期したクロックが入力する。第２図ｆｃ
）に示したようにビット）１はビットＦ１の補符号とな
っていることに着目し、受信データとそれを８ビツト遅
延回路３を通して８ビツト遅延したデータとを比較回路
４へ供給する。受信端２より入力するクロックによりフ
レーム同期信号発生回路５はフレーム同期信号を発生し
て比較回路４へ出力する。このフレーム同期（３号は受
イｄデータの２８８ビツトごとに１パルスを発生する信
°号で比較回路の出力によりその位相が制御される。
とる同期検出回路の一例を示すブロック図である。端子
１にＦｉ第２図に示すフレーム構成の受信データ、端子
２にはそれに同期したクロックが入力する。第２図ｆｃ
）に示したようにビット）１はビットＦ１の補符号とな
っていることに着目し、受信データとそれを８ビツト遅
延回路３を通して８ビツト遅延したデータとを比較回路
４へ供給する。受信端２より入力するクロックによりフ
レーム同期信号発生回路５はフレーム同期信号を発生し
て比較回路４へ出力する。このフレーム同期（３号は受
イｄデータの２８８ビツトごとに１パルスを発生する信
°号で比較回路の出力によりその位相が制御される。
比較回路４は、フレーム同期信号の入力時点と、受信デ
ータの先頭ビットおよび８ビツト遅延受信データの先頭
ビットとを比較し、フレーム同期信号入力時に各先頭ビ
ットがＦｌ、ＦｌおよびＦ２．Ｆ２であると同期がとれ
ているとしそれ以外の場合は同期がとれていないとする
。同期がとれていない場合にはフレーム同期信号発生回
路５に信号を送りフレーム同期信号発生回路５でフレー
ム同期信号をクロックｒ用いて１ビツトシフトし、この
フレーム同期信号で再び比較回路４で比較を行なう。こ
れがフレーム同期をとるまで行なわれる。このようにし
又フレーム同期をとることができ出力端６より同期パル
スが送出される。
ータの先頭ビットおよび８ビツト遅延受信データの先頭
ビットとを比較し、フレーム同期信号入力時に各先頭ビ
ットがＦｌ、ＦｌおよびＦ２．Ｆ２であると同期がとれ
ているとしそれ以外の場合は同期がとれていないとする
。同期がとれていない場合にはフレーム同期信号発生回
路５に信号を送りフレーム同期信号発生回路５でフレー
ム同期信号をクロックｒ用いて１ビツトシフトし、この
フレーム同期信号で再び比較回路４で比較を行なう。こ
れがフレーム同期をとるまで行なわれる。このようにし
又フレーム同期をとることができ出力端６より同期パル
スが送出される。
ところで１分散形フレーム同期形式の信号のフレーム同
期をとるのに必要な平均復帰時間Ｅは５次式 で与えられることが知られている。ただしく１）式にお
いて、Ｎは１フレーム中の情報ビットの数、Ｐは同期が
一致しないことを検出する確率、γは同期パルスの数で
ある。
期をとるのに必要な平均復帰時間Ｅは５次式 で与えられることが知られている。ただしく１）式にお
いて、Ｎは１フレーム中の情報ビットの数、Ｐは同期が
一致しないことを検出する確率、γは同期パルスの数で
ある。
（１）式を用いて第１図に示す従来の８ＢＩＣフレ一ム
同期形式の信号の平均復帰時間Ｅ１をめると、Ｎ＝５７
６ 、 ｐ＝％、γＳ４であるから、となる。−力１本
実施例のフレーム同期形式の信号の平均復帰時間Ｅ２を
めると、Ｎ＝５７６゜Ｐ＝止、γ＝２であるから、 一致検出の確率が％となるからである。
同期形式の信号の平均復帰時間Ｅ１をめると、Ｎ＝５７
６ 、 ｐ＝％、γＳ４であるから、となる。−力１本
実施例のフレーム同期形式の信号の平均復帰時間Ｅ２を
めると、Ｎ＝５７６゜Ｐ＝止、γ＝２であるから、 一致検出の確率が％となるからである。
ここで平均復帰時間ＥｌとＥ２との比は、（２）Ｂ式か
ら Ｅ２／Ｅ、＝ ２／３ となる。
ら Ｅ２／Ｅ、＝ ２／３ となる。
したがって、この発明によって従来０８８ＩＣ杓号のフ
レーム構成を用いた場合に比べて同期復帰時間が２／３
程度に短縮することが出来る。
レーム構成を用いた場合に比べて同期復帰時間が２／３
程度に短縮することが出来る。
また従来、１フレーム中にフレームパルスを４ビツト用
いていたのに対し本発明ではその半分のフレームバ〃ス
２ビットで出来るため余っプζビットを補助データビッ
トとして用いることができる。
いていたのに対し本発明ではその半分のフレームバ〃ス
２ビットで出来るため余っプζビットを補助データビッ
トとして用いることができる。
この発明は符号形式が８１３ＩＣ符号に限定されること
なく、情報ビットとその補符号を含むブロックより構成
されるフレームを用いたディジタル通信方式において、
フレームパルスヲ含むブロックの定位置にフレームパル
スの礼符号が挿入されていれはよい。
なく、情報ビットとその補符号を含むブロックより構成
されるフレームを用いたディジタル通信方式において、
フレームパルスヲ含むブロックの定位置にフレームパル
スの礼符号が挿入されていれはよい。
以上説明したように、本発明によればフレームパルスを
含むブロックの定位置にフレームパルスの補符号を挿入
したことにより、同期復帰時間の短縮と補助データビッ
トの増加を可能にする効果を有する。
含むブロックの定位置にフレームパルスの補符号を挿入
したことにより、同期復帰時間の短縮と補助データビッ
トの増加を可能にする効果を有する。
第１図（ａｌ 、 （ｂｌ 、 （Ｃ１は従来用いられ
ているフレーム構成の例を示すブロック図、第２図（、
Ｏ、（ｂ）（ｃｌ及び（ｄ）はそれぞれ本発明の一実施
例を示すフ検出回路の一例を示すブロック図である。 第３図において、１・・・・・・受信データ、２・・・
・・・受信ブロック、３・・・・・・８ビツト遅延回路
、４・・・比較回路、５・・・・・・フレーム同期信号
発生回路、６・・・・・・出力端 ＾ （ 烟 δ ν 享 ３ 図
ているフレーム構成の例を示すブロック図、第２図（、
Ｏ、（ｂ）（ｃｌ及び（ｄ）はそれぞれ本発明の一実施
例を示すフ検出回路の一例を示すブロック図である。 第３図において、１・・・・・・受信データ、２・・・
・・・受信ブロック、３・・・・・・８ビツト遅延回路
、４・・・比較回路、５・・・・・・フレーム同期信号
発生回路、６・・・・・・出力端 ＾ （ 烟 δ ν 享 ３ 図
Claims (1)
- 【特許請求の範囲】 Ｎイ固のす青報ビットを１フ゛ロツクとし、そのフ。 ロックの情報ビットのＭ番目のビットの補符号をＭ′番
目に挿入したＬ個のブロックを１フレームとし、その中
の定位置に定まった個数のフレームパルスを含むディジ
タル通信の伝送ね号形式において、フレームパルスを含
むブロックのＭ′番目にフレームパルスの補符号が挿入
されたことを重機とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040011A JPS60183837A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040011A JPS60183837A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183837A true JPS60183837A (ja) | 1985-09-19 |
Family
ID=12568963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040011A Pending JPS60183837A (ja) | 1984-03-02 | 1984-03-02 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183837A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996016492A1 (en) * | 1994-11-23 | 1996-05-30 | At & T Wireless Services, Inc. | System and method for wireless transmission of digital data using differentially encoded pilot words |
-
1984
- 1984-03-02 JP JP59040011A patent/JPS60183837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996016492A1 (en) * | 1994-11-23 | 1996-05-30 | At & T Wireless Services, Inc. | System and method for wireless transmission of digital data using differentially encoded pilot words |
| US5809083A (en) * | 1994-11-23 | 1998-09-15 | At&T Wireless Services, Inc. | Differentially encoded pilot word system and method for wireless transmissions of digital data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004100A (en) | Group frame synchronization system | |
| US4425645A (en) | Digital data transmission with parity bit word lock-on | |
| US3963869A (en) | Parity framing of pulse systems | |
| CA1212723A (en) | System for transmitting digital information signals | |
| JPH0239140B2 (ja) | ||
| US6219357B1 (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
| US3766315A (en) | Method and apparatus for a single channel digital communications system | |
| JPS60183837A (ja) | フレ−ム同期方式 | |
| US4142070A (en) | False framing detector | |
| JPS62276938A (ja) | デイジタル同期回路 | |
| US5265105A (en) | Decoding circuit for inhibiting error propagation | |
| US5285458A (en) | System for suppressing spread of error generated in differential coding | |
| JPH0149062B2 (ja) | ||
| US4498167A (en) | TDM Communication system | |
| JPS5912644A (ja) | スペクトラム拡散通信装置の同期方式 | |
| JPS59123337A (ja) | フレ−ム同期方式 | |
| US4069504A (en) | Digital transmission method for coded video signals | |
| US4870646A (en) | Word synchronizer | |
| JPS60183838A (ja) | フレ−ム同期方式 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JPH0720088B2 (ja) | フレーム同期方式 | |
| JPH0123016B2 (ja) | ||
| EP0348188B1 (en) | Data transmission | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| JPS5814103B2 (ja) | フレ−ム同期装置 |