JPS60183820A - 除算回路 - Google Patents
除算回路Info
- Publication number
- JPS60183820A JPS60183820A JP59038617A JP3861784A JPS60183820A JP S60183820 A JPS60183820 A JP S60183820A JP 59038617 A JP59038617 A JP 59038617A JP 3861784 A JP3861784 A JP 3861784A JP S60183820 A JPS60183820 A JP S60183820A
- Authority
- JP
- Japan
- Prior art keywords
- output
- code word
- alpha
- supplied
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は符号イｔ）がガロア体の元となっている符号を
除算する除ｎ回路に関し、デジタル仁ｊ号処理、特にＰ
ＣＭ １（ｑ号の誤シ訂正回路（１１１号器）、符号８
．；等に利用できる除算回路に関する。
除算する除ｎ回路に関し、デジタル仁ｊ号処理、特にＰ
ＣＭ １（ｑ号の誤シ訂正回路（１１１号器）、符号８
．；等に利用できる除算回路に関する。
従来、かかる除算回路はフットレジスタ、加算器等を用
いた線形論理回路からなるものと、半尋体記憶装置たと
えばｔｆｊｃみ出し専用Ｎｅ ・ｌ；ζで装置（以下、
ＲＯＭと記す）を用いたものとが知られている。
いた線形論理回路からなるものと、半尋体記憶装置たと
えばｔｆｊｃみ出し専用Ｎｅ ・ｌ；ζで装置（以下、
ＲＯＭと記す）を用いたものとが知られている。
前者によるときはガロア体の位数が大きいときは演算時
間が増大する欠点がありさらに符号語によって演算時間
が変動する欠点があった。また後者によるときはＲＯＭ
のアクセス時間により演算時間が定１り前者よシ演算時
間が短くてすむ。
間が増大する欠点がありさらに符号語によって演算時間
が変動する欠点があった。また後者によるときはＲＯＭ
のアクセス時間により演算時間が定１り前者よシ演算時
間が短くてすむ。
しかし、たとえば第１図に示す如く符号語がガロア体Ｇ
Ｆ（２８）の元となっている場合の除算回路は、４にバ
イトＲＯＭ １〜１６とデコーダ１７と嗜＋５Ｅ−出−
器−１−８−，＝から４１を成され、符号語〔Ａ〕と符
号語（Ｂ：）の−ト位４ビットにてＲＯＭ １〜１６の
アドレスを指定し、符号語〔Ｂ〕の上位４ビツトをデコ
ーダ１７でデコードした出力でＲＯＭ １〜１６のチッ
プセレクトを行なっていた。
Ｆ（２８）の元となっている場合の除算回路は、４にバ
イトＲＯＭ １〜１６とデコーダ１７と嗜＋５Ｅ−出−
器−１−８−，＝から４１を成され、符号語〔Ａ〕と符
号語（Ｂ：）の−ト位４ビットにてＲＯＭ １〜１６の
アドレスを指定し、符号語〔Ｂ〕の上位４ビツトをデコ
ーダ１７でデコードした出力でＲＯＭ １〜１６のチッ
プセレクトを行なっていた。
しかるに上記した如（ＲＯＭを用いた従来の除算回路に
よるときは、ＲＯＭに符刊語〔Ａ〕と符号語［Ｂ）との
総ての組合せに対する除算結果を記憶させておかねばな
らず、ガロア体の位数のｊ′Ｎ犬に伴ってＲＯＭ記憶容
＋１：、は膨大なものとなる欠点があった。
よるときは、ＲＯＭに符刊語〔Ａ〕と符号語［Ｂ）との
総ての組合せに対する除算結果を記憶させておかねばな
らず、ガロア体の位数のｊ′Ｎ犬に伴ってＲＯＭ記憶容
＋１：、は膨大なものとなる欠点があった。
（発ＬＩｌ］の目的）
本発明は上記にかんがみ表されたもので、上記の欠点を
解消して、ガロア体の位数が同一の場合において記１□
は容４．が従来の記憶答匍に比較して少なくてすむ除算
回路を提供することを目的とする。
解消して、ガロア体の位数が同一の場合において記１□
は容４．が従来の記憶答匍に比較して少なくてすむ除算
回路を提供することを目的とする。
（発明のＩ）も・成）
以下、本発明を実砲例によシ説明する。
第２図は本発明の一実施例の構成金力すブロック図であ
る。
る。
本発明の一実施例において、符号語がガロア体Ｇ Ｆ
（２８）の元と寿っている２つの符号を〔Ａ〕。
（２８）の元と寿っている２つの符号を〔Ａ〕。
〔Ｂ〕とし、〔Ａ〕÷〔Ｂ〕の除算をする除算回路の例
を示している。
を示している。
２１および２２は４にバイトのＲＯＭである。２３は符
号語［Ｂ］が供給されて符号語〔Ｂ〕の逆光の符号語〔
Ｂ−１〕を、元始光αの幕に変換し、変換された幕を２
進数で出力する変換器である。変換器２３はたとえば記
・（、は装置１ヱまたは）・−ドロノック回路で（１′
４成しである。
号語［Ｂ］が供給されて符号語〔Ｂ〕の逆光の符号語〔
Ｂ−１〕を、元始光αの幕に変換し、変換された幕を２
進数で出力する変換器である。変換器２３はたとえば記
・（、は装置１ヱまたは）・−ドロノック回路で（１′
４成しである。
符号語ＣＡ）と、変換器２３の出力中の上位４ビツトと
はアドレスデータとしてＲＯＭ２１に供給しである。Ｒ
ＯＭ ２１から読み出されたデータおよび変換器２３の
出力中の下位４ビツトはアドレスデータとしてＲＯＭ
２２に供給しである。
はアドレスデータとしてＲＯＭ２１に供給しである。Ｒ
ＯＭ ２１から読み出されたデータおよび変換器２３の
出力中の下位４ビツトはアドレスデータとしてＲＯＭ
２２に供給しである。
一方、２４は符号語ＣＢ）が供給され符号語〔Ｂ〕が零
であることを検出する検出器である。検出器２４の出力
は除や：不可能指示出力として出力し、ＲＯＭ ２２か
ら読み出されたデータが意味の無いことを示す。
であることを検出する検出器である。検出器２４の出力
は除や：不可能指示出力として出力し、ＲＯＭ ２２か
ら読み出されたデータが意味の無いことを示す。
ここで、変換器２３で変換された幕の上位４ビツトが表
わす１０進数をｙ、同じく幕の下位４ビツトが表わす１
０進数をＸとしだとき、ＲＯＭ２１には符号Ｒｎ （Ａ
：］ Ｘα１６ｙの演ｊＡ：結果がベクトル表示の形で
、符号語［Ａ］と幕の上位４ビツトとで指示されるアド
レスに記憶しである。またＲＯＭ２２にはＲＯＭ２１か
ら読み出したデータ×α′の演算結果がベクトル表示の
形で、ＲＯＭ２１から読み出したデータと幕の下位４ビ
ツトとで指示されるアドレスに記１．４ｔ ｔ、である
。
わす１０進数をｙ、同じく幕の下位４ビツトが表わす１
０進数をＸとしだとき、ＲＯＭ２１には符号Ｒｎ （Ａ
：］ Ｘα１６ｙの演ｊＡ：結果がベクトル表示の形で
、符号語［Ａ］と幕の上位４ビツトとで指示されるアド
レスに記憶しである。またＲＯＭ２２にはＲＯＭ２１か
ら読み出したデータ×α′の演算結果がベクトル表示の
形で、ＲＯＭ２１から読み出したデータと幕の下位４ビ
ツトとで指示されるアドレスに記１．４ｔ ｔ、である
。
（発明の作用）
以上の如く構成した本発明の一実施例の作用についてａ
兄ＩＪＩＪする。
兄ＩＪＩＪする。
符号語はガロア体Ｇ Ｆ （２８）の元からなっている
ため、符号語は８ビツトで構成されており、２５６ Ａ
！ＪＩ−ｔ：＋’４となる。すなわち符号語はベクトル
表示の表きは８桁の２進数で表わされ、ガロア体ＧＦ（
２）の原始元をαとしたとき、ｔｔ Ｏｎとαｍ（ｍ＝
０〜２５４）という幕の形で表わされる。
ため、符号語は８ビツトで構成されており、２５６ Ａ
！ＪＩ−ｔ：＋’４となる。すなわち符号語はベクトル
表示の表きは８桁の２進数で表わされ、ガロア体ＧＦ（
２）の原始元をαとしたとき、ｔｔ Ｏｎとαｍ（ｍ＝
０〜２５４）という幕の形で表わされる。
いま、ＲＯＭ ２１にアドレスとして供給された符号語
〔Ａ〕は表示示でＣ１で示され、変換器２３ＶＣ供給さ
れた符号語ＣＢ〕は幕長示でαｊで示されるとともに、
この逆光の符号語ＣＢ ］は幕表示でα１ｃ（α−Ｊ＝
α）で示されるものとする。
〔Ａ〕は表示示でＣ１で示され、変換器２３ＶＣ供給さ
れた符号語ＣＢ〕は幕長示でαｊで示されるとともに、
この逆光の符号語ＣＢ ］は幕表示でα１ｃ（α−Ｊ＝
α）で示されるものとする。
符号語ＣＴ３）は変換器２３に供給されて、変換器２３
からは倍数ｋを２進符号に変換した８ビツトのデータが
出力される。変換器２３の出力は１０進数で表示ずれば
Ｃ１６ｙ＋ｘ）１ｏとなる。ここで１６は変換器２３の
出力中の上位４ビツトにおける最下位ビットが有する＋
、７エイトである。
からは倍数ｋを２進符号に変換した８ビツトのデータが
出力される。変換器２３の出力は１０進数で表示ずれば
Ｃ１６ｙ＋ｘ）１ｏとなる。ここで１６は変換器２３の
出力中の上位４ビツトにおける最下位ビットが有する＋
、７エイトである。
符号語（Ａ）と変換器２３の出力中の上位４ビツトとが
ＲＯＭ２１にアドレスデータとして供給される。ＲＯＭ
２１はこのアドレスデータを受けて〔Ａ〕×α１６ｙ二
α１×α１６ｙ＝αｉ″−１６ｙのベクトル表示された
データが出力される。ＲＯＭ２１からＷｊｅみ出された
データα１″−１６ｙ〔ベクトル表示〕はガロア体Ｇ
Ｆ （２８）の元であり、８ビツトであることは勿論で
ある。
ＲＯＭ２１にアドレスデータとして供給される。ＲＯＭ
２１はこのアドレスデータを受けて〔Ａ〕×α１６ｙ二
α１×α１６ｙ＝αｉ″−１６ｙのベクトル表示された
データが出力される。ＲＯＭ２１からＷｊｅみ出された
データα１″−１６ｙ〔ベクトル表示〕はガロア体Ｇ
Ｆ （２８）の元であり、８ビツトであることは勿論で
ある。
ＲＯＭ２１から読み出されたデータは、変換器２３から
出力されたデータの下位４ビツトとともにＲＯＭ ２２
にアドレスデータとして供給袋れる。そこでＲＯＭ ２
２からはＲＯＭ２１から読み出されたデータすなわちα
ｉ−Ｎ ６ｙにα８を乗算したデータが出力される。す
なわちＲＯＭ２２から出力されるデータはαｌ→−１６
ｙ×αＸ：α１−１−＋６ｙ＋ｘ＝αｉ＋に＝αｓ−１
のベクトル表示であって、付号語〔Ａ〕と符号語ＣＢ
〕の乗算結果すなわち符号語［Ａ）と符号語ＣＢ ］の
除算結果である。なおα′−ｊはガロア体Ｇ Ｆ （２
８）の元であり、そのベクトル表示は８ピツトであるこ
とは勿論である。
出力されたデータの下位４ビツトとともにＲＯＭ ２２
にアドレスデータとして供給袋れる。そこでＲＯＭ ２
２からはＲＯＭ２１から読み出されたデータすなわちα
ｉ−Ｎ ６ｙにα８を乗算したデータが出力される。す
なわちＲＯＭ２２から出力されるデータはαｌ→−１６
ｙ×αＸ：α１−１−＋６ｙ＋ｘ＝αｉ＋に＝αｓ−１
のベクトル表示であって、付号語〔Ａ〕と符号語ＣＢ
〕の乗算結果すなわち符号語［Ａ）と符号語ＣＢ ］の
除算結果である。なおα′−ｊはガロア体Ｇ Ｆ （２
８）の元であり、そのベクトル表示は８ピツトであるこ
とは勿論である。
捷〆こイ）り語（１３）が苓でないときの検出器２４の
出力幻、イ・〕゛号ｉ！ＦＦ ［Ａ）とＣＢ）との除ぷ
）、結果が、正しいことを示している。
出力幻、イ・〕゛号ｉ！ＦＦ ［Ａ）とＣＢ）との除ぷ
）、結果が、正しいことを示している。
また符号語〔Ｂ〕が零のときは、検出器２４の出力は除
算不可能を示し、ＲＯＭ２２の出力が意味の無いことを
示している。この結果、除数が零となった時に、１すつ
だ除算結果を受け取ることを防止するのに利用できる。
算不可能を示し、ＲＯＭ２２の出力が意味の無いことを
示している。この結果、除数が零となった時に、１すつ
だ除算結果を受け取ることを防止するのに利用できる。
上記した本発明の一実施例において変換器２３の出力中
の上位４ビツトで示される１０進数ｙが零のときはＲＯ
Ｍ ２１から読み出されるデータはα１α０＝α１であ
シ、また変換器２３の出力中の下位４ビツトで示される
１０進数Ｘが零のときはＲＯＭ ２２から１．ノ°Ｃみ
出されるデータはα１ ＋ ｊ ６ ｙ ｘα０＝αｊ
−Ｈ６ｙとなる。そこでＸおよびｙが否のときは出力が
（α１×α０）×α０−α１となるが、検出器２４の出
力が除算不可能を示すので、誤った演斜し結果を受け取
ることはない。
の上位４ビツトで示される１０進数ｙが零のときはＲＯ
Ｍ ２１から読み出されるデータはα１α０＝α１であ
シ、また変換器２３の出力中の下位４ビツトで示される
１０進数Ｘが零のときはＲＯＭ ２２から１．ノ°Ｃみ
出されるデータはα１ ＋ ｊ ６ ｙ ｘα０＝αｊ
−Ｈ６ｙとなる。そこでＸおよびｙが否のときは出力が
（α１×α０）×α０−α１となるが、検出器２４の出
力が除算不可能を示すので、誤った演斜し結果を受け取
ることはない。
１だ、符号語［Ａ）が零のノ易合には１℃０Ｍ２１の記
憶内容を零に、ＲＯＭ ２１から読み出されたデータが
苓のときはＲＯＭ ２２のｉ己憶内谷を岑にしておけば
よい。このようにすればα０α’ ６ｙ＝０ ＋ ０
×α８−０と外って演算結果に誤シが生ずるとともない
。
憶内容を零に、ＲＯＭ ２１から読み出されたデータが
苓のときはＲＯＭ ２２のｉ己憶内谷を岑にしておけば
よい。このようにすればα０α’ ６ｙ＝０ ＋ ０
×α８−０と外って演算結果に誤シが生ずるとともない
。
そこで上記した本発明の一実施例においては、４にパイ
） ＲＯＭ ２１ 、２２の記憶容量でず魯、仮来の４
にバイトＲＯＭを１６個も必要としだものと比蚊すれば
１／８の容（、（ですむことになる。また、ＲＯＭＩ、
・・・１６のアクセス時間とＲＯＭ２１．２２のアクセ
ス時間とが等しいときは演算時間はＲＯＭ１、・・・１
６を用いた従来の場合の２倍となるが線形論理回路を用
いた場合よりも早い。
） ＲＯＭ ２１ 、２２の記憶容量でず魯、仮来の４
にバイトＲＯＭを１６個も必要としだものと比蚊すれば
１／８の容（、（ですむことになる。また、ＲＯＭＩ、
・・・１６のアクセス時間とＲＯＭ２１．２２のアクセ
ス時間とが等しいときは演算時間はＲＯＭ１、・・・１
６を用いた従来の場合の２倍となるが線形論理回路を用
いた場合よりも早い。
つぎに具体例を符号語がガロア体Ｇ Ｆ （２’）の元
となっている場合を例に説明する。
となっている場合を例に説明する。
符号語は３ビツトからなり、符号語［１３］は変換器に
供給される。符号語ＣＢＩの逆光の符号語［Ｂ−１］Ｉ
ｉＯ、１α 〜αの表示示で示さ１Ｌる。しだがって変
換器からの出力は３ビツトの２進符−号が出力へれ、そ
の上位２ピツド’００” 、 ”０１” ”１０” ’
“１１″が、イｊ・対語〔Ａ〕とともにアドレスとして
ＲＯＭ、（２１）に供給される。ここでＲＯＭ（２１）
と（）で示したのはアドレスが５ビツトであれはよいた
めである。
供給される。符号語ＣＢＩの逆光の符号語［Ｂ−１］Ｉ
ｉＯ、１α 〜αの表示示で示さ１Ｌる。しだがって変
換器からの出力は３ビツトの２進符−号が出力へれ、そ
の上位２ピツド’００” 、 ”０１” ”１０” ’
“１１″が、イｊ・対語〔Ａ〕とともにアドレスとして
ＲＯＭ、（２１）に供給される。ここでＲＯＭ（２１）
と（）で示したのはアドレスが５ビツトであれはよいた
めである。
ここでＲＯＭ（２１）には第１表に示すデータが１己憶
しである。
しである。
なお、第１表において０内には表示示で示しである。負
′シ１表の記憶内容において第１行は符号語（Ａ）とα
０との積であシ、第２行は符号語Ａとα２との積であシ
、第３行は符号語Ａとα４との積であり、第４行は符号
Ｂｔ４ Ａとα６との積であって、α０．α２゜α４．
α６は変換器から出力されるｋ（”ｏｏ”、”０１”。
′シ１表の記憶内容において第１行は符号語（Ａ）とα
０との積であシ、第２行は符号語Ａとα２との積であシ
、第３行は符号語Ａとα４との積であり、第４行は符号
Ｂｔ４ Ａとα６との積であって、α０．α２゜α４．
α６は変換器から出力されるｋ（”ｏｏ”、”０１”。
１０” ｌ ”１１” ） Ｘ２ （ＬＳＢが有するウ
ェイト）−”Ｏ″。
ェイト）−”Ｏ″。
１１２＋１ 、 Ｉ１４”、“６″がαのχ１ｒとなっ
ている。
ている。
つぎに、ＲＯＭ（２２′）ＶＣは第２表に示すデータが
記憶しである。
記憶しである。
なお、第２表は表示示基準で示してあシ、第２表の記１
巻内容において第１行はＲＤｙに（２１又、ら読み出さ
れたデータとα０の私であシ、第２行はＲＯＭ１２１乃
ユらルしみ出されたデータとα１の程（である〇いま、
ＧＦ（２Ｓ） Ｊ二のＦ（３）−Ｘ３＋Ｘ＋１を法とし
てα−（０１０）を原始元とする乗法の表は第３表に示
す如くである（暮表示基１４）。
巻内容において第１行はＲＤｙに（２１又、ら読み出さ
れたデータとα０の私であシ、第２行はＲＯＭ１２１乃
ユらルしみ出されたデータとα１の程（である〇いま、
ＧＦ（２Ｓ） Ｊ二のＦ（３）−Ｘ３＋Ｘ＋１を法とし
てα−（０１０）を原始元とする乗法の表は第３表に示
す如くである（暮表示基１４）。
弔］ イ１い第２表と、第３表とを比較ずれは明らかな
如く、ＲＯＭ２２から符号、＋、ｆ［Ａ］と勾対語ＣＢ
−’ 、：１の来Ａ′、１紹果すなわち、ね号１ｉｊｆ
［Ａ）とね５語〔Ｂ〕の１ぜ１；３９結果が出力される
ことが判る。
如く、ＲＯＭ２２から符号、＋、ｆ［Ａ］と勾対語ＣＢ
−’ 、：１の来Ａ′、１紹果すなわち、ね号１ｉｊｆ
［Ａ）とね５語〔Ｂ〕の１ぜ１；３９結果が出力される
ことが判る。
壕だ、以上の１況明においてＲＯＭ ２１にはベクトル
表示でデータが記憶させである場合を例示したが、ベク
トル表示に代って幕を２進符号に変換して記１、；−１
させておいてもよく、まブこ幕に１文］１に文・」応婆
ぜだ２Ｊ’（Ｑ号を記憶させておいてもよい。
表示でデータが記憶させである場合を例示したが、ベク
トル表示に代って幕を２進符号に変換して記１、；−１
させておいてもよく、まブこ幕に１文］１に文・」応婆
ぜだ２Ｊ’（Ｑ号を記憶させておいてもよい。
な」・・、以」二１況明した庫：’Ｆ’ｔ、明の一実施
例において９′ｊ号１．８かガロア体ＧＦ（２”）の元
となっている場合であり、＝Ｉ ＫバイトのＲＯＭを用
いた４、９合を例に！ｉｊｌ’、明した。
例において９′ｊ号１．８かガロア体ＧＦ（２”）の元
となっている場合であり、＝Ｉ ＫバイトのＲＯＭを用
いた４、９合を例に！ｉｊｌ’、明した。
省）号、冶かガ゛ロア体ＧＦ（２９） 、ＧＦ（２１０
） 、ＧＦ（２” ）の元と寿っている場合でおって、
４にバイトのＲＯＭを用いるｊノラ合は、それぞれＲＯ
Ｍを３個、５個、１１個を・、２（＾）６接杭ずれはよ
い。
） 、ＧＦ（２” ）の元と寿っている場合でおって、
４にバイトのＲＯＭを用いるｊノラ合は、それぞれＲＯ
Ｍを３個、５個、１１個を・、２（＾）６接杭ずれはよ
い。
またガロア体ＧＦ（２１２ぬ如く符号語が１２ビツト、
１゛たは１３ビツト以」二で１１・Ｙ成されるときは、
１３ビツト以上のアドレスを有するＲＯＭを用いること
によ如、第２図に示した場合と同様に構成できる。
１゛たは１３ビツト以」二で１１・Ｙ成されるときは、
１３ビツト以上のアドレスを有するＲＯＭを用いること
によ如、第２図に示した場合と同様に構成できる。
壕だ上記の例では、ＲＯＭ ２１に変換器２３の出力の
上位４ビツトを供給し、ｌのＭ２２に変換器２３の出力
の下位４ビツトを供給し、工■１２１の出力をＲＯＭ２
２のアドレスデータの一１１１丸として供給する場合を
例示したが、ＲＯＭ２１と２２との順序を入れ替えてＲ
ＯＭ２２の出力をｌ’１Ｉ２１にアドレスデータの一部
として供給し■胤２２に符＋ｊｄｊｊ ［Ａ〕をアドレ
スデータの一部として供給してもよく、この場合は乗幻
、は（ａ’Ｘａｘ）ｘａ１６ｙの如くに行ｈ ワｈ テ
ａ””１６ｙ＝ ａｉ−Ｎ６ｙ１−ｘ＝ ａｉ＋に一α
ｉ−ｊとな９、同一の除３７．が１−Ｊなえることにな
る。
上位４ビツトを供給し、ｌのＭ２２に変換器２３の出力
の下位４ビツトを供給し、工■１２１の出力をＲＯＭ２
２のアドレスデータの一１１１丸として供給する場合を
例示したが、ＲＯＭ２１と２２との順序を入れ替えてＲ
ＯＭ２２の出力をｌ’１Ｉ２１にアドレスデータの一部
として供給し■胤２２に符＋ｊｄｊｊ ［Ａ〕をアドレ
スデータの一部として供給してもよく、この場合は乗幻
、は（ａ’Ｘａｘ）ｘａ１６ｙの如くに行ｈ ワｈ テ
ａ””１６ｙ＝ ａｉ−Ｎ６ｙ１−ｘ＝ ａｉ＋に一α
ｉ−ｊとな９、同一の除３７．が１−Ｊなえることにな
る。
（発明の効果）
以上説明した如く本発明によれは、符号の除３−Ｉ＋を
幕の形で行なうようにした／こめ、ＲＯＭの記憶容量は
従来の除算回路の場合に比較してきわめて少なくてすむ
ことになる。
幕の形で行なうようにした／こめ、ＲＯＭの記憶容量は
従来の除算回路の場合に比較してきわめて少なくてすむ
ことになる。
また、演算時間が一定であって、レジスタを備えた従来
の線形論理回路による場合の如く符号語によって演ｑ４
時間が異なるようなことは無い。
の線形論理回路による場合の如く符号語によって演ｑ４
時間が異なるようなことは無い。
第１図ｉｄ従来の除：ｌｉ’、’回路の一例を示すブロ
ック図。 第２図は本発明の一実施例の＋１４成を示すブロック図
。 ２１および２２・・・ＲＯＭ、２３・・・変換器、２４
・・・検出器。 特許出願人 トリオ株式会社 代理人弁Ｊｉｌｔ≦士 砂 子 情 夫’４’；’ｉ
Ｉ Ｉ・くＩ
ック図。 第２図は本発明の一実施例の＋１４成を示すブロック図
。 ２１および２２・・・ＲＯＭ、２３・・・変換器、２４
・・・検出器。 特許出願人 トリオ株式会社 代理人弁Ｊｉｌｔ≦士 砂 子 情 夫’４’；’ｉ
Ｉ Ｉ・くＩ
Claims (1)
- 符号語がガロア体の元となっている符号を除算する除ζ
゛Ｈｊｌ路において、第１の符号語が供給されｈつＡ１
・表示され／こ第１の符号語の逆光の符号語の誼故に対
応した２進符号に第１の符号語を変換する変換手段と、
前段の記憶手段から読み出されたデータが次段の記憶手
段のアドレスデータの一部として供給されかつ変換手段
の出力を複数に分割したときの２進符号がそれぞれ各別
にアドレスデータの残部として供給される複数の記憶手
段と、第１のイ〕号語が零であることを検出し除算不可
能ｊ；１示出力出力て出力する検出手段とを備え、初段
の記憶手段に第２の符号語を前段から読み出されノζデ
ータとして供給し、記憶手段のそれぞれには供給された
アドレスデータの一部および残部とにより指定された番
地に、アドレスデータの残部として供給された２進符号
にそのウェイトを考慮して対応する１０進数をｄとした
ときαｄ（αはガロア体の原始光）と前段の記憶手段か
ら読み出されたデータとの績１だは該績に対応するデー
タが記憶させであることを特徴とする除算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038617A JPS60183820A (ja) | 1984-03-02 | 1984-03-02 | 除算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038617A JPS60183820A (ja) | 1984-03-02 | 1984-03-02 | 除算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183820A true JPS60183820A (ja) | 1985-09-19 |
| JPH0242252B2 JPH0242252B2 (ja) | 1990-09-21 |
Family
ID=12530206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038617A Granted JPS60183820A (ja) | 1984-03-02 | 1984-03-02 | 除算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183820A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155667A (en) * | 1981-03-23 | 1982-09-25 | Sony Corp | Arithmetic circuit of galois matter |
| JPS5880768A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | ガロア体における除算装置 |
-
1984
- 1984-03-02 JP JP59038617A patent/JPS60183820A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155667A (en) * | 1981-03-23 | 1982-09-25 | Sony Corp | Arithmetic circuit of galois matter |
| JPS5880768A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | ガロア体における除算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242252B2 (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099160A (en) | Error location apparatus and methods | |
| EP0152702B1 (en) | Arithmetic circuit of finite field | |
| US4866654A (en) | Digital multiplying circuit | |
| US4583199A (en) | Apparatus for aligning and packing a first operand into a second operand of a different character size | |
| JPS60183820A (ja) | 除算回路 | |
| US4519079A (en) | Error correction method and apparatus | |
| US4325056A (en) | BCD To binary converter | |
| JP3850512B2 (ja) | リードソロモン復号装置 | |
| JPS60126741A (ja) | 乗算回路 | |
| US5212481A (en) | Circuit for code converting PCM codes | |
| JPH0381175B2 (ja) | ||
| JPS61123316A (ja) | リ−ドソロモン符号の消失訂正復号方法 | |
| US4903027A (en) | A/D converter comprising encoder portion having function of multiplying analogue input by digital input | |
| JP2838326B2 (ja) | ディジタル乗算器 | |
| SU1474671A1 (ru) | Преобразователь формы представлени логических функций | |
| JPH0724016B2 (ja) | ＧＦ（２▲上ｍ▼）のガロア体に属する元の乗算装置 | |
| JP3278488B2 (ja) | １０進演算装置 | |
| JPS58137053A (ja) | 符号化回路 | |
| JPS6034136B2 (ja) | リ−ド・ソロモン符号復号方式 | |
| JPH05110451A (ja) | 行列演算回路 | |
| SU1001079A1 (ru) | Преобразователь двоичного кода в код системы остаточных классов | |
| JPS62134724A (ja) | テ−ブルルツクアツプ乗算方式 | |
| JPS6245570B2 (ja) | ||
| JPS6016649B2 (ja) | データ処理装置 | |
| JPS59195742A (ja) | 読み出し専用固定記憶装置とこの記憶装置を用いた除算装置 |