JPS61123316A

JPS61123316A - リ−ドソロモン符号の消失訂正復号方法

Info

Publication number: JPS61123316A
Application number: JP24535484A
Authority: JP
Inventors: Shintaro Hirose; 広瀬　新太郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-11-20
Filing date: 1984-11-20
Publication date: 1986-06-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、デジタル信号の誤り訂正符号であるリード
ソロモン符号の消失訂正復号方法に関する。

〔従来の技術〕

一般に、ガロア体ＧＦ（２Ｋ）上で定義されるリードソ
ロモン符号はランダムエラー訂正能力を持つ誤シ訂正符
号であり、訂正用パリティ符号長に対するランダムエラ
ーの誤り訂正能力が高いため、たとえばデジタルオーデ
ィオディスク（ＤＡＤ）の統一規格にも採用されている
。

そしてリードソロモン符号の誤り訂正能力を高めるには
、訂正用パリティ符号の数を増して符号間距離を長くす
ればよいが、一般に、符号間距離が長くなる程、復号化
するための回路構成が複雑化する。

ところで前記デジタルオーディオディスクの統一規格で
は、８ビツトを１（＝Ｂ次元ベクトルのガロア体ＧＦ（
２８）上で定義されたｌシンボル単位とする符号間距離
５のリードソロモン符号が用いられ、この場合は４シン
ボルの訂正用パリティ符号が元の情報に付加されている
ため、誤り位置が既知でなければ２シンボル以内の誤シ
訂正が可能であり、誤り位置が既知であれば４シンボル
以内の誤りに対して消失訂正が可能である。

セして１ブロツクのリードソロモン符ｔのシンボル数を
γ、訂正用パリティ符号の数をＮとし、かつαをガロア
体ＯＦ　（２８）の原始多項式、たとえばＸ８＋、Ｘ’
＋Ｘ３＋Ｘ２＋１＝Ｏの根とした場合、再生されたリー
ドソロモン符号の誤シを復号処理する際のパリティ検査
行列Ｈは、Ｎ行Ｔ列のつぎの（１）式で示される。

・・・（１）式また、訂正用パリティ符号が付加された誤りのない真の
データ列、すなわち送信データ列をＵ＝（ｕｒ−１、ｕ
ｒ−２、−・−、ｕｏ　）　、受信データ列をＶ　：（
ｖｒ−＋　、ｖｒ−２，・・−。

ｖｏ）とし、かつ再生過程中に発生した誤りパターン列
をＥ　＝　（ｅｒ−＋　、ｅｌ−２、・、　ｅｏ　）と
した場合、Ｖ＝Ｕ＋Ｅ列を示す。

さらＫ、Ｖ＝Ｕ＋Ｅ、Ｈ−Ｕ”＝Ｏ’Ｔｉる；＆め、（
２）式よシ５−Ｈ−ＥＴが導出される。なお、ＵＴ、Ｅ
Ｔ　はデータ列Ｕ、パターン列Ｅの転置列である。

いま、Ｎ＝４の場合にデータ列Ｖの４位置ｆ、ｇ。

ｈ、ｉのデータに誤りが生じたと仮定し、このとき誤り
位置ｆ＋　ｇ　＋　ｈ＋　’が既知であれば、シンドロ
ームＳ′とパターン列Ｅとの間には、つぎの（３）式が
成立する。

そして位置ｆ、ｇ、ｈ、ｉにもとづき、（３）式中のシ
ンドロームＳ、検査列■を予め知ることができるため、
（３）式のパターン列Ｅの各＠ｉ　ｅｆ、ｅｇ、ｅｈ、
ｅｉは、それぞれクラ−マー（Ｃｒａｍｅ／ｓ　）の公
式から求められ、たとえばｅｆはつぎの（４）式の演算
から求まる。

ｅｆ＝＝Ｄｆ／Ｄｏ　　　　　　　　　　・”　（４）
式なお、（４）式中のＤｏ、Ｄｆはつぎの（４）’　、
　（４）’式それぞれで示される。

また、（４）式の演算結果はつぎの（５）式に示すよう
になる。

・・・（５）式そしてｅｇ、ｅｈ、ｅｉも前述と同様にして求められ、
求められたｅｆ　−ｅｉとデータ列Ｖとによシデータ列
Ｕを算出することによシ、４位置ｆ＋　ｇ　＋　ｈ＋　
’の消失訂正を行なって復調処理が行なえる。

ところでＮ＝４の場合のパターン列Ｅの容儀ｅｆ〜ｅ１
を求めて消失訂正を行なう回路は、たとえば特開昭５７
−７８６０８号公報に記載されている。

そして前記公報に記載された回路中のたとえば（５）式
の分子を算出する部分は、原理的に第５図に示すように
構成され、誤り位置ｆ、ｇ、ｈ、ｉがＣＲＣＣ（Ｃｙｃ
ｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ　Ｃｏｄｅ
）の演算ニヨシ検出され、位置ｆに対する誤りパターン
Ｅの値ｅｆを求めるときは、位置ｇ、ｈ、ｉの検出フラ
グが端子（１）　、　（２１、（３）に入力される。

さらに、入力端子（１）　、　（２＋　、　（３１の検
出フラグにもとづき、加算回路（４）によりｇ＋ｈ＋　
ｉが算出されるともに、加算回路（４）に接続された変
換回路（５）によシαｇ＋ｈ＋ｉが算出され、かつ、算
出されたαｇ＋ｈ＋ｉと図外のシンドローム算出部から
端子（６）に入力されたＳＯとがシンドローム乗算回路
（７）によシ乗算され、該乗算回路（７）から加算回路
（８）に、（５）式の分子の第１項であるＳＯαｇ＋ｈ
＋ｉのデータが出力される。

また、入力端子（１）　、　（２）の検出フラグにもと
づき加算回路（９）がｇ＋ｈを算出するとともに、入力
端子＋２３　、　（３）の検出フラグにもとづき加算回
路α０がｈ＋ｉを算出し、かつ、入力端子（３）　、　
（１）の検出フラグにもとづき加算回路αυが１十ｇを
算出する。

そして加算回路（９）、αＯ９αηにそれぞれ接続され
な変換回路（２）、α］、α荀によシ、αｇ＋ｂ、α腫
”、αｉ＋ｇがそれぞれ算出されるとともに、算出され
たαｇ＋ｈ。

♂＋１．α″＋ｇが加算回路α四によシ加算され、加算
回路αりからシンドローム乗算回路αＱに、αｇ＋ｈ＋
αｈ＋ｉ＋αｉ＋ｇが出力される。

さらに、α′＋５＋αｈ＋ｉ＋αｉ＋ｇと端子αηに入
力されｆｒ−ｓ＋とが乗算回路α０によシ乗算され、該
乗算回路α・から加算回路（８）に、（５）式の分子の
第２項であるｓ＋’（αｇ＋ｈ＋♂１＋α′＋ｇ）のデ
ータが出力される。

また、端子（１）　、　（２）　、　（３）の検出フラ
グが入力される変換回路（至）により、αｇ、α５．α
１がそれぞれ算出されるとともに、変換回路（至）に接
続された加算回路Ｑｌにより、αｇ＋♂＋α１が算出さ
れ、算出されたｌ＋♂＋α１と端子翰に入力されたＳ２
とが７ンドロ一ム乗算回路Ｑυによシ乗算され、乗算回
路（２１１から加算回路（８）に、（５）式の分子の第
３項である３２（αｇ＋α騒αつのデータが出力される
。

モして加算回路（８）は、乗算回路（７）、α・、＠か
ら出力されたデータおよび端子（ハ）に入力されたＳａ
を加算し、（５）式の分子であるＳＯαｇ＋ｈ＋ｒ　＋
Ｓ、（αｇ＋ｈ＋αｈ＋１＋αｉ＋ｇ）−１−３２（α
ｇ＋♂＋α’　）−４−ｓｓのデータが出力される。

さらに、前記公報では（５）式の分母を算出する際に、
分子の場合と同様に、分母の各項を別個に求めるととも
に、求めた各項それぞれの値（α′＋αｇ）。

Ｃ′＋♂）、（αｆ＋　＠ｒ−，）を加算して（５）式
の分母を算出する。

そして加算回路（８）により算出された分子のデータを
αの乗数の形式に変換したデータと、算出された分母の
データをαの乗数の形式に変換したデータとを乗算し、
（５）式の演算を行なって０１を求める。

すなわち、前記公報には、（５）式の分子および分母の
各項をそれぞれ別個に算出して誤シバターンＥの容儀ｅ
ｆ−ｅｉをそれぞれ求めることが記載されている。

〔発明が解決しようとする問題点〕

ところで訂正用パリティ符号の数がＮ、誤り位置がｊｏ
、ｊ＋、・・・、ｊＮ−電のＮ個の場合に、各位置ｊｏ
、ｊ＋、・・・。

ｊＮ−＋に対応する誤りパターン列Ｅの容儀ｅｘ（ｔ＝
ｏ、。

１、・・・、Ｎ−＋）を求めることを考えると、この場
合は、たとえばｅＮ−１がつぎの（６）式から求められ
る。

であり、また、ＡＮ−２，・・・、　Ａ２はつぎに説明
する容儀である。

すなわち、Ａ２は、ｊＯ〜ｊＮ−２のＮ−１個の誤り位
置から重複なしに選んだ任意の２個の位置ｊｐ、ｊｑ（
ｐ≠９）の和ｔｐｑ　＝　（ｊｐ＋ｊｑ　）を指数とす
る値α’Ｐｑ＝αｊｐ＋ｊｑの総和からなる値であシ、
Ａ２＝Σαｊ　ｐ＋ｊｑで示されｐ、ｑる。

たとえばＮ＝４のときは、Ｎ−１＝３個の誤り位置から
重複なしに２個の位置ｊｐ、ｊｑを選ぶと、このとき選
択するｐ、ｑの組合せが（０，１）、（１，２）、（２
，０）の３通りであるため、Ａ２＝αｊｌｌ＋ｊｌ＋α
ｊｌ＋ｊ２＋αＪ叶１０となシ、（５）弐め分子の第２
項に一致する。

また、Ａ８は、重複なしに選んだ任意の３個の位置ｊｐ
’　、ＪＱ’　＋Ｊ”　（ｐｔ、ｑｔ、ｒｔ）の和を因
ｒ’　＝　（ｊｐ’＋　ｊｑ’＋　ｊｒ’）を指数とす
る指数関数値αすｑ″＝αｊ　ｐ’＋ｊｑ’＋ｊ　ｒ’
の総和からなる値であり、Ａ３＝Σαｊ　ｐ’＋ｊｑ’
＋ｊ　ｒ’で示され、Ｐ’　＋ｑ’　、〆このとき、ｐ／、　ｑ／、　、／の組合せの数Ｎ−＋Ｏ
ａはっぎの（７）式で示される。

Ｎ−１０１１＝＝　ｆ！！ユニと釘二と釘　　　　、（
７）式そしてＡ４．・・・、ＡＮ−２は、重複なしに選
んだ任意の４、・・・、Ｎ−２個それぞれの位置の和を
指数とする値の総和からなる値であり、Ａ２．Ａ３と同
様の式で示され、この場合の組合わせ数は、選択された
位置の個数４にもとづき、Ｎ−ＩＣ４で示される。

したがって、とくにＮが４より大きい場合、選択された
位置の個数ｌがＮ／２に近いときに、組合せの数ｗ−＋
Ｃ１が相当大きくなり、この場合の各位ｅｔを、前述の
公報のように分子１分母それぞれの項の値を別個に算出
して求めようとすれば、回路規模が厖大なものとなシ、
非常に大型化するかあるいは形成が不可能になる問題点
がある。

〔問題点を解決するための手段〕

この発明は、ガロア体ＧＦ（２Ｋ）上で定義されるリー
トソロモン符号を復号する際に、シンドロームＳ、パリ
ティ検査付列Ｈ１誤シバターン列Ｅの転置ＥＴとの間に
成立するＳ＝■・ＥＴと誤シ位置ｊｍ（ｍは（１，１，
２，−）とにもとづき、ｅＮ−１ニジ位置の数、！１１
０．８！　、・・・、Ｓト１はシンドロームＳの各位、
αはガロア体ＧＦ（２”）の原始多項式の根、油−１゜
・・・、　Ａ＋は誤り位置ｊｍを重複なしにＮ−！、・
・・、１個抽出してαの指数とじ念ときの指数関数の総
和）から前記転置Ｅの各位を算出し、消失訂正を行なう
リードソロモン符号の消失訂正復号方法において、各誤
り位置および該各位置の加算データを記憶するメモリ部
と、該メモリ部の出力にもとづき前記式の分子の異なる
２項の並列演算をくり返し行なう演算手段とを備えたこ
とを特徴とするリードソロモン符号の消失訂正復号方法
である。

〔作　用〕

そして、演算手段によシ前記式の分子の異なる２項の並
列演算をくシ返して前記分子が求まるため、構成が簡素
化するとともに演算速度が遠くなる。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図ない
し第４図とともに詳細に説明する。

第１図において、詔はメモリ部、關はメモリ部（ハ）の
アドレス制御用のアドレス制御部、囚は誤り位置ｊｍ（
ｍ＝ｏ　、　Ｉ、　２　、・・・）の検出データが入力
される誤り位置データ入力端子、のは入力端子４の検出
データおよびメモリ部のの出力が入力される第１加算部
であシ、メモリ部のの出力の加算を行なう。

勿は加算部のの出力ｔが入力される第２加算部であシ、
出力むをガロア体ＧＦ（２Ｋ）上の指数関数α１に変換
するとともにα１のくり返し加算を行なう。

（至）は加算部のの出力ｔが入力される第３加算部Ｎ−
２。

であり、誤シ位置ｊｍのＮ−２個の総和Ｊ＝ΣＪｍ　に
もとづき、ｔ’＝Ｊ−ｔを指数とする指数関数α１′の
くり返し加算を行なう。

■は予め算出されたシンドローム！１．Ｎ−１−１が入
力源れるシンドローム入力端子、（四は加算部副、＠の
出力Ａｔ　、　Ａｔと入力端子間のシンドローム５Ｎ−
Ｉ−１とが入力される第１乗算部であυ、出力Ａｔ、Ａ
ｔそれぞれとシンドローム５Ｎ−１−Ｊとの乗算を行な
う。

祖）は乗算部のの乗算出力ｓＮ−＋−４（Ａｔ＋Ａも′
）の総和を算出し、ｅｌの分子たとえば（６）式の分子
のデータを出力する。＋３２は破線の構成よりなる分子
演算部である。

（３３）は入力端子のの検出データが入力される第４加
算部であり、誤り位置ｊｍに対応するパターン列Ｅの値
ｅｊの分子たとえば（６）式の分子の各（αｊＮ−＋十
α」′）を演算する。（３４）は加算部（３３１の出力
の総和を算出する第２乗算部であり、ｅＡの分母のデー
タを出力する。（至）は１点鎖線の構成からなる分母演
算部で、ある。鵜は加算部Ｌ３１＋の分子のデータと乗
算部制の分母のデータとが入力される除算部であり、分
子のデータ／分母のデータを演算して誤り位置ｊｍに対
応するパターン列ＥのｇＬｅｔを出力する。

そして訂正用パリティ符号の数Ｎ＝８．誤り位置がｊＯ
〜ｊ７の８個の場合に、ｅ７を求めるときは、ｅ７かつ
ぎの（８）式に示すようになシ、第１図によシ、つぎの
ようにして（８）式の演算が行なわれる。

なお、Ａ７＝α！。Ｊｌｎ　、　ＡＨ＝子αμであり、
また、Ａ２ｍｘｓ。

〜Ａ６は重複なしに選んだ２〜５個それぞれの位置の和
を指数とする指数関数値の総和の値である。

ところで（６）　、　（８）式からも明らかなように、
誤り位置の個数Ｎに対して、分子の演算にはＮ−２個の
誤り位置ＪＯ〜ｊＮ−２のみが必要であシ、誤り位置ｊ
Ｎ−＋は不要である。

また、誤り位置ｊｍの検出の際に、位置ｊｍのＮ−２個
の総和Ｊ、すなわちΣｊｍが算出されるとともに、３＝
０算出された総和Ｊのデータが加算部■に入力される。

そして第１図による（８）式の分子の演算動作を第０な
いし第３ステツプに分類して説明すると、（８）式の演
算を行なう場合、まず、第０ステツプでは、分子の第１
．第８項の！ｌ０Ａ７．３７を算出するため、つぎのよ
うに動作する。

すなわち、最初は入力端子四にｊｍが入力されないため
、このとき、加算部■の出力ｔが０になり、該０にもと
づき加算部■の出力Ａｔが♂＝１になるとともに、加算
部■の出力Ａｔ’がαＪ−〇＝α１＝Ａ７になる。

そして加算部潤、＠の出力Ａｔ、Ａｔ’が時系列に乗算
部器に入力され、このとき出力Ａｔの入力タイミングで
入力端子■に９７が入力されるとともに出力Ａｔ’の入
力タイミングで入力端子■にＳＯが入力されるため、乗
算部器から加算部＋３１１に８７　、５ｏＡｙのデータ
が出力され、加算部９１）により５ｙ−１−ｓｏＡ７が
演算される。

つぎに、入力端子囚に誤り位置ｊｏ−ｊ６が順次に入力
されて第１ステツプに移行し、ｊＯ〜ｊ６が加算部■を
介してメモリ部（ハ）に記憶されるとともに、メモリ部
のに記憶されたＪＯ〜ｊ６が加算部四を介して加算部鰭
に入力され、加算部端により、ｊｏ−ｊｓそれぞれを指
数とするα」０．αｊｌ、・・・、αＪ６が算出される
とともに該αｊｏ、αｊｌ、・・・、αｊ６の総和−Ａ
＋＝ｊα」１が算出ｅＯされ、このとき入力端子■にシンドロームＳ６が入力さ
れ、乗算部のによりｓａＡ＋が算出されるとともに、ｓ
ｓＡ＋のデータが加算部用）に入力される。

一方、加算部■にもＪＯ〜ｊ６が順次【入力され、加算
部笥の演算に並行して加算部■が、Ｊ−ｊｍを指数とす
る指数関数α’−Ｊｍ総和を演算し、加算部■から乗算
部のに、Ａ６＝、＃α１−」０が出力され、このｒＰＯとき入力端子■にシンドローム８１が入力され、乗算部
四によｌ）　５ＩＡ６が乗算されるとともに、ｓ＋Ａａ
のデータが加算部！３１）に入力される。

したがって、第１ステツプでは（８）式の第２．第７項
のｓ＋Ａｓと５ａＡｙとが並列演算され、第１ステツプ
の終了時には、加算部０１）により、５ｏＡｙ−１−ｓ
＋Ａｓ−１−ｓｓＡ＋　−１−ｓ７が算出される。

つぎに、第１ステツプの終了後に第２ステツプに移行す
ると、加算部ω〜のがリセットされな後、メモリ部醸か
ら加算部のに、ｊｏとｊｌ　−ｊｇ　、　ｊｌとｊ２〜
、ｉｓ、ｊｓとｊ４〜ｊａ　、　ｊ４とｊｓおよびｊａ
　、　ｊｓとｊａが１頃次に出力され、加算部■によシ
、ｔ　＝　ｊｏ−１−ｊｌ　、　ｊｏ＋ｊ２　、・・・
、　ｊｏ＋ｊｓ。

ｊ＋＋ｊ２．　ｊ＋＋ｊｓ　、・・・、ｊｌ＋ｊ６　、
　ｊ２＋ｊｓ　、・・・、　ｊ２＋ｊｓ　、　ｊａ＋ｊ
４．・・・。

ｊ４＋Ｊｓ　、　ｊ４＋ｊｓ　、　ｊｓ＋ｊａ　、すな
わちｊＯ〜Ｊ６の７個から重複なしに選択された各２個
ｊｘ＋ｊｙの和が算出される。

なお、Ｘ＝０．ｌ、−・−、５ｙ＝Ｉｊ２．−、６であ
る。

そして算出された出力ｔが加算部ケ、＠に入力され、加
算部勿により、α１＝αｊＯ＋ｊｌ、αｊＯ＋Ｊ′、・
・・、αｊ６−１−ｊ＠すなわちαｊ　ｒ＋ｊｙ７５Ｈ
算出されるとともに、算出された♂＋℃総和Ａ２＝Σα
ｊ　ｘ＋ｊ　ｙが算出される。

ｘ、ｙまた、加算部額の演算に並行して、加算部■に、１）１
．Ｊ−ｔ　＝、（ｊ６＋−・＋ｊ＃）−（ｊＯ千ｐ）　
、　、（ｊｏ＋−＋ｊＯ−（ｊＤ＋ｊｌ）。

・・・、αＣｊＯ＋−゛＋ｊ６）−（ｊ６＋ｊ４）すな
わちαＪ−（ｊｘ＋ｊｙ）が算出されるとともに、算出
されたαＪ−（ｊｘ＋ｊｙ）の総和Ａ５＝ΣαＪ−（ｊ
ｒ＋ｊｙ）”＋７が算出される。

そして加算部端、＠から出力されたＡ２　、　Ａ５とシ
ンドローム５６　、３２とが乗算部器により乗算され、
乗、算部固から加算部’３１１に、！！２Ａ５　、　！
３５Ａ２のデータが出力される。

したがって、第２ステツプでは（８）式の第３．第６項
の９２Ａ５と３５Ａ２とが並列演算され、′第２ステッ
プの終了時には、加算部Ｇｌ）により、５ＯＡ７＋５Ｉ
Ａ６＋８２Ａ５＋＄５Ａ２＋４１６ＡＩ　＋！ＩＴが算
出される。

また、第２ステツプの終了時には、メモリ部の゛にｊｍ
とともにｊｘ＋ｊｙも記憶保持される。

つぎに、第２ステツプの終了後に第３ステツプに移行す
ると、メモリ部のから加算部のに、ｊｏ＋ｊ＋とｊ２〜
ｊ６．ｊｏ＋ｊ２とＪ３〜ｊ６．・・・、　ｊ４＋ｊ５
と、１６が順次に出力され、加算部のにより、ｔ　＝　
、ｉｏ＋ｊ＋＋ｊ２．　ｊｏ＋ｊ＋＋ｊａ　。

・・・、　ｊ４＋ｊＳ＋ｊ６　、すなわちＪＯ〜ｊ６の
７１固から重複なしに選択された３個ｊｘ、ｊｙ、ｊｚ
の和、すなわち７０３　＝　８５の和が算出される。な
お、Ｚ＝２　、８　、・・・、６である。

そして算出された出力もが加算部罰、努）に入力され、
加算部（２７１により、α１−αｊＯ＋ｊｌ−１−ｊ２
．・・・、αｊ　ｔ＋ｊ吐」６すなわちαｊｘ＋ｊｙ＋
Ｊｚが算出されるとともに、算出されたαｊｘ＋ｊｙ＋
Ｊ”の総和Ａａ＝Σαｊｘ＋ｊｙ＋Ｊ！が算出される。

”＋７＋” また、加算部間の演算に並行して、加算部（至）により
、ａ’−ｔ＝ａ（ｊ”’・・＋ｊＯ−（ｊｏ＋ｊｌ＋ｊ
り　、　、、、　、、ＣｊＱ＋・・・＋ｊ４）−（ｊ４
＋ｊ５＋ｊＵすなわちαＪ−（９＋ｊｙ＋ｊｇ）が算出
されるとともに、αＪ−（ｊ　ｘ＋ｊ　ｙ＋ｊ寞）の和
が算出され、このときＪ、　−（ｊｘ＋ｊｙ＋ｊｚ）の
総和が、ｊＯ〜ｊ６の７個から４個を重複なしに選択す
る組合せの総和になるため、加算部圏の演算により、（
６）式のＡ４＝＋ΣαＪ−（Ｊｘ＋Ｊｙ＋ｊりが算出さ
れ”Ｊ＋寞る。

そして加算部□□□、＠により算出されたＡ３．Ａ４と
シンドロームＳ＜　、　Ｓａとが乗算部器によシ乗算さ
れ、乗算部のから加算部！ｌ）に、５ｌｌＡ４　、５４
Ａａのデータが出力される。

したがって、第３ステツプでは（８）式の第４．第５項
の５ｇＡ４とｓ４ｎｍとが並列演算され、１１；８ステ
ツプの終了時には、加算部’３１３により、９０Ａ？＋
８１Ａ６＋８２Ａ５＋５３Ａ４＋ｓ４Ａｇ＋５ｓＡ２＋
ｓｓＡ＋＋ｓｙ　、すなわち（８）式の分子が算出され
る。

一方、（８）式の分母は、加算部（鰭９乗算部例により
、つぎのようにして演算される。

すなわち、入力端子器に入力されたＡ７とｊｏ−ｊｓと
にもとづき、加算部（３３）が（αｊ７＋αｊ’　）、
（αｊ７＋αｊｌ）。

・・・、（αｊ７＋♂）を順次に演算するとともに、乗
算部耐により加算部（ト）の出力が加算され、乗算部Ｇ
４から、（αＪ７＋αｊ’＞、（αｊ７＋αｊ１）、・
・・、（αｊ７＋αＪ６）、すなわち（８）式の分母の
算出データが出力される。

そして加算部引）から出力された分子のデータと乗算部
（２）から出力された分母のデータとが除算部鵠に入力
され、除算部（ト）により、分子のデータ／分母のデー
タが演算され、除算部（３Ｆ５から０７のデータが出力
される。

以下、各位ｅｌについても前述と同様の演算が行な求め
るときは、第１ステツプによｐ　５ｏＡｓ、ｓｓが並列
演算され、第１ステツプによシ５ＩＡ４　、９４ＡＩが
並列演算され、第２ステツプによりｓｇＡａ　、　５ａ
Ａ２が並列演算される。

そして加算部■の出力むに対して加算部覇、＠によシΣ
α１．Σｌ−ｔをそれぞれ並列に演算するため、たとえ
ば、７個の位置ｊＯ〜ｊ６から重複なく選択された４個
、ｉｏ、、ｉ＋、、Ａ２．、Ａ３の和の出力も＝　ｊｏ
＋ｊｌ＋ｊ２＋ｊｌにもとづき、加算部（ｎによりαｊ
Ｏ−１−ｊｌ＋ｊ！＋ｊａを演算してＡ４を算出すると
きに、加算部（２８１Ｋ　ヨリａＪｏ＋ｊ”・叫Ｊ　＠
−（ｊ　ｏ−１−１１刊叶Ｊ”　）：ａＪ　峠）’＋Ｊ
ｓすなわち７個の位置ｊｏ−ｊａから重複なく選択され
た３個ｊ４．　、ｉｓ　、　Ａ６の和の出力ｔ　＝　ｊ
４＋　ｊｓ＋　ｊａにもとづ（Ａａの算出演算が同時に
行なわれ、加算部□□□、＠により、Ａａ、ＡＮ−１−
δ（δ＝１，２．・・・、８）が同時に演算されて（６
）式の分子の異なる２項の演算が同時に行なわれるため
、（６）式の分子の各項を順次に演算する手法に比して
演算時間が約１／２に短縮される。

つぎに、第１図の分子演算部図の詳細なブロックを説明
した第２図について説明する。

第２図において、Ｇηはクロック入力端子、＋３８１゜
＋３９＋　、　＋４０１はクロック端子（ｃｋ）が入力
端子１３７）に接続さし７１！！　Ｉないし第３カウン
タであり、カウンタ（３８１の桁上げ端子（肪）が該カ
ウンタ１３８）のロード端子（ＬＯ）およびカウンタ（
３９）のイネーブル端子（Ｅｔ　）に接続されるととも
に、カウンタ（３９）の桁上げ端子（Ｒｃ）が該カウン
タ１３９）のロード端子（Ｌｏ）およびカラングｆ４０
１Ｏイ＊−プｔｖ端子（Ｅｔ　’）ｔｉｃ接続され、か
っカウンタ（３９１の出力がカウンタ（３８Ｉのロード
データ端子（Ｌｄ）に接続されている。

ｌはカラングーの出力に１を加算する加算器であ夛、加
算器（４１）の出力がカウンメ国のロードデータ端子（
Ｌｄ）に接続されている。（４２は後述のＲＡＭの書き
込み、読み出し制御用の第１選択回路であり、カウンタ
ｔ３８１　、　（３９＋の出力からなる書き込みアドレ
スと、カウンタ＋３８１　、　＋４０１の出力および減
算器（４３によりカウンタ（３９）の出力から１を引い
た値から２個を選択して形成された読み出しアドレスと
を選択的に出力する。

（４４１はメモリ部内に設けられたＲＡＭ（ランダムア
クセスメモリ）で６Ｄ、選択回路（４２１のアドレス〈
よシ制御される。（４５１はＲＡ　Ｍ　＋４４１の入出
力端子（ｉ１０）と後述の第１加算回路との間に設けら
れたバッファ、囮は加算部■に設けられ先筒２選択回路
であり、入出力端子（ｉ１０）の出力と入力端子器のｊ
ｍとを選択的に出力する。

（４７１は選択回路（４６１に接続された第１ラツチ、
（４８１は第１ラツチに接続された第２ラツチ、←９）
はラッチ＋４７１　、　＋４８１に接続された第１加算
回路であシ出力ｔを算出するとともに、算出した出力ｔ
をバッファ（州を介してＲＡ　Ｍ　（個に戻す。

（５０）は加算部幅に設けられた第１変換回路であり、
出力むをＣ１に変換する。６υは変換回路（５０）に接
続された第２加算回路であシ、−の加算を演算するとと
もに演算結果Ａｔ１−第３ラツチ（至）に出力する。

Ｑは加算部■に設けられた減算回路であシ、出力むと総
和データ入力端子（財）に入力された位置ｊｍのＮ−１
個の総和Ｊ＝ΣＪｍが入力され、Ｊ−ｔを演算ｊ＝０して出力する。■は減算回路Ｑに接続された第２変換回
路であシ、Ｊ−ｔをαＪ−４に変換して出力する。

■は変換回路−に接続された第３加算回路であシ、Ｃ８
の加算を演算するとともに演算結果Ａｔ’を第４ラツチ
６７）に出力する。

■は乗算部軸に設けられた第３選択回路であり、ラッチ
６３．６ηから出力されたＡｔ、Ａｔ’を選択的に出力
する。（イ）は選択回路（財）と加算部Ｇｌ）との間に
設けられたシンドローム乗算回路であシ、選択回路（至
）から出力されたＡｔ、Ａｔ／と入力端子■のシンドロ
ームＳの各位！ｔｏ、！！１．！９２．・・・との乗算
を行なう。

そして制御部（２４１の各カウンタ＋３８１−１４０１
は、入力端子３ηのクロックにもとづき第３図に示すよ
うに動作する。なお、Ｎ＝１３であるためカウンタ１３
８１．　（３９１が７進カウンタにより形成され、カウ
ンタμｓ、Ｇ９）は６を計数したときに、桁上げフラグ
を出力端子（Ｒｅ）からそれぞれ出力する。

ところで第３図は入力端子のηのクロックおよびカウン
タ卵、　（３９＋　、　（４０１の計数値ＣＩ　、Ｃ２
，Ｃ３を示し、スタートのときはカウンタ１３８１　、
　！９）　、　１４０１の計数値ＣＩ。

Ｃ２、Ｃ８が同図のＣ１，Ｃ２，Ｃ３に示すようにそれ
ぞれ０になっている。なお、図中のＦＯはＣ２が歩進し
たときの１クロツクの期間を示す。

そして書込みのときは、Ｃ２，ＣＩの各３ビツトを上位
、下位それぞれとする６ビツトの書き込みアドレス（０
，Ｉ）、（０，２）、・・・、　（１，１）、（１，２
）、・・・、（６，６）にもとづきＲＡ　Ｍ　（＋４が
アクセスされる。

また、読み出しアドレスは、選択回路（４８１５の動作
にもとづき、つぎの２つから選択的に形成される。

（ａ）　　Ｃ２が歩進した最初の１クロツクの間ＦＯ上
位３ピットがＣ３、下位３ビツトがＣ２−１の・６ビツ
トからなる読み出しアドレス（なおＣ２が負のときは下
位８ビツトをＯＫする）（ｂ）　　（ａ）以外のとき上位３ビツトがＯ９下位３ピットがＣＩの６ビツトから
なる読み出しアドレスつぎに、第４図を参照して第２図の動作を説明する。

まず、第０ステツプでは、選択回路（４匂からＲＡＭ（
柵に出力されるアドレスがＯに保持されるとともに、入
力端子内の出力がＯであるため、ラッチ（４７１。

（４８）の出力が０になって加算回路（４９）の出力ｔ
がＯになる。

したがって、変換回路（５０）の出力が♂＝１になると
ともに、減算回路間の出力がＪになって変換回路側の出
力がａ’　＝Ａ＋になる。

そしてラッチ６２から選択回路（５０）を介して乗算回
路５９にＡｔ＝ｌが出力されたときに、入力端子夏に３
７が入力されるとともに、ラッチ６カから選択回路（至
）を介して乗算回路（至）にＡｔ’−Ｃ１が出力された
ときに、入力端予備にＳＯが入力され、乗算回路（ト）
から加算部賄）にＳｒ　、ｓｏＡ＋が順次に出力され、
加算部（３Ｉ）により、（８）式の第１．第８項の和で
ある！ｌ０ＡＩ　＋　！！７が算出される。

そしてスタートからクロックが６個出力されるとＣｔが
０．１．２．・・・から６になシ、つぎのクロックによ
り、カウンタ（３９）が加算器（４１１からの１を取込
み、カウンタの９）のＣ２が１になるとともに、１クロ
ツク後に、カウンタ１ｇ８１がＣ２の１を取込み、カウ
ンタＧ８１のＣＩが１になる。

さらに、Ｃ２，ＣＩが１になった後、ＣＩが再び６にな
ると、前述と同様にしてＣ２，ＣＩが２．２になり、以
降、同様に動作する。

そしてＣ２が６になると、つぎのｌクロックにより、力
′ウンタ１３９）のＣ３が１になるとともに、加算器（
４１）からの２によｐカウンタ（３９）のＣ−２が２に
なシ、さらにｌクロック後にカウンタ１３８１のＣＩが
２になる。

以上の動作にもとづき、カウンタｆ４０１　、　ｆ３９
ｊ　、　’３８１の出力を上位から順の数とすると、ク
ロックにもとづき、（０，０，０）、（０，０，１）、
・・・、　（０，０，６）、（Ｑ、Ｉ、ｌ）。

（０，１，２）、・・・、　（０，６，６）、０．２．
２）、（１，２，３）、・・・、　（６，６゜６）に順
次に変化する。

つぎに、第１ステツプに移行すると、クロックによるカ
ウンタ１３８１　、　＋３９）　、　１４０１の動作が
開始され、このとき、第４図に示すようく、まず、ＣＩ
のみがクロックに同期してＯから１．２．・・・６に変
化し、Ｃ２、ＣＢはＯに保持され、このときＣ２，ＣＩ
の書込みアドレスが選択回路（４４を介してＲＡ　Ｍ　
１４４に入力され、ＲＡ　Ｍ　（４４）の書き込みが行
なわれる。

また、入力端子−にｊｏ、ｊ＋、・・・、ｊｏが順次に
入力されるとともに、ラッチ（４７１がクロックの立上
シでラッチ動作を行ない、かつ、ＲＡＭ（４４１の書き
込みはラッチ動作より少し遅延して行なわれる。

さらに、加算回路ｆ４９１は書き込みの終了毎にリセッ
トされる。

そして最初はＲＡＭ（４４１に何も記憶されていないた
め、入力端子−のｊＯ，ｊ＋、・・・、ｊｏが加算回路
（４９）を介しテＲＡＭ＋４４ノ（Ｑ、０）、（０，１
）　、−、（０，６）　Ｋ書き込まれる。

また、加算回路部９）から出力されたｊＯ，ｊ＋、・・
・、」６が変換回路（５０）に入力されるとともに、Ｊ
からＪＯｌｊｌ、・・・、Ｊ６を減算した値が変換回路
（至）に入力され、変換回路−から加算回路（５］）に
α’２１出力されるとともに、変換回路（至）から加算
回路−にαＪ−ｊｍが出力される。

したがって、加算回路６ＤによシＪαｊ”＝Ａｓが　演
１１Ｆ’０算されるとともに、該演算に並列に、加算回路圀により
Ｌ　ａＪ−ｊ−＝Ａｇが演算される。

ｍ＝１１そしてラッチ％　Ｋ　Ａｓが保持されるとともに：ラツ
チ匈にＡ２が保持され、つぎの第２ステツプの加算部覇
、＠の演算の間に、乗算回路−により　ｓ＋Ａｇ　。

５ｇＡｌが演算され、加算部３１）によシ、５ｏＡｙ＋
ｓ＋Ａ６＋ｓｓＡ＋十Ｓ７が演算される。

つぎに、第２ステツプに移行すると、このときＣ２が１
．２．・・・６に変化するが、このとき、各１００間に
はＩＬＡＭ［からの前述の（ａ）の読み出しアドレス（
０，０）、（０，１）　、・・・、　（Ｑ、５）の値ｊ
Ｏ，ｊｌ、・・・、」５がラッチｆ４７１にそれぞれ取
り込まれ、各Ｆｏからのつぎのｌクロック後には、ラッ
チ（４７１に取込まれたｊｏ、ｊ＋。

・・・１．１５がラッチ（傾に保持される。なお、ラッ
チには各ＦｏＯ間しかラッチ動作を行なわない。

そしてたとえばラッチ（州にｊｏが保持されると、つぎ
のＦｏまでの間には、前述の（ｂ）の読み出しアドレス
（０，１）、（０，２）、・・・、　（０，６）にもと
づき、ＲＡＭに）からｊ＋　、　、ｉ２．・・・、Ｊ６
が順次に読み出され、加算回路（４９）により、ｊｏ＋
、ｉ＋　、　、ｉｏ＋ｊ２．・・・、　ｊｏ＋ｊｓが順
次に演算される。

さらに、加算回路（４９）によシ演算されたｊｏ＋ｊ＋
　。

ｊｏ＋ｊ２．・・・、　ｊｏ＋ｊｓが書き込みアドレス
にしたがってＲＡ　Ｍ　＋４４１に記憶されるとともに
、変換回路例、減算回路Ｑに入力される。

そしてラッチ＋４８１Ｋｊ＋、ｊ２．・・・、ｊ５が保
持されたときにも、同様の動作によシ、ｊ＋＋ｊ３・・
・、　ｊ＋＋ｊｇ　、　ｊ２＋ｊｓ。

・・・、、ｉ２＋ｊｓ、・・・、　ｊｓ十ｊｓが加算回
路（４９）により演算され、該演算の結果がＥｔＡＭ　
（４４１，変換回路（５０＋　、減算回路（財）に入力
される。

したがって、第２ステツプでは、加算回路の１）。

閃により、Ａ２．Ａ５が並列演算され、第３ステツプの
間に、加算部（３１）により、５ｏＡ７−４−ｓ＋Ａｒ
＋＋ｓ＋Ａｓ＋５ｓＡ２−１−ｓｓＡ＋＋８７が演算さ
れる。

つぎに１第３ステツプでは、Ｃ３が１〜５に変化し、各
Ｆｏの間にラッチ（４８１に、ＲＡＭ（４４１のアドレ
ス（１，１）。

（ｌ“、２）、・・・、（２，■ｒ２．８）、・・・、
　（４，５）、（５，５）から読み出された値、すなわ
ちｊｏ＋ｊ＋　、　ｊｏ＋ｊ２．・・・、　ｊｌ＋ｊ２
　、　ｊｌ＋ｊｌ　、・・・、Ｊ３＋ｊｓ　、　ｊ４＋
ｊｓの値がそれぞれ取り込まれる。

そしてラッチ四にｊｏ＋ｊ＋が取シ込まれたときは、加
算回路囮により、ｊｏ＋ｊ＋＋ｊ２．・・・、　ｊｏ＋
ｊ＋＋ｊｇが演算され、同様に、ラッチ（州にｊｏ＋ｊ
３・・・、　ｊ４＋ｊａが取シ込まれたときは、加算回
路（４９）により、ｊｏ＋ｊ２＋ｊａ　、・・・。

ｊ＜＋ｊｓ＋ｊａが演算され、加算回路部９）により、
ｊｏ−Ｊ６から重複なしに３個数る組合せが算出される
。

したがって、第３ステツプでは、加算回路６υ。

（ト）によシ、Ａｓ、Ａ４が並列演算され、第３ステツ
プの終了後に、加算部Ｇｌ）により、５ｏＡ７．４−ｓ
　＋Ａｓ＋５２Ａｓ＋５ａＡ４＋５４Ａａ−１−ｓｓＡ
ｚ＋５６Ａ１＋ｓ７．すなわち（８）式の分子が演算さ
れる。

ところで第１図および第２図の演算時間について考えて
みると、メモリ部がとともに、加算部■。

ｆｆｌ　、　＠　、　！３１璽乗算部Ｑ９）、除算部１
３Ｆ５からなる演算手段を備え、分子の異なる２項を並
列演算するため、Ｎ＝８の場合、演算に要するクロック
の数が約７０で済む。

そして８個の誤りパターン列ｅ１．ｌ＝ｏ〜７　の算出
に対しては、約５６０のクロックで済み、一方、Ｎ＝３
の場合には、通常１ブロツクあた９４０〜５０位のシン
ボル数（８ビット＝ｌシンボル）カ一般的、　であり、
この場合の１ブロツクのビット数は３２０〜４００であ
る。

したがって、第２図の場合は、演算処理に必要なりロッ
クの周波数が元のビット伝送レートの約２倍で処理でき
る。

そして従来のように、たとえば（６）式の分子および分
母の各項それぞれの値を個別に演算するのではなく、演
算手段により、分子の異なる２個の並列演算をくり返し
て（６）式のｅＮ−１を求めるため、構成が簡素化し、
誤り位置の数Ｎが大きくなっても大型化することがない
。

また、ＲＡ　Ｍ　１４４）のアドレス制御部ｃｌＩに上
位カウンタ、下位カウンタを形成するカウンタ１３８１
　、　国、　＋４０１が設けられ、上位カウンタが歩進
するごとに上位カウンタの値に関連して下位カウンタの
値がロードされる動作を行なうため、誤り位置ｊｍを重
複せずにすべての組合せを抽出するようにＲＡ　Ｍ　４
４１のアドレスが制御される。

なお、ＤＡＤでは、マトリックス構成としたマルｆ−７
’ロツク構成をとって、マトリックスの８１方向のグロ
ックについてＣ几Ｃやリードソロモン符号等で誤りの有
無を検出して誤り位置（縦方向に対する）を検知し、こ
の縦方向のブロックについて訂正処理を行なうという２
重複号法が一般に用いられており、この場合には、ｌマ
ルチブロックのピットクロック分（つまシ数千ビット）
の間に、消失訂正に必要な［Ａｏ、・・・、Ａ７（約５
６０ビツトで完了）を求めればよい。

〔発明の効果〕

したがって、この発明のリードソロモン符号の消失訂正
復号方法によると、簡単な構成により迅速に演算して誤
シパタ〜ン列Ｅの各値ｅＩＩイを求め、消失訂正が行な
えるものである。

【図面の簡単な説明】

第１図ないし第４図はこの発明のリードソロモン符号の
消失訂正復号方法のＩ実施例を示し、第第４図は第２図
による演算の説明図、第５図は従来のリードソロモン符
号の消失訂正復号方法のブロック図である。に・・・メモリ部、■、　＠　、　＠　、　Ｇ１１　、
　關・・・加算部、＋２９１　、　＋３４１・・・乗算
部、（隔・・・除算部。

Claims

【特許請求の範囲】

（１）ガロア体ＧＦ（２＾Ｋ）上で定義されるリードソ
ロモン符号を復号する際に、シンドロームＳ、パリテイ
検査行列Ｈ、誤りパターン列Ｅの転置Ｅ＾Ｔとの間に成
立するＳ＝Ｈ・Ｅ＾Ｔと誤り位置ｊｍ（ｍは０、１、２
、・・・）とにもとづき、ｅＮ−１＝Ｓ０ＡＮ−１＋Ｓ
１ＡＮ−２＋・・・＋ＳＮ−３Ａ２＋ＳＮ−２Ａ１＋Ｓ
Ｎ−１／［■＾Ｎ＾−＾２＿ｍ＿＝＿０（α＾ｊ＾Ｎ＾
−＾１＋α＾ｊ＾ｍ）］の式（Ｎは誤り位置の数、Ｓ０
、Ｓ１、・・・、ＳＮ−１はシンドロームＳの各値、α
はガロア体ＧＦ（２＾Ｋ）の原始多項式の根、ＡＮ−１
、・・・、Ａ１は誤り位置ｊｍを重複なしにＮ−１、・
・・、１個抽出してαの指数としたときの指数関数の総
和）から前記転置Ｅ＾Ｔの各値を算出し、消失訂正を行
なうリードソロモン符号の消失訂正復号方法において、
各誤り位置および該各位置の加算データを記憶するメモ
リ部と、該メモリ部の出力にもとづき前記式の分子の異
なる２項の並列演算をくり返し行なう演算手段とを備え
たことを特徴とするリードソロモン符号の消失訂正復号
方法。