JPS61123316A - リ−ドソロモン符号の消失訂正復号方法 - Google Patents
リ−ドソロモン符号の消失訂正復号方法Info
- Publication number
- JPS61123316A JPS61123316A JP24535484A JP24535484A JPS61123316A JP S61123316 A JPS61123316 A JP S61123316A JP 24535484 A JP24535484 A JP 24535484A JP 24535484 A JP24535484 A JP 24535484A JP S61123316 A JPS61123316 A JP S61123316A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- output
- calculated
- section
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル信号の誤り訂正符号であるリード
ソロモン符号の消失訂正復号方法に関する。
ソロモン符号の消失訂正復号方法に関する。
一般に、ガロア体GF(2K)上で定義されるリードソ
ロモン符号はランダムエラー訂正能力を持つ誤シ訂正符
号であり、訂正用パリティ符号長に対するランダムエラ
ーの誤り訂正能力が高いため、たとえばデジタルオーデ
ィオディスク(DAD)の統一規格にも採用されている
。
ロモン符号はランダムエラー訂正能力を持つ誤シ訂正符
号であり、訂正用パリティ符号長に対するランダムエラ
ーの誤り訂正能力が高いため、たとえばデジタルオーデ
ィオディスク(DAD)の統一規格にも採用されている
。
そしてリードソロモン符号の誤り訂正能力を高めるには
、訂正用パリティ符号の数を増して符号間距離を長くす
ればよいが、一般に、符号間距離が長くなる程、復号化
するための回路構成が複雑化する。
、訂正用パリティ符号の数を増して符号間距離を長くす
ればよいが、一般に、符号間距離が長くなる程、復号化
するための回路構成が複雑化する。
ところで前記デジタルオーディオディスクの統一規格で
は、8ビツトを1(=B次元ベクトルのガロア体GF(
28)上で定義されたlシンボル単位とする符号間距離
5のリードソロモン符号が用いられ、この場合は4シン
ボルの訂正用パリティ符号が元の情報に付加されている
ため、誤り位置が既知でなければ2シンボル以内の誤シ
訂正が可能であり、誤り位置が既知であれば4シンボル
以内の誤りに対して消失訂正が可能である。
は、8ビツトを1(=B次元ベクトルのガロア体GF(
28)上で定義されたlシンボル単位とする符号間距離
5のリードソロモン符号が用いられ、この場合は4シン
ボルの訂正用パリティ符号が元の情報に付加されている
ため、誤り位置が既知でなければ2シンボル以内の誤シ
訂正が可能であり、誤り位置が既知であれば4シンボル
以内の誤りに対して消失訂正が可能である。
セして1ブロツクのリードソロモン符tのシンボル数を
γ、訂正用パリティ符号の数をNとし、かつαをガロア
体OF (28)の原始多項式、たとえばX8+、X’
+X3+X2+1=Oの根とした場合、再生されたリー
ドソロモン符号の誤シを復号処理する際のパリティ検査
行列Hは、N行T列のつぎの(1)式で示される。
γ、訂正用パリティ符号の数をNとし、かつαをガロア
体OF (28)の原始多項式、たとえばX8+、X’
+X3+X2+1=Oの根とした場合、再生されたリー
ドソロモン符号の誤シを復号処理する際のパリティ検査
行列Hは、N行T列のつぎの(1)式で示される。
・・・(1)式
また、訂正用パリティ符号が付加された誤りのない真の
データ列、すなわち送信データ列をU=(ur−1、u
r−2、−・−、uo ) 、受信データ列をV :(
vr−+ 、vr−2,・・−。
データ列、すなわち送信データ列をU=(ur−1、u
r−2、−・−、uo ) 、受信データ列をV :(
vr−+ 、vr−2,・・−。
vo)とし、かつ再生過程中に発生した誤りパターン列
をE = (er−+ 、el−2、・、 eo )と
した場合、V=U+E列を示す。
をE = (er−+ 、el−2、・、 eo )と
した場合、V=U+E列を示す。
さらK、V=U+E、H−U”=O’Tiる;&め、(
2)式よシ5−H−ETが導出される。なお、UT、E
T はデータ列U、パターン列Eの転置列である。
2)式よシ5−H−ETが導出される。なお、UT、E
T はデータ列U、パターン列Eの転置列である。
いま、N=4の場合にデータ列Vの4位置f、g。
h、iのデータに誤りが生じたと仮定し、このとき誤り
位置f+ g + h+ ’が既知であれば、シンドロ
ームS′とパターン列Eとの間には、つぎの(3)式が
成立する。
位置f+ g + h+ ’が既知であれば、シンドロ
ームS′とパターン列Eとの間には、つぎの(3)式が
成立する。
そして位置f、g、h、iにもとづき、(3)式中のシ
ンドロームS、検査列■を予め知ることができるため、
(3)式のパターン列Eの各@i ef、eg、eh、
eiは、それぞれクラ−マー(Crame/s )の公
式から求められ、たとえばefはつぎの(4)式の演算
から求まる。
ンドロームS、検査列■を予め知ることができるため、
(3)式のパターン列Eの各@i ef、eg、eh、
eiは、それぞれクラ−マー(Crame/s )の公
式から求められ、たとえばefはつぎの(4)式の演算
から求まる。
ef==Df/Do ・” (4)
式なお、(4)式中のDo、Dfはつぎの(4)’ 、
(4)’式それぞれで示される。
式なお、(4)式中のDo、Dfはつぎの(4)’ 、
(4)’式それぞれで示される。
また、(4)式の演算結果はつぎの(5)式に示すよう
になる。
になる。
・・・(5)式
そしてeg、eh、eiも前述と同様にして求められ、
求められたef −eiとデータ列Vとによシデータ列
Uを算出することによシ、4位置f+ g + h+
’の消失訂正を行なって復調処理が行なえる。
求められたef −eiとデータ列Vとによシデータ列
Uを算出することによシ、4位置f+ g + h+
’の消失訂正を行なって復調処理が行なえる。
ところでN=4の場合のパターン列Eの容儀ef〜e1
を求めて消失訂正を行なう回路は、たとえば特開昭57
−78608号公報に記載されている。
を求めて消失訂正を行なう回路は、たとえば特開昭57
−78608号公報に記載されている。
そして前記公報に記載された回路中のたとえば(5)式
の分子を算出する部分は、原理的に第5図に示すように
構成され、誤り位置f、g、h、iがCRCC(Cyc
lic Redundancy Check Code
)の演算ニヨシ検出され、位置fに対する誤りパターン
Eの値efを求めるときは、位置g、h、iの検出フラ
グが端子(1) 、 (21、(3)に入力される。
の分子を算出する部分は、原理的に第5図に示すように
構成され、誤り位置f、g、h、iがCRCC(Cyc
lic Redundancy Check Code
)の演算ニヨシ検出され、位置fに対する誤りパターン
Eの値efを求めるときは、位置g、h、iの検出フラ
グが端子(1) 、 (21、(3)に入力される。
さらに、入力端子(1) 、 (2+ 、 (31の検
出フラグにもとづき、加算回路(4)によりg+h+
iが算出されるともに、加算回路(4)に接続された変
換回路(5)によシαg+h+iが算出され、かつ、算
出されたαg+h+iと図外のシンドローム算出部から
端子(6)に入力されたSOとがシンドローム乗算回路
(7)によシ乗算され、該乗算回路(7)から加算回路
(8)に、(5)式の分子の第1項であるSOαg+h
+iのデータが出力される。
出フラグにもとづき、加算回路(4)によりg+h+
iが算出されるともに、加算回路(4)に接続された変
換回路(5)によシαg+h+iが算出され、かつ、算
出されたαg+h+iと図外のシンドローム算出部から
端子(6)に入力されたSOとがシンドローム乗算回路
(7)によシ乗算され、該乗算回路(7)から加算回路
(8)に、(5)式の分子の第1項であるSOαg+h
+iのデータが出力される。
また、入力端子(1) 、 (2)の検出フラグにもと
づき加算回路(9)がg+hを算出するとともに、入力
端子+23 、 (3)の検出フラグにもとづき加算回
路α0がh+iを算出し、かつ、入力端子(3) 、
(1)の検出フラグにもとづき加算回路αυが1十gを
算出する。
づき加算回路(9)がg+hを算出するとともに、入力
端子+23 、 (3)の検出フラグにもとづき加算回
路α0がh+iを算出し、かつ、入力端子(3) 、
(1)の検出フラグにもとづき加算回路αυが1十gを
算出する。
そして加算回路(9)、αO9αηにそれぞれ接続され
な変換回路(2)、α]、α荀によシ、αg+b、α腫
”、αi+gがそれぞれ算出されるとともに、算出され
たαg+h。
な変換回路(2)、α]、α荀によシ、αg+b、α腫
”、αi+gがそれぞれ算出されるとともに、算出され
たαg+h。
♂+1.α″+gが加算回路α四によシ加算され、加算
回路αりからシンドローム乗算回路αQに、αg+h+
αh+i+αi+gが出力される。
回路αりからシンドローム乗算回路αQに、αg+h+
αh+i+αi+gが出力される。
さらに、α′+5+αh+i+αi+gと端子αηに入
力されfr−s+とが乗算回路α0によシ乗算され、該
乗算回路α・から加算回路(8)に、(5)式の分子の
第2項であるs+’(αg+h+♂1+α′+g)のデ
ータが出力される。
力されfr−s+とが乗算回路α0によシ乗算され、該
乗算回路α・から加算回路(8)に、(5)式の分子の
第2項であるs+’(αg+h+♂1+α′+g)のデ
ータが出力される。
また、端子(1) 、 (2) 、 (3)の検出フラ
グが入力される変換回路(至)により、αg、α5.α
1がそれぞれ算出されるとともに、変換回路(至)に接
続された加算回路Qlにより、αg+♂+α1が算出さ
れ、算出されたl+♂+α1と端子翰に入力されたS2
とが7ンドロ一ム乗算回路Qυによシ乗算され、乗算回
路(211から加算回路(8)に、(5)式の分子の第
3項である32(αg+α騒αつのデータが出力される
。
グが入力される変換回路(至)により、αg、α5.α
1がそれぞれ算出されるとともに、変換回路(至)に接
続された加算回路Qlにより、αg+♂+α1が算出さ
れ、算出されたl+♂+α1と端子翰に入力されたS2
とが7ンドロ一ム乗算回路Qυによシ乗算され、乗算回
路(211から加算回路(8)に、(5)式の分子の第
3項である32(αg+α騒αつのデータが出力される
。
モして加算回路(8)は、乗算回路(7)、α・、@か
ら出力されたデータおよび端子(ハ)に入力されたSa
を加算し、(5)式の分子であるSOαg+h+r +
S、(αg+h+αh+1+αi+g)−1−32(α
g+♂+α’ )−4−ssのデータが出力される。
ら出力されたデータおよび端子(ハ)に入力されたSa
を加算し、(5)式の分子であるSOαg+h+r +
S、(αg+h+αh+1+αi+g)−1−32(α
g+♂+α’ )−4−ssのデータが出力される。
さらに、前記公報では(5)式の分母を算出する際に、
分子の場合と同様に、分母の各項を別個に求めるととも
に、求めた各項それぞれの値(α′+αg)。
分子の場合と同様に、分母の各項を別個に求めるととも
に、求めた各項それぞれの値(α′+αg)。
C′+♂)、(αf+ @r−,)を加算して(5)式
の分母を算出する。
の分母を算出する。
そして加算回路(8)により算出された分子のデータを
αの乗数の形式に変換したデータと、算出された分母の
データをαの乗数の形式に変換したデータとを乗算し、
(5)式の演算を行なって01を求める。
αの乗数の形式に変換したデータと、算出された分母の
データをαの乗数の形式に変換したデータとを乗算し、
(5)式の演算を行なって01を求める。
すなわち、前記公報には、(5)式の分子および分母の
各項をそれぞれ別個に算出して誤シバターンEの容儀e
f−eiをそれぞれ求めることが記載されている。
各項をそれぞれ別個に算出して誤シバターンEの容儀e
f−eiをそれぞれ求めることが記載されている。
ところで訂正用パリティ符号の数がN、誤り位置がjo
、j+、・・・、jN−電のN個の場合に、各位置jo
、j+、・・・。
、j+、・・・、jN−電のN個の場合に、各位置jo
、j+、・・・。
jN−+に対応する誤りパターン列Eの容儀ex(t=
o、。
o、。
1、・・・、N−+)を求めることを考えると、この場
合は、たとえばeN−1がつぎの(6)式から求められ
る。
合は、たとえばeN−1がつぎの(6)式から求められ
る。
であり、また、AN−2,・・・、 A2はつぎに説明
する容儀である。
する容儀である。
すなわち、A2は、jO〜jN−2のN−1個の誤り位
置から重複なしに選んだ任意の2個の位置jp、jq(
p≠9)の和tpq = (jp+jq )を指数とす
る値α’Pq=αjp+jqの総和からなる値であシ、
A2=Σαj p+jqで示されp、q る。
置から重複なしに選んだ任意の2個の位置jp、jq(
p≠9)の和tpq = (jp+jq )を指数とす
る値α’Pq=αjp+jqの総和からなる値であシ、
A2=Σαj p+jqで示されp、q る。
たとえばN=4のときは、N−1=3個の誤り位置から
重複なしに2個の位置jp、jqを選ぶと、このとき選
択するp、qの組合せが(0,1)、(1,2)、(2
,0)の3通りであるため、A2=αjll+jl+α
jl+j2+αJ叶10となシ、(5)弐め分子の第2
項に一致する。
重複なしに2個の位置jp、jqを選ぶと、このとき選
択するp、qの組合せが(0,1)、(1,2)、(2
,0)の3通りであるため、A2=αjll+jl+α
jl+j2+αJ叶10となシ、(5)弐め分子の第2
項に一致する。
また、A8は、重複なしに選んだ任意の3個の位置jp
’ 、JQ’ +J” (pt、qt、rt)の和を因
r’ = (jp’+ jq’+ jr’)を指数とす
る指数関数値αすq″=αj p’+jq’+j r’
の総和からなる値であり、A3=Σαj p’+jq’
+j r’で示され、P’ +q’ 、〆 このとき、p/、 q/、 、/の組合せの数N−+O
aはっぎの(7)式で示される。
’ 、JQ’ +J” (pt、qt、rt)の和を因
r’ = (jp’+ jq’+ jr’)を指数とす
る指数関数値αすq″=αj p’+jq’+j r’
の総和からなる値であり、A3=Σαj p’+jq’
+j r’で示され、P’ +q’ 、〆 このとき、p/、 q/、 、/の組合せの数N−+O
aはっぎの(7)式で示される。
N−1011== f!!ユニと釘二と釘 、(
7)式そしてA4.・・・、AN−2は、重複なしに選
んだ任意の4、・・・、N−2個それぞれの位置の和を
指数とする値の総和からなる値であり、A2.A3と同
様の式で示され、この場合の組合わせ数は、選択された
位置の個数4にもとづき、N−IC4で示される。
7)式そしてA4.・・・、AN−2は、重複なしに選
んだ任意の4、・・・、N−2個それぞれの位置の和を
指数とする値の総和からなる値であり、A2.A3と同
様の式で示され、この場合の組合わせ数は、選択された
位置の個数4にもとづき、N−IC4で示される。
したがって、とくにNが4より大きい場合、選択された
位置の個数lがN/2に近いときに、組合せの数w−+
C1が相当大きくなり、この場合の各位etを、前述の
公報のように分子1分母それぞれの項の値を別個に算出
して求めようとすれば、回路規模が厖大なものとなシ、
非常に大型化するかあるいは形成が不可能になる問題点
がある。
位置の個数lがN/2に近いときに、組合せの数w−+
C1が相当大きくなり、この場合の各位etを、前述の
公報のように分子1分母それぞれの項の値を別個に算出
して求めようとすれば、回路規模が厖大なものとなシ、
非常に大型化するかあるいは形成が不可能になる問題点
がある。
この発明は、ガロア体GF(2K)上で定義されるリー
トソロモン符号を復号する際に、シンドロームS、パリ
ティ検査付列H1誤シバターン列Eの転置ETとの間に
成立するS=■・ETと誤シ位置jm(mは(1,1,
2,−)とにもとづき、eN−1ニジ位置の数、!11
0.8! 、・・・、Sト1はシンドロームSの各位、
αはガロア体GF(2”)の原始多項式の根、油−1゜
・・・、 A+は誤り位置jmを重複なしにN−!、・
・・、1個抽出してαの指数とじ念ときの指数関数の総
和)から前記転置Eの各位を算出し、消失訂正を行なう
リードソロモン符号の消失訂正復号方法において、各誤
り位置および該各位置の加算データを記憶するメモリ部
と、該メモリ部の出力にもとづき前記式の分子の異なる
2項の並列演算をくり返し行なう演算手段とを備えたこ
とを特徴とするリードソロモン符号の消失訂正復号方法
である。
トソロモン符号を復号する際に、シンドロームS、パリ
ティ検査付列H1誤シバターン列Eの転置ETとの間に
成立するS=■・ETと誤シ位置jm(mは(1,1,
2,−)とにもとづき、eN−1ニジ位置の数、!11
0.8! 、・・・、Sト1はシンドロームSの各位、
αはガロア体GF(2”)の原始多項式の根、油−1゜
・・・、 A+は誤り位置jmを重複なしにN−!、・
・・、1個抽出してαの指数とじ念ときの指数関数の総
和)から前記転置Eの各位を算出し、消失訂正を行なう
リードソロモン符号の消失訂正復号方法において、各誤
り位置および該各位置の加算データを記憶するメモリ部
と、該メモリ部の出力にもとづき前記式の分子の異なる
2項の並列演算をくり返し行なう演算手段とを備えたこ
とを特徴とするリードソロモン符号の消失訂正復号方法
である。
そして、演算手段によシ前記式の分子の異なる2項の並
列演算をくシ返して前記分子が求まるため、構成が簡素
化するとともに演算速度が遠くなる。
列演算をくシ返して前記分子が求まるため、構成が簡素
化するとともに演算速度が遠くなる。
つぎに、この発明を、その1実施例を示した第1図ない
し第4図とともに詳細に説明する。
し第4図とともに詳細に説明する。
第1図において、詔はメモリ部、關はメモリ部(ハ)の
アドレス制御用のアドレス制御部、囚は誤り位置jm(
m=o 、 I、 2 、・・・)の検出データが入力
される誤り位置データ入力端子、のは入力端子4の検出
データおよびメモリ部のの出力が入力される第1加算部
であシ、メモリ部のの出力の加算を行なう。
アドレス制御用のアドレス制御部、囚は誤り位置jm(
m=o 、 I、 2 、・・・)の検出データが入力
される誤り位置データ入力端子、のは入力端子4の検出
データおよびメモリ部のの出力が入力される第1加算部
であシ、メモリ部のの出力の加算を行なう。
勿は加算部のの出力tが入力される第2加算部であシ、
出力むをガロア体GF(2K)上の指数関数α1に変換
するとともにα1のくり返し加算を行なう。
出力むをガロア体GF(2K)上の指数関数α1に変換
するとともにα1のくり返し加算を行なう。
(至)は加算部のの出力tが入力される第3加算部N−
2。
2。
であり、誤シ位置jmのN−2個の総和J=ΣJm に
もとづき、t’=J−tを指数とする指数関数α1′の
くり返し加算を行なう。
もとづき、t’=J−tを指数とする指数関数α1′の
くり返し加算を行なう。
■は予め算出されたシンドローム!1.N−1−1が入
力源れるシンドローム入力端子、(四は加算部副、@の
出力At 、 Atと入力端子間のシンドローム5N−
I−1とが入力される第1乗算部であυ、出力At、A
tそれぞれとシンドローム5N−1−Jとの乗算を行な
う。
力源れるシンドローム入力端子、(四は加算部副、@の
出力At 、 Atと入力端子間のシンドローム5N−
I−1とが入力される第1乗算部であυ、出力At、A
tそれぞれとシンドローム5N−1−Jとの乗算を行な
う。
祖)は乗算部のの乗算出力sN−+−4(At+Aも′
)の総和を算出し、elの分子たとえば(6)式の分子
のデータを出力する。+32は破線の構成よりなる分子
演算部である。
)の総和を算出し、elの分子たとえば(6)式の分子
のデータを出力する。+32は破線の構成よりなる分子
演算部である。
(33)は入力端子のの検出データが入力される第4加
算部であり、誤り位置jmに対応するパターン列Eの値
ejの分子たとえば(6)式の分子の各(αjN−+十
α」′)を演算する。(34)は加算部(331の出力
の総和を算出する第2乗算部であり、eAの分母のデー
タを出力する。(至)は1点鎖線の構成からなる分母演
算部で、ある。鵜は加算部L31+の分子のデータと乗
算部制の分母のデータとが入力される除算部であり、分
子のデータ/分母のデータを演算して誤り位置jmに対
応するパターン列EのgLetを出力する。
算部であり、誤り位置jmに対応するパターン列Eの値
ejの分子たとえば(6)式の分子の各(αjN−+十
α」′)を演算する。(34)は加算部(331の出力
の総和を算出する第2乗算部であり、eAの分母のデー
タを出力する。(至)は1点鎖線の構成からなる分母演
算部で、ある。鵜は加算部L31+の分子のデータと乗
算部制の分母のデータとが入力される除算部であり、分
子のデータ/分母のデータを演算して誤り位置jmに対
応するパターン列EのgLetを出力する。
そして訂正用パリティ符号の数N=8.誤り位置がjO
〜j7の8個の場合に、e7を求めるときは、e7かつ
ぎの(8)式に示すようになシ、第1図によシ、つぎの
ようにして(8)式の演算が行なわれる。
〜j7の8個の場合に、e7を求めるときは、e7かつ
ぎの(8)式に示すようになシ、第1図によシ、つぎの
ようにして(8)式の演算が行なわれる。
なお、A7=α!。Jln 、 AH=子αμであり、
また、A2mxs。
また、A2mxs。
〜A6は重複なしに選んだ2〜5個それぞれの位置の和
を指数とする指数関数値の総和の値である。
を指数とする指数関数値の総和の値である。
ところで(6) 、 (8)式からも明らかなように、
誤り位置の個数Nに対して、分子の演算にはN−2個の
誤り位置JO〜jN−2のみが必要であシ、誤り位置j
N−+は不要である。
誤り位置の個数Nに対して、分子の演算にはN−2個の
誤り位置JO〜jN−2のみが必要であシ、誤り位置j
N−+は不要である。
また、誤り位置jmの検出の際に、位置jmのN−2個
の総和J、すなわちΣjmが算出されるとともに、3=
0 算出された総和Jのデータが加算部■に入力される。
の総和J、すなわちΣjmが算出されるとともに、3=
0 算出された総和Jのデータが加算部■に入力される。
そして第1図による(8)式の分子の演算動作を第0な
いし第3ステツプに分類して説明すると、(8)式の演
算を行なう場合、まず、第0ステツプでは、分子の第1
.第8項の!l0A7.37を算出するため、つぎのよ
うに動作する。
いし第3ステツプに分類して説明すると、(8)式の演
算を行なう場合、まず、第0ステツプでは、分子の第1
.第8項の!l0A7.37を算出するため、つぎのよ
うに動作する。
すなわち、最初は入力端子四にjmが入力されないため
、このとき、加算部■の出力tが0になり、該0にもと
づき加算部■の出力Atが♂=1になるとともに、加算
部■の出力At’がαJ−〇=α1=A7になる。
、このとき、加算部■の出力tが0になり、該0にもと
づき加算部■の出力Atが♂=1になるとともに、加算
部■の出力At’がαJ−〇=α1=A7になる。
そして加算部潤、@の出力At、At’が時系列に乗算
部器に入力され、このとき出力Atの入力タイミングで
入力端子■に97が入力されるとともに出力At’の入
力タイミングで入力端子■にSOが入力されるため、乗
算部器から加算部+311に87 、5oAyのデータ
が出力され、加算部91)により5y−1−soA7が
演算される。
部器に入力され、このとき出力Atの入力タイミングで
入力端子■に97が入力されるとともに出力At’の入
力タイミングで入力端子■にSOが入力されるため、乗
算部器から加算部+311に87 、5oAyのデータ
が出力され、加算部91)により5y−1−soA7が
演算される。
つぎに、入力端子囚に誤り位置jo−j6が順次に入力
されて第1ステツプに移行し、jO〜j6が加算部■を
介してメモリ部(ハ)に記憶されるとともに、メモリ部
のに記憶されたJO〜j6が加算部四を介して加算部鰭
に入力され、加算部端により、jo−jsそれぞれを指
数とするα」0.αjl、・・・、αJ6が算出される
とともに該αjo、αjl、・・・、αj6の総和−A
+=jα」1が算出eO され、このとき入力端子■にシンドロームS6が入力さ
れ、乗算部のによりsaA+が算出されるとともに、s
sA+のデータが加算部用)に入力される。
されて第1ステツプに移行し、jO〜j6が加算部■を
介してメモリ部(ハ)に記憶されるとともに、メモリ部
のに記憶されたJO〜j6が加算部四を介して加算部鰭
に入力され、加算部端により、jo−jsそれぞれを指
数とするα」0.αjl、・・・、αJ6が算出される
とともに該αjo、αjl、・・・、αj6の総和−A
+=jα」1が算出eO され、このとき入力端子■にシンドロームS6が入力さ
れ、乗算部のによりsaA+が算出されるとともに、s
sA+のデータが加算部用)に入力される。
一方、加算部■にもJO〜j6が順次【入力され、加算
部笥の演算に並行して加算部■が、J−jmを指数とす
る指数関数α’−Jm総和を演算し、加算部■から乗算
部のに、A6=、#α1−」0が出力され、このrPO とき入力端子■にシンドローム81が入力され、乗算部
四によl) 5IA6が乗算されるとともに、s+Aa
のデータが加算部!31)に入力される。
部笥の演算に並行して加算部■が、J−jmを指数とす
る指数関数α’−Jm総和を演算し、加算部■から乗算
部のに、A6=、#α1−」0が出力され、このrPO とき入力端子■にシンドローム81が入力され、乗算部
四によl) 5IA6が乗算されるとともに、s+Aa
のデータが加算部!31)に入力される。
したがって、第1ステツプでは(8)式の第2.第7項
のs+Asと5aAyとが並列演算され、第1ステツプ
の終了時には、加算部01)により、5oAy−1−s
+As−1−ssA+ −1−s7が算出される。
のs+Asと5aAyとが並列演算され、第1ステツプ
の終了時には、加算部01)により、5oAy−1−s
+As−1−ssA+ −1−s7が算出される。
つぎに、第1ステツプの終了後に第2ステツプに移行す
ると、加算部ω〜のがリセットされな後、メモリ部醸か
ら加算部のに、joとjl −jg 、 jlとj2〜
、is、jsとj4〜ja 、 j4とjsおよびja
、 jsとjaが1頃次に出力され、加算部■によシ
、t = jo−1−jl 、 jo+j2 、・・・
、 jo+js。
ると、加算部ω〜のがリセットされな後、メモリ部醸か
ら加算部のに、joとjl −jg 、 jlとj2〜
、is、jsとj4〜ja 、 j4とjsおよびja
、 jsとjaが1頃次に出力され、加算部■によシ
、t = jo−1−jl 、 jo+j2 、・・・
、 jo+js。
j++j2. j++js 、・・・、jl+j6 、
j2+js 、・・・、 j2+js 、 ja+j
4.・・・。
j2+js 、・・・、 j2+js 、 ja+j
4.・・・。
j4+Js 、 j4+js 、 js+ja 、すな
わちjO〜J6の7個から重複なしに選択された各2個
jx+jyの和が算出される。
わちjO〜J6の7個から重複なしに選択された各2個
jx+jyの和が算出される。
なお、X=0.l、−・−、5y=Ij2.−、6であ
る。
る。
そして算出された出力tが加算部ケ、@に入力され、加
算部勿により、α1=αjO+jl、αjO+J′、・
・・、αj6−1−j@すなわちαj r+jy75H
算出されるとともに、算出された♂+℃総和A2=Σα
j x+j yが算出される。
算部勿により、α1=αjO+jl、αjO+J′、・
・・、αj6−1−j@すなわちαj r+jy75H
算出されるとともに、算出された♂+℃総和A2=Σα
j x+j yが算出される。
x、y
また、加算部額の演算に並行して、加算部■に、1)1
.J−t =、(j6+−・+j#)−(jO千p)
、 、(jo+−+jO−(jD+jl)。
.J−t =、(j6+−・+j#)−(jO千p)
、 、(jo+−+jO−(jD+jl)。
・・・、αCjO+−゛+j6)−(j6+j4)すな
わちαJ−(jx+jy)が算出されるとともに、算出
されたαJ−(jx+jy)の総和A5=ΣαJ−(j
r+jy)”+7 が算出される。
わちαJ−(jx+jy)が算出されるとともに、算出
されたαJ−(jx+jy)の総和A5=ΣαJ−(j
r+jy)”+7 が算出される。
そして加算部端、@から出力されたA2 、 A5とシ
ンドローム56 、32とが乗算部器により乗算され、
乗、算部固から加算部’311に、!!2A5 、 !
35A2のデータが出力される。
ンドローム56 、32とが乗算部器により乗算され、
乗、算部固から加算部’311に、!!2A5 、 !
35A2のデータが出力される。
したがって、第2ステツプでは(8)式の第3.第6項
の92A5と35A2とが並列演算され、′第2ステッ
プの終了時には、加算部Gl)により、5OA7+5I
A6+82A5+$5A2+416AI +!ITが算
出される。
の92A5と35A2とが並列演算され、′第2ステッ
プの終了時には、加算部Gl)により、5OA7+5I
A6+82A5+$5A2+416AI +!ITが算
出される。
また、第2ステツプの終了時には、メモリ部の゛にjm
とともにjx+jyも記憶保持される。
とともにjx+jyも記憶保持される。
つぎに、第2ステツプの終了後に第3ステツプに移行す
ると、メモリ部のから加算部のに、jo+j+とj2〜
j6.jo+j2とJ3〜j6.・・・、 j4+j5
と、16が順次に出力され、加算部のにより、t =
、io+j++j2. jo+j++ja 。
ると、メモリ部のから加算部のに、jo+j+とj2〜
j6.jo+j2とJ3〜j6.・・・、 j4+j5
と、16が順次に出力され、加算部のにより、t =
、io+j++j2. jo+j++ja 。
・・・、 j4+jS+j6 、すなわちJO〜j6の
71固から重複なしに選択された3個jx、jy、jz
の和、すなわち703 = 85の和が算出される。な
お、Z=2 、8 、・・・、6である。
71固から重複なしに選択された3個jx、jy、jz
の和、すなわち703 = 85の和が算出される。な
お、Z=2 、8 、・・・、6である。
そして算出された出力もが加算部罰、努)に入力され、
加算部(271により、α1−αjO+jl−1−j2
.・・・、αj t+j吐」6すなわちαjx+jy+
Jzが算出されるとともに、算出されたαjx+jy+
J”の総和Aa=Σαjx+jy+J!が算出される。
加算部(271により、α1−αjO+jl−1−j2
.・・・、αj t+j吐」6すなわちαjx+jy+
Jzが算出されるとともに、算出されたαjx+jy+
J”の総和Aa=Σαjx+jy+J!が算出される。
”+7+”
また、加算部間の演算に並行して、加算部(至)により
、a’−t=a(j”’・・+jO−(jo+jl+j
り 、 、、、 、、CjQ+・・・+j4)−(j4
+j5+jUすなわちαJ−(9+jy+jg)が算出
されるとともに、αJ−(j x+j y+j寞)の和
が算出され、このときJ、 −(jx+jy+jz)の
総和が、jO〜j6の7個から4個を重複なしに選択す
る組合せの総和になるため、加算部圏の演算により、(
6)式のA4=+ΣαJ−(Jx+Jy+jりが算出さ
れ”J+寞 る。
、a’−t=a(j”’・・+jO−(jo+jl+j
り 、 、、、 、、CjQ+・・・+j4)−(j4
+j5+jUすなわちαJ−(9+jy+jg)が算出
されるとともに、αJ−(j x+j y+j寞)の和
が算出され、このときJ、 −(jx+jy+jz)の
総和が、jO〜j6の7個から4個を重複なしに選択す
る組合せの総和になるため、加算部圏の演算により、(
6)式のA4=+ΣαJ−(Jx+Jy+jりが算出さ
れ”J+寞 る。
そして加算部□□□、@により算出されたA3.A4と
シンドロームS< 、 Saとが乗算部器によシ乗算さ
れ、乗算部のから加算部!l)に、5llA4 、54
Aaのデータが出力される。
シンドロームS< 、 Saとが乗算部器によシ乗算さ
れ、乗算部のから加算部!l)に、5llA4 、54
Aaのデータが出力される。
したがって、第3ステツプでは(8)式の第4.第5項
の5gA4とs4nmとが並列演算され、11;8ステ
ツプの終了時には、加算部’313により、90A?+
81A6+82A5+53A4+s4Ag+5sA2+
ssA++sy 、すなわち(8)式の分子が算出され
る。
の5gA4とs4nmとが並列演算され、11;8ステ
ツプの終了時には、加算部’313により、90A?+
81A6+82A5+53A4+s4Ag+5sA2+
ssA++sy 、すなわち(8)式の分子が算出され
る。
一方、(8)式の分母は、加算部(鰭9乗算部例により
、つぎのようにして演算される。
、つぎのようにして演算される。
すなわち、入力端子器に入力されたA7とjo−jsと
にもとづき、加算部(33)が(αj7+αj’ )、
(αj7+αjl)。
にもとづき、加算部(33)が(αj7+αj’ )、
(αj7+αjl)。
・・・、(αj7+♂)を順次に演算するとともに、乗
算部耐により加算部(ト)の出力が加算され、乗算部G
4から、(αJ7+αj’>、(αj7+αj1)、・
・・、(αj7+αJ6)、すなわち(8)式の分母の
算出データが出力される。
算部耐により加算部(ト)の出力が加算され、乗算部G
4から、(αJ7+αj’>、(αj7+αj1)、・
・・、(αj7+αJ6)、すなわち(8)式の分母の
算出データが出力される。
そして加算部引)から出力された分子のデータと乗算部
(2)から出力された分母のデータとが除算部鵠に入力
され、除算部(ト)により、分子のデータ/分母のデー
タが演算され、除算部(3F5から07のデータが出力
される。
(2)から出力された分母のデータとが除算部鵠に入力
され、除算部(ト)により、分子のデータ/分母のデー
タが演算され、除算部(3F5から07のデータが出力
される。
以下、各位elについても前述と同様の演算が行な求め
るときは、第1ステツプによp 5oAs、ssが並列
演算され、第1ステツプによシ5IA4 、94AIが
並列演算され、第2ステツプによりsgAa 、 5a
A2が並列演算される。
るときは、第1ステツプによp 5oAs、ssが並列
演算され、第1ステツプによシ5IA4 、94AIが
並列演算され、第2ステツプによりsgAa 、 5a
A2が並列演算される。
そして加算部■の出力むに対して加算部覇、@によシΣ
α1.Σl−tをそれぞれ並列に演算するため、たとえ
ば、7個の位置jO〜j6から重複なく選択された4個
、io、、i+、、A2.、A3の和の出力も= jo
+jl+j2+jlにもとづき、加算部(nによりαj
O−1−jl+j!+jaを演算してA4を算出すると
きに、加算部(281K ヨリaJo+j”・叫J @
−(j o−1−11刊叶J” ):aJ 峠)’+J
sすなわち7個の位置jo−jaから重複なく選択され
た3個j4. 、is 、 A6の和の出力t = j
4+ js+ jaにもとづ(Aaの算出演算が同時に
行なわれ、加算部□□□、@により、Aa、AN−1−
δ(δ=1,2.・・・、8)が同時に演算されて(6
)式の分子の異なる2項の演算が同時に行なわれるため
、(6)式の分子の各項を順次に演算する手法に比して
演算時間が約1/2に短縮される。
α1.Σl−tをそれぞれ並列に演算するため、たとえ
ば、7個の位置jO〜j6から重複なく選択された4個
、io、、i+、、A2.、A3の和の出力も= jo
+jl+j2+jlにもとづき、加算部(nによりαj
O−1−jl+j!+jaを演算してA4を算出すると
きに、加算部(281K ヨリaJo+j”・叫J @
−(j o−1−11刊叶J” ):aJ 峠)’+J
sすなわち7個の位置jo−jaから重複なく選択され
た3個j4. 、is 、 A6の和の出力t = j
4+ js+ jaにもとづ(Aaの算出演算が同時に
行なわれ、加算部□□□、@により、Aa、AN−1−
δ(δ=1,2.・・・、8)が同時に演算されて(6
)式の分子の異なる2項の演算が同時に行なわれるため
、(6)式の分子の各項を順次に演算する手法に比して
演算時間が約1/2に短縮される。
つぎに、第1図の分子演算部図の詳細なブロックを説明
した第2図について説明する。
した第2図について説明する。
第2図において、Gηはクロック入力端子、+381゜
+39+ 、 +401はクロック端子(ck)が入力
端子137)に接続さし71!! Iないし第3カウン
タであり、カウンタ(381の桁上げ端子(肪)が該カ
ウンタ138)のロード端子(LO)およびカウンタ(
39)のイネーブル端子(Et )に接続されるととも
に、カウンタ(39)の桁上げ端子(Rc)が該カウン
タ139)のロード端子(Lo)およびカラングf40
1Oイ*−プtv端子(Et ’)tic接続され、か
っカウンタ(391の出力がカウンタ(38Iのロード
データ端子(Ld)に接続されている。
+39+ 、 +401はクロック端子(ck)が入力
端子137)に接続さし71!! Iないし第3カウン
タであり、カウンタ(381の桁上げ端子(肪)が該カ
ウンタ138)のロード端子(LO)およびカウンタ(
39)のイネーブル端子(Et )に接続されるととも
に、カウンタ(39)の桁上げ端子(Rc)が該カウン
タ139)のロード端子(Lo)およびカラングf40
1Oイ*−プtv端子(Et ’)tic接続され、か
っカウンタ(391の出力がカウンタ(38Iのロード
データ端子(Ld)に接続されている。
lはカラングーの出力に1を加算する加算器であ夛、加
算器(41)の出力がカウンメ国のロードデータ端子(
Ld)に接続されている。(42は後述のRAMの書き
込み、読み出し制御用の第1選択回路であり、カウンタ
t381 、 (39+の出力からなる書き込みアドレ
スと、カウンタ+381 、 +401の出力および減
算器(43によりカウンタ(39)の出力から1を引い
た値から2個を選択して形成された読み出しアドレスと
を選択的に出力する。
算器(41)の出力がカウンメ国のロードデータ端子(
Ld)に接続されている。(42は後述のRAMの書き
込み、読み出し制御用の第1選択回路であり、カウンタ
t381 、 (39+の出力からなる書き込みアドレ
スと、カウンタ+381 、 +401の出力および減
算器(43によりカウンタ(39)の出力から1を引い
た値から2個を選択して形成された読み出しアドレスと
を選択的に出力する。
(441はメモリ部内に設けられたRAM(ランダムア
クセスメモリ)で6D、選択回路(421のアドレス〈
よシ制御される。(451はRA M +441の入出
力端子(i10)と後述の第1加算回路との間に設けら
れたバッファ、囮は加算部■に設けられ先筒2選択回路
であり、入出力端子(i10)の出力と入力端子器のj
mとを選択的に出力する。
クセスメモリ)で6D、選択回路(421のアドレス〈
よシ制御される。(451はRA M +441の入出
力端子(i10)と後述の第1加算回路との間に設けら
れたバッファ、囮は加算部■に設けられ先筒2選択回路
であり、入出力端子(i10)の出力と入力端子器のj
mとを選択的に出力する。
(471は選択回路(461に接続された第1ラツチ、
(481は第1ラツチに接続された第2ラツチ、←9)
はラッチ+471 、 +481に接続された第1加算
回路であシ出力tを算出するとともに、算出した出力t
をバッファ(州を介してRA M (個に戻す。
(481は第1ラツチに接続された第2ラツチ、←9)
はラッチ+471 、 +481に接続された第1加算
回路であシ出力tを算出するとともに、算出した出力t
をバッファ(州を介してRA M (個に戻す。
(50)は加算部幅に設けられた第1変換回路であり、
出力むをC1に変換する。6υは変換回路(50)に接
続された第2加算回路であシ、−の加算を演算するとと
もに演算結果At1−第3ラツチ(至)に出力する。
出力むをC1に変換する。6υは変換回路(50)に接
続された第2加算回路であシ、−の加算を演算するとと
もに演算結果At1−第3ラツチ(至)に出力する。
Qは加算部■に設けられた減算回路であシ、出力むと総
和データ入力端子(財)に入力された位置jmのN−1
個の総和J=ΣJmが入力され、J−tを演算j=0 して出力する。■は減算回路Qに接続された第2変換回
路であシ、J−tをαJ−4に変換して出力する。
和データ入力端子(財)に入力された位置jmのN−1
個の総和J=ΣJmが入力され、J−tを演算j=0 して出力する。■は減算回路Qに接続された第2変換回
路であシ、J−tをαJ−4に変換して出力する。
■は変換回路−に接続された第3加算回路であシ、C8
の加算を演算するとともに演算結果At’を第4ラツチ
67)に出力する。
の加算を演算するとともに演算結果At’を第4ラツチ
67)に出力する。
■は乗算部軸に設けられた第3選択回路であり、ラッチ
63.6ηから出力されたAt、At’を選択的に出力
する。(イ)は選択回路(財)と加算部Gl)との間に
設けられたシンドローム乗算回路であシ、選択回路(至
)から出力されたAt、At/と入力端子■のシンドロ
ームSの各位!to、!!1.!92.・・・との乗算
を行なう。
63.6ηから出力されたAt、At’を選択的に出力
する。(イ)は選択回路(財)と加算部Gl)との間に
設けられたシンドローム乗算回路であシ、選択回路(至
)から出力されたAt、At/と入力端子■のシンドロ
ームSの各位!to、!!1.!92.・・・との乗算
を行なう。
そして制御部(241の各カウンタ+381−1401
は、入力端子3ηのクロックにもとづき第3図に示すよ
うに動作する。なお、N=13であるためカウンタ13
81. (391が7進カウンタにより形成され、カウ
ンタμs、G9)は6を計数したときに、桁上げフラグ
を出力端子(Re)からそれぞれ出力する。
は、入力端子3ηのクロックにもとづき第3図に示すよ
うに動作する。なお、N=13であるためカウンタ13
81. (391が7進カウンタにより形成され、カウ
ンタμs、G9)は6を計数したときに、桁上げフラグ
を出力端子(Re)からそれぞれ出力する。
ところで第3図は入力端子のηのクロックおよびカウン
タ卵、 (39+ 、 (401の計数値CI 、C2
,C3を示し、スタートのときはカウンタ1381 、
!9) 、 1401の計数値CI。
タ卵、 (39+ 、 (401の計数値CI 、C2
,C3を示し、スタートのときはカウンタ1381 、
!9) 、 1401の計数値CI。
C2、C8が同図のC1,C2,C3に示すようにそれ
ぞれ0になっている。なお、図中のFOはC2が歩進し
たときの1クロツクの期間を示す。
ぞれ0になっている。なお、図中のFOはC2が歩進し
たときの1クロツクの期間を示す。
そして書込みのときは、C2,CIの各3ビツトを上位
、下位それぞれとする6ビツトの書き込みアドレス(0
,I)、(0,2)、・・・、 (1,1)、(1,2
)、・・・、(6,6)にもとづきRA M (+4が
アクセスされる。
、下位それぞれとする6ビツトの書き込みアドレス(0
,I)、(0,2)、・・・、 (1,1)、(1,2
)、・・・、(6,6)にもとづきRA M (+4が
アクセスされる。
また、読み出しアドレスは、選択回路(4815の動作
にもとづき、つぎの2つから選択的に形成される。
にもとづき、つぎの2つから選択的に形成される。
(a) C2が歩進した最初の1クロツクの間FO上
位3ピットがC3、下位3ビツトがC2−1の・6ビツ
トからなる読み出しアドレス(なおC2が負のときは下
位8ビツトをOKする)(b) (a)以外のとき 上位3ビツトがO9下位3ピットがCIの6ビツトから
なる読み出しアドレス つぎに、第4図を参照して第2図の動作を説明する。
位3ピットがC3、下位3ビツトがC2−1の・6ビツ
トからなる読み出しアドレス(なおC2が負のときは下
位8ビツトをOKする)(b) (a)以外のとき 上位3ビツトがO9下位3ピットがCIの6ビツトから
なる読み出しアドレス つぎに、第4図を参照して第2図の動作を説明する。
まず、第0ステツプでは、選択回路(4匂からRAM(
柵に出力されるアドレスがOに保持されるとともに、入
力端子内の出力がOであるため、ラッチ(471。
柵に出力されるアドレスがOに保持されるとともに、入
力端子内の出力がOであるため、ラッチ(471。
(48)の出力が0になって加算回路(49)の出力t
がOになる。
がOになる。
したがって、変換回路(50)の出力が♂=1になると
ともに、減算回路間の出力がJになって変換回路側の出
力がa’ =A+になる。
ともに、減算回路間の出力がJになって変換回路側の出
力がa’ =A+になる。
そしてラッチ62から選択回路(50)を介して乗算回
路59にAt=lが出力されたときに、入力端子夏に3
7が入力されるとともに、ラッチ6カから選択回路(至
)を介して乗算回路(至)にAt’−C1が出力された
ときに、入力端予備にSOが入力され、乗算回路(ト)
から加算部賄)にSr 、soA+が順次に出力され、
加算部(3I)により、(8)式の第1.第8項の和で
ある!l0AI + !!7が算出される。
路59にAt=lが出力されたときに、入力端子夏に3
7が入力されるとともに、ラッチ6カから選択回路(至
)を介して乗算回路(至)にAt’−C1が出力された
ときに、入力端予備にSOが入力され、乗算回路(ト)
から加算部賄)にSr 、soA+が順次に出力され、
加算部(3I)により、(8)式の第1.第8項の和で
ある!l0AI + !!7が算出される。
そしてスタートからクロックが6個出力されるとCtが
0.1.2.・・・から6になシ、つぎのクロックによ
り、カウンタ(39)が加算器(411からの1を取込
み、カウンタの9)のC2が1になるとともに、1クロ
ツク後に、カウンタ1g81がC2の1を取込み、カウ
ンタG81のCIが1になる。
0.1.2.・・・から6になシ、つぎのクロックによ
り、カウンタ(39)が加算器(411からの1を取込
み、カウンタの9)のC2が1になるとともに、1クロ
ツク後に、カウンタ1g81がC2の1を取込み、カウ
ンタG81のCIが1になる。
さらに、C2,CIが1になった後、CIが再び6にな
ると、前述と同様にしてC2,CIが2.2になり、以
降、同様に動作する。
ると、前述と同様にしてC2,CIが2.2になり、以
降、同様に動作する。
そしてC2が6になると、つぎのlクロックにより、力
′ウンタ139)のC3が1になるとともに、加算器(
41)からの2によpカウンタ(39)のC−2が2に
なシ、さらにlクロック後にカウンタ1381のCIが
2になる。
′ウンタ139)のC3が1になるとともに、加算器(
41)からの2によpカウンタ(39)のC−2が2に
なシ、さらにlクロック後にカウンタ1381のCIが
2になる。
以上の動作にもとづき、カウンタf401 、 f39
j 、 ’381の出力を上位から順の数とすると、ク
ロックにもとづき、(0,0,0)、(0,0,1)、
・・・、 (0,0,6)、(Q、I、l)。
j 、 ’381の出力を上位から順の数とすると、ク
ロックにもとづき、(0,0,0)、(0,0,1)、
・・・、 (0,0,6)、(Q、I、l)。
(0,1,2)、・・・、 (0,6,6)、0.2.
2)、(1,2,3)、・・・、 (6,6゜6)に順
次に変化する。
2)、(1,2,3)、・・・、 (6,6゜6)に順
次に変化する。
つぎに、第1ステツプに移行すると、クロックによるカ
ウンタ1381 、 +39) 、 1401の動作が
開始され、このとき、第4図に示すようく、まず、CI
のみがクロックに同期してOから1.2.・・・6に変
化し、C2、CBはOに保持され、このときC2,CI
の書込みアドレスが選択回路(44を介してRA M
144に入力され、RA M (44)の書き込みが行
なわれる。
ウンタ1381 、 +39) 、 1401の動作が
開始され、このとき、第4図に示すようく、まず、CI
のみがクロックに同期してOから1.2.・・・6に変
化し、C2、CBはOに保持され、このときC2,CI
の書込みアドレスが選択回路(44を介してRA M
144に入力され、RA M (44)の書き込みが行
なわれる。
また、入力端子−にjo、j+、・・・、joが順次に
入力されるとともに、ラッチ(471がクロックの立上
シでラッチ動作を行ない、かつ、RAM(441の書き
込みはラッチ動作より少し遅延して行なわれる。
入力されるとともに、ラッチ(471がクロックの立上
シでラッチ動作を行ない、かつ、RAM(441の書き
込みはラッチ動作より少し遅延して行なわれる。
さらに、加算回路f491は書き込みの終了毎にリセッ
トされる。
トされる。
そして最初はRAM(441に何も記憶されていないた
め、入力端子−のjO,j+、・・・、joが加算回路
(49)を介しテRAM+44ノ(Q、0)、(0,1
) 、−、(0,6) K書き込まれる。
め、入力端子−のjO,j+、・・・、joが加算回路
(49)を介しテRAM+44ノ(Q、0)、(0,1
) 、−、(0,6) K書き込まれる。
また、加算回路部9)から出力されたjO,j+、・・
・、」6が変換回路(50)に入力されるとともに、J
からJOljl、・・・、J6を減算した値が変換回路
(至)に入力され、変換回路−から加算回路(5])に
α’21出力されるとともに、変換回路(至)から加算
回路−にαJ−jmが出力される。
・、」6が変換回路(50)に入力されるとともに、J
からJOljl、・・・、J6を減算した値が変換回路
(至)に入力され、変換回路−から加算回路(5])に
α’21出力されるとともに、変換回路(至)から加算
回路−にαJ−jmが出力される。
したがって、加算回路6DによシJαj”=Asが 演
11F’0 算されるとともに、該演算に並列に、加算回路圀により
L aJ−j−=Agが演算される。
11F’0 算されるとともに、該演算に並列に、加算回路圀により
L aJ−j−=Agが演算される。
m=11
そしてラッチ% K Asが保持されるとともに:ラツ
チ匈にA2が保持され、つぎの第2ステツプの加算部覇
、@の演算の間に、乗算回路−により s+Ag 。
チ匈にA2が保持され、つぎの第2ステツプの加算部覇
、@の演算の間に、乗算回路−により s+Ag 。
5gAlが演算され、加算部31)によシ、5oAy+
s+A6+ssA+十S7が演算される。
s+A6+ssA+十S7が演算される。
つぎに、第2ステツプに移行すると、このときC2が1
.2.・・・6に変化するが、このとき、各100間に
はILAM[からの前述の(a)の読み出しアドレス(
0,0)、(0,1) 、・・・、 (Q、5)の値j
O,jl、・・・、」5がラッチf471にそれぞれ取
り込まれ、各Foからのつぎのlクロック後には、ラッ
チ(471に取込まれたjo、j+。
.2.・・・6に変化するが、このとき、各100間に
はILAM[からの前述の(a)の読み出しアドレス(
0,0)、(0,1) 、・・・、 (Q、5)の値j
O,jl、・・・、」5がラッチf471にそれぞれ取
り込まれ、各Foからのつぎのlクロック後には、ラッ
チ(471に取込まれたjo、j+。
・・・1.15がラッチ(傾に保持される。なお、ラッ
チには各FoO間しかラッチ動作を行なわない。
チには各FoO間しかラッチ動作を行なわない。
そしてたとえばラッチ(州にjoが保持されると、つぎ
のFoまでの間には、前述の(b)の読み出しアドレス
(0,1)、(0,2)、・・・、 (0,6)にもと
づき、RAMに)からj+ 、 、i2.・・・、J6
が順次に読み出され、加算回路(49)により、jo+
、i+ 、 、io+j2.・・・、 jo+jsが順
次に演算される。
のFoまでの間には、前述の(b)の読み出しアドレス
(0,1)、(0,2)、・・・、 (0,6)にもと
づき、RAMに)からj+ 、 、i2.・・・、J6
が順次に読み出され、加算回路(49)により、jo+
、i+ 、 、io+j2.・・・、 jo+jsが順
次に演算される。
さらに、加算回路(49)によシ演算されたjo+j+
。
。
jo+j2.・・・、 jo+jsが書き込みアドレス
にしたがってRA M +441に記憶されるとともに
、変換回路例、減算回路Qに入力される。
にしたがってRA M +441に記憶されるとともに
、変換回路例、減算回路Qに入力される。
そしてラッチ+481Kj+、j2.・・・、j5が保
持されたときにも、同様の動作によシ、j++j3・・
・、 j++jg 、 j2+js。
持されたときにも、同様の動作によシ、j++j3・・
・、 j++jg 、 j2+js。
・・・、、i2+js、・・・、 js十jsが加算回
路(49)により演算され、該演算の結果がEtAM
(441,変換回路(50+ 、減算回路(財)に入力
される。
路(49)により演算され、該演算の結果がEtAM
(441,変換回路(50+ 、減算回路(財)に入力
される。
したがって、第2ステツプでは、加算回路の1)。
閃により、A2.A5が並列演算され、第3ステツプの
間に、加算部(31)により、5oA7−4−s+Ar
++s+As+5sA2−1−ssA++87が演算さ
れる。
間に、加算部(31)により、5oA7−4−s+Ar
++s+As+5sA2−1−ssA++87が演算さ
れる。
つぎに1第3ステツプでは、C3が1〜5に変化し、各
Foの間にラッチ(481に、RAM(441のアドレ
ス(1,1)。
Foの間にラッチ(481に、RAM(441のアドレ
ス(1,1)。
(l“、2)、・・・、(2,■r2.8)、・・・、
(4,5)、(5,5)から読み出された値、すなわ
ちjo+j+ 、 jo+j2.・・・、 jl+j2
、 jl+jl 、・・・、J3+js 、 j4+
jsの値がそれぞれ取り込まれる。
(4,5)、(5,5)から読み出された値、すなわ
ちjo+j+ 、 jo+j2.・・・、 jl+j2
、 jl+jl 、・・・、J3+js 、 j4+
jsの値がそれぞれ取り込まれる。
そしてラッチ四にjo+j+が取シ込まれたときは、加
算回路囮により、jo+j++j2.・・・、 jo+
j++jgが演算され、同様に、ラッチ(州にjo+j
3・・・、 j4+jaが取シ込まれたときは、加算回
路(49)により、jo+j2+ja 、・・・。
算回路囮により、jo+j++j2.・・・、 jo+
j++jgが演算され、同様に、ラッチ(州にjo+j
3・・・、 j4+jaが取シ込まれたときは、加算回
路(49)により、jo+j2+ja 、・・・。
j<+js+jaが演算され、加算回路部9)により、
jo−J6から重複なしに3個数る組合せが算出される
。
jo−J6から重複なしに3個数る組合せが算出される
。
したがって、第3ステツプでは、加算回路6υ。
(ト)によシ、As、A4が並列演算され、第3ステツ
プの終了後に、加算部Gl)により、5oA7.4−s
+As+52As+5aA4+54Aa−1−ssA
z+56A1+s7.すなわち(8)式の分子が演算さ
れる。
プの終了後に、加算部Gl)により、5oA7.4−s
+As+52As+5aA4+54Aa−1−ssA
z+56A1+s7.すなわち(8)式の分子が演算さ
れる。
ところで第1図および第2図の演算時間について考えて
みると、メモリ部がとともに、加算部■。
みると、メモリ部がとともに、加算部■。
ffl 、 @ 、 !31璽乗算部Q9)、除算部1
3F5からなる演算手段を備え、分子の異なる2項を並
列演算するため、N=8の場合、演算に要するクロック
の数が約70で済む。
3F5からなる演算手段を備え、分子の異なる2項を並
列演算するため、N=8の場合、演算に要するクロック
の数が約70で済む。
そして8個の誤りパターン列e1.l=o〜7 の算出
に対しては、約560のクロックで済み、一方、N=3
の場合には、通常1ブロツクあた940〜50位のシン
ボル数(8ビット=lシンボル)カ一般的、 であり、
この場合の1ブロツクのビット数は320〜400であ
る。
に対しては、約560のクロックで済み、一方、N=3
の場合には、通常1ブロツクあた940〜50位のシン
ボル数(8ビット=lシンボル)カ一般的、 であり、
この場合の1ブロツクのビット数は320〜400であ
る。
したがって、第2図の場合は、演算処理に必要なりロッ
クの周波数が元のビット伝送レートの約2倍で処理でき
る。
クの周波数が元のビット伝送レートの約2倍で処理でき
る。
そして従来のように、たとえば(6)式の分子および分
母の各項それぞれの値を個別に演算するのではなく、演
算手段により、分子の異なる2個の並列演算をくり返し
て(6)式のeN−1を求めるため、構成が簡素化し、
誤り位置の数Nが大きくなっても大型化することがない
。
母の各項それぞれの値を個別に演算するのではなく、演
算手段により、分子の異なる2個の並列演算をくり返し
て(6)式のeN−1を求めるため、構成が簡素化し、
誤り位置の数Nが大きくなっても大型化することがない
。
また、RA M 144)のアドレス制御部clIに上
位カウンタ、下位カウンタを形成するカウンタ1381
、 国、 +401が設けられ、上位カウンタが歩進
するごとに上位カウンタの値に関連して下位カウンタの
値がロードされる動作を行なうため、誤り位置jmを重
複せずにすべての組合せを抽出するようにRA M 4
41のアドレスが制御される。
位カウンタ、下位カウンタを形成するカウンタ1381
、 国、 +401が設けられ、上位カウンタが歩進
するごとに上位カウンタの値に関連して下位カウンタの
値がロードされる動作を行なうため、誤り位置jmを重
複せずにすべての組合せを抽出するようにRA M 4
41のアドレスが制御される。
なお、DADでは、マトリックス構成としたマルf−7
’ロツク構成をとって、マトリックスの81方向のグロ
ックについてC几Cやリードソロモン符号等で誤りの有
無を検出して誤り位置(縦方向に対する)を検知し、こ
の縦方向のブロックについて訂正処理を行なうという2
重複号法が一般に用いられており、この場合には、lマ
ルチブロックのピットクロック分(つまシ数千ビット)
の間に、消失訂正に必要な[Ao、・・・、A7(約5
60ビツトで完了)を求めればよい。
’ロツク構成をとって、マトリックスの81方向のグロ
ックについてC几Cやリードソロモン符号等で誤りの有
無を検出して誤り位置(縦方向に対する)を検知し、こ
の縦方向のブロックについて訂正処理を行なうという2
重複号法が一般に用いられており、この場合には、lマ
ルチブロックのピットクロック分(つまシ数千ビット)
の間に、消失訂正に必要な[Ao、・・・、A7(約5
60ビツトで完了)を求めればよい。
したがって、この発明のリードソロモン符号の消失訂正
復号方法によると、簡単な構成により迅速に演算して誤
シパタ〜ン列Eの各値eIIイを求め、消失訂正が行な
えるものである。
復号方法によると、簡単な構成により迅速に演算して誤
シパタ〜ン列Eの各値eIIイを求め、消失訂正が行な
えるものである。
第1図ないし第4図はこの発明のリードソロモン符号の
消失訂正復号方法のI実施例を示し、第第4図は第2図
による演算の説明図、第5図は従来のリードソロモン符
号の消失訂正復号方法のブロック図である。 に・・・メモリ部、■、 @ 、 @ 、 G11 、
關・・・加算部、+291 、 +341・・・乗算
部、(隔・・・除算部。
消失訂正復号方法のI実施例を示し、第第4図は第2図
による演算の説明図、第5図は従来のリードソロモン符
号の消失訂正復号方法のブロック図である。 に・・・メモリ部、■、 @ 、 @ 、 G11 、
關・・・加算部、+291 、 +341・・・乗算
部、(隔・・・除算部。
Claims (1)
- (1)ガロア体GF(2^K)上で定義されるリードソ
ロモン符号を復号する際に、シンドロームS、パリテイ
検査行列H、誤りパターン列Eの転置E^Tとの間に成
立するS=H・E^Tと誤り位置jm(mは0、1、2
、・・・)とにもとづき、eN−1=S0AN−1+S
1AN−2+・・・+SN−3A2+SN−2A1+S
N−1/[■^N^−^2_m_=_0(α^j^N^
−^1+α^j^m)]の式(Nは誤り位置の数、S0
、S1、・・・、SN−1はシンドロームSの各値、α
はガロア体GF(2^K)の原始多項式の根、AN−1
、・・・、A1は誤り位置jmを重複なしにN−1、・
・・、1個抽出してαの指数としたときの指数関数の総
和)から前記転置E^Tの各値を算出し、消失訂正を行
なうリードソロモン符号の消失訂正復号方法において、
各誤り位置および該各位置の加算データを記憶するメモ
リ部と、該メモリ部の出力にもとづき前記式の分子の異
なる2項の並列演算をくり返し行なう演算手段とを備え
たことを特徴とするリードソロモン符号の消失訂正復号
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24535484A JPS61123316A (ja) | 1984-11-20 | 1984-11-20 | リ−ドソロモン符号の消失訂正復号方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24535484A JPS61123316A (ja) | 1984-11-20 | 1984-11-20 | リ−ドソロモン符号の消失訂正復号方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61123316A true JPS61123316A (ja) | 1986-06-11 |
Family
ID=17132425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24535484A Pending JPS61123316A (ja) | 1984-11-20 | 1984-11-20 | リ−ドソロモン符号の消失訂正復号方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61123316A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6314381A (ja) * | 1986-07-07 | 1988-01-21 | Seiko Epson Corp | 誤り訂正方法 |
JPH03172026A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 符号化復号化方式 |
JPH04103297U (ja) * | 1991-01-28 | 1992-09-07 | セイコー電子部品株式会社 | 軸流フアンのハウジング構造 |
-
1984
- 1984-11-20 JP JP24535484A patent/JPS61123316A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6314381A (ja) * | 1986-07-07 | 1988-01-21 | Seiko Epson Corp | 誤り訂正方法 |
JPH03172026A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 符号化復号化方式 |
JPH04103297U (ja) * | 1991-01-28 | 1992-09-07 | セイコー電子部品株式会社 | 軸流フアンのハウジング構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0426657B1 (en) | Method and apparatus for decoding error correction code | |
US4099160A (en) | Error location apparatus and methods | |
US4142174A (en) | High speed decoding of Reed-Solomon codes | |
KR950012983B1 (ko) | 리드솔로몬부호의 복호방법 | |
JPS60144834A (ja) | 有限体の演算回路 | |
JP3176171B2 (ja) | 誤り訂正方法及びその装置 | |
KR100213254B1 (ko) | 에러 정정 방법 및 장치 | |
EP0169908B1 (en) | Method and circuit for decoding error coded data | |
KR960016509B1 (ko) | 데이타 오류 검출 방법 및 검출 회로 | |
JPS61123316A (ja) | リ−ドソロモン符号の消失訂正復号方法 | |
WO1994015406A1 (en) | Method of and circuit for correcting errors | |
TWI226758B (en) | Encoding method and apparatus for cross interleaved cyclic codes | |
JPH10322226A (ja) | リードソロモン復号方法 | |
JP2694794B2 (ja) | 誤り訂正処理方法 | |
KR100335482B1 (ko) | 에러정정시스템 | |
US5200961A (en) | Error detection and/or correction device | |
JP2752510B2 (ja) | 誤り訂正復号器 | |
KR950008485B1 (ko) | 단일에러정정용 리드-솔로몬 복호기 | |
KR930000220B1 (ko) | 리드-솔로몬 코드의 에러위치 정정시스템 | |
JP3231811B2 (ja) | 行列演算回路 | |
KR100213253B1 (ko) | 크리스탈 및 알.씨(rc) 겸용 발진회로 | |
SU1660054A1 (ru) | Зaпomиhaющee уctpoйctbo c koppekциeй moдульhыx oшибok | |
JPS63219231A (ja) | デ−タ誤り検出回路 | |
JP2914813B2 (ja) | 誤り訂正復号装置 | |
JPS63219232A (ja) | デ−タ誤り検出回路 |