JPS60183750A - 耐アルフア粒子膜を具備した半導体構成体及びその製造方法 - Google Patents
耐アルフア粒子膜を具備した半導体構成体及びその製造方法Info
- Publication number
- JPS60183750A JPS60183750A JP60022131A JP2213185A JPS60183750A JP S60183750 A JPS60183750 A JP S60183750A JP 60022131 A JP60022131 A JP 60022131A JP 2213185 A JP2213185 A JP 2213185A JP S60183750 A JPS60183750 A JP S60183750A
- Authority
- JP
- Japan
- Prior art keywords
- alpha particle
- film
- alpha
- device region
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大略、工（コ積回路装置に関するものであっ
て、更に詳細には、耐アルファ粒子膜を具備した半導体
構成体の製造方法及び半導体構成体に関するものである
。
て、更に詳細には、耐アルファ粒子膜を具備した半導体
構成体の製造方法及び半導体構成体に関するものである
。
集積回路の製造において、多数の別々の集積回路を持っ
た半導体ウェハを製造し１次いで屡々グイと呼称される
個別的な修正回路へ切断する。周知なことであるが、こ
の様なダイは、金属や、セラミックスや成る種のプラス
チック物質から射出されるアルファ粒子の如きアルファ
粒子によって悪影響を受けることがある。この様なアル
ファ粒子が半導体メモリセル］二に衝突すると、メモリ
セル内のピッ１への状態が変化さ４しることがあり、そ
の結果業界において「ラフ１〜ピツ１−エラー」として
知らｉｂている減少が発生する。このタイプのエラーは
公知のエラー補正及び検知方法を使用して補正すること
が可能であるが、多数の「ラフ１〜ピツ１−エラー」が
発生する場合には、この様な方法によって所望の補正を
行なうことが不ｒｉＪ能な状態となることがある。従っ
て、アルファ粒子によって劣化される集積回路ダイを保
護することが望まれる。
た半導体ウェハを製造し１次いで屡々グイと呼称される
個別的な修正回路へ切断する。周知なことであるが、こ
の様なダイは、金属や、セラミックスや成る種のプラス
チック物質から射出されるアルファ粒子の如きアルファ
粒子によって悪影響を受けることがある。この様なアル
ファ粒子が半導体メモリセル］二に衝突すると、メモリ
セル内のピッ１への状態が変化さ４しることがあり、そ
の結果業界において「ラフ１〜ピツ１−エラー」として
知らｉｂている減少が発生する。このタイプのエラーは
公知のエラー補正及び検知方法を使用して補正すること
が可能であるが、多数の「ラフ１〜ピツ１−エラー」が
発生する場合には、この様な方法によって所望の補正を
行なうことが不ｒｉＪ能な状態となることがある。従っ
て、アルファ粒子によって劣化される集積回路ダイを保
護することが望まれる。
集積回路の集積度が増加するに従い、アルファ粒子に対
する保護を設けることの必要性は一層重要なものとなる
。アルファ粒子に判する保護を成る程度与える方法があ
るが、これらの方法はいずれもが完全に満足のいくもの
ではなく、何等かの不利益を与えるものであったり及び
／又は厄介な処Ｊｌｐ技術を必要とするものである。例
えば、■技術においては、ダイを基板に取り付は且つワ
イヤボンディングした後に個々のダイ上に液体ポリイミ
ドを付与するものがある。この技術は、高いダイ拒絶率
を与える一方かなりの労力を必要とする。
する保護を設けることの必要性は一層重要なものとなる
。アルファ粒子に判する保護を成る程度与える方法があ
るが、これらの方法はいずれもが完全に満足のいくもの
ではなく、何等かの不利益を与えるものであったり及び
／又は厄介な処Ｊｌｐ技術を必要とするものである。例
えば、■技術においては、ダイを基板に取り付は且つワ
イヤボンディングした後に個々のダイ上に液体ポリイミ
ドを付与するものがある。この技術は、高いダイ拒絶率
を与える一方かなりの労力を必要とする。
更に、この液体方式は、保護すべき区域の端部近傍にお
いて保護被覆の充分な厚さを信頼性を持って与えるもの
ではない。その他の技術においては、半導体ウェハ自身
の上に液体ポリイミドをパターン状にスクリーン印刷す
ることを試みるものもある。然し乍ら、この様な技術は
ポリイミドを充分な厚さに印刷することが不可能である
ことが障害となっている。一般的に、その欠陥率が高い
ことに加えて、液体乃至はペース１へを配分し且つ付与
する工程は自動化することが困難である。
いて保護被覆の充分な厚さを信頼性を持って与えるもの
ではない。その他の技術においては、半導体ウェハ自身
の上に液体ポリイミドをパターン状にスクリーン印刷す
ることを試みるものもある。然し乍ら、この様な技術は
ポリイミドを充分な厚さに印刷することが不可能である
ことが障害となっている。一般的に、その欠陥率が高い
ことに加えて、液体乃至はペース１へを配分し且つ付与
する工程は自動化することが困難である。
本発明は、以上の点に鑑みなされたものであって、耐ア
ルファ粒子特性を持った半導体構成体を供給する改良し
た方法及びその様な半導体構成体を提供することを主目
的としている。本発明の別の目的とするところは、ペー
スト又は液体状の耐アルファ粒子物質を使用する上での
問題を減少させた方法及び構成体を提供することである
。更に、本発明の別の目的とするところは、自動化する
ことの可能な方法を提供す゛ることである。
ルファ粒子特性を持った半導体構成体を供給する改良し
た方法及びその様な半導体構成体を提供することを主目
的としている。本発明の別の目的とするところは、ペー
スト又は液体状の耐アルファ粒子物質を使用する上での
問題を減少させた方法及び構成体を提供することである
。更に、本発明の別の目的とするところは、自動化する
ことの可能な方法を提供す゛ることである。
本発明の１形態においては、半導体構成体を製造する方
法が提供される。この方法は、複数個の集積回路を具備
した半導体ウェハを用意する工程を有している。このウ
ェハは一対の対向する主表面を持っている。これらの表
面の一方は、アルファ粒子による劣化に露呈される複数
個のデバイス嶺域を有している。本方法は、該デバイス
領域の所定のものヘプレフオームした耐アルファ粒子膜
を伺与する工程を有している。
法が提供される。この方法は、複数個の集積回路を具備
した半導体ウェハを用意する工程を有している。このウ
ェハは一対の対向する主表面を持っている。これらの表
面の一方は、アルファ粒子による劣化に露呈される複数
個のデバイス嶺域を有している。本方法は、該デバイス
領域の所定のものヘプレフオームした耐アルファ粒子膜
を伺与する工程を有している。
本発明の別の側面に拠れば、半導体構成体が提供されて
おり、それば−刻の対向する主表面を持った半導体ウェ
ハを有しており、該表面の一方は複数個の集積回路デバ
イス領域を有している。本構成体は、デバイス領域の所
定のものの上に配設させた耐アルファ粒子膜からなるプ
レフォームした層を有している。
おり、それば−刻の対向する主表面を持った半導体ウェ
ハを有しており、該表面の一方は複数個の集積回路デバ
イス領域を有している。本構成体は、デバイス領域の所
定のものの上に配設させた耐アルファ粒子膜からなるプ
レフォームした層を有している。
最初に第１図に関して説明すると、例示的な半導体ウェ
ハ１０は、個々的にはグイと呼称される、複数個の集積
回路装置１２を有している。各集積回路装置１２は臨界
的なセル領域１４、例えばメモリ領域、及び複数個のポ
ンディングパッド１６を有している。周知の如く、後に
スクライブ線１８を使用してウェハ１０を分離、即ち切
断し、第１Ａ図に示した如く、複数個の個別的なダイ１
２とする。明確さの為に、第１図には単に数個の例示的
な集積回路１２しか示してないが、典型的なウェハは２
，０００００個程集積回路１２を有することが可能であ
り、各々はそれに取り付けられた２４個程度のポンディ
ングパッド１６を具備している。
ハ１０は、個々的にはグイと呼称される、複数個の集積
回路装置１２を有している。各集積回路装置１２は臨界
的なセル領域１４、例えばメモリ領域、及び複数個のポ
ンディングパッド１６を有している。周知の如く、後に
スクライブ線１８を使用してウェハ１０を分離、即ち切
断し、第１Ａ図に示した如く、複数個の個別的なダイ１
２とする。明確さの為に、第１図には単に数個の例示的
な集積回路１２しか示してないが、典型的なウェハは２
，０００００個程集積回路１２を有することが可能であ
り、各々はそれに取り付けられた２４個程度のポンディ
ングパッド１６を具備している。
前述した如く、集積回路１２の臨界的セル領域１４は屡
々アルファ粒子による劣化に露呈される。
々アルファ粒子による劣化に露呈される。
次に、第２図に関して説明すると、本発明方法の１形態
に拠れば、耐アルファ粒子物質が膜２０の形態で設けら
れている。この耐アルファ粒子膜２０は、半導体ウェハ
１０と少なくとも同じ面積であり、好ましくはそれより
も大きな面積を有している。この耐アルファ粒子物質は
、約ＯＭＩＥＶよりも大きな値から約１０ＭＥＶの範囲
内の耐アルファ粒子特性を持った公知の物質から選択さ
れる。
に拠れば、耐アルファ粒子物質が膜２０の形態で設けら
れている。この耐アルファ粒子膜２０は、半導体ウェハ
１０と少なくとも同じ面積であり、好ましくはそれより
も大きな面積を有している。この耐アルファ粒子物質は
、約ＯＭＩＥＶよりも大きな値から約１０ＭＥＶの範囲
内の耐アルファ粒子特性を持った公知の物質から選択さ
れる。
好適には、耐アルファ粒子物質は、完全にイミド化させ
たポリイミドを有するものであり、例えば、にａｐｔｏ
ｎ （商標名）の名前でＤｕｐｏｎｔから市販−されて
−いるものがある。典型的には、膜２０の厚さは約５０
ミクロンから約１００ミクロンの範囲内であり、好適に
は約７５ミクロンの厚さである。
たポリイミドを有するものであり、例えば、にａｐｔｏ
ｎ （商標名）の名前でＤｕｐｏｎｔから市販−されて
−いるものがある。典型的には、膜２０の厚さは約５０
ミクロンから約１００ミクロンの範囲内であり、好適に
は約７５ミクロンの厚さである。
取り扱いを容易にする為に、耐アルファ粒子膜２０の主
表面２０ａはキャリアフィルム２２の表面２２ａ上に取
りはずして付着される様に示してあり、担持膜としての
キャリアフィルム２２は、例えば、ポリオレフィンの様
な物質を有している。
表面２０ａはキャリアフィルム２２の表面２２ａ上に取
りはずして付着される様に示してあり、担持膜としての
キャリアフィルム２２は、例えば、ポリオレフィンの様
な物質を有している。
耐アルファ粒子膜２０の他方の主表面２０ｂは、爾後に
、後述する態様で、臨界的セル領域１４にコンタク１−
する為に使用される。この他方の表面２０ｂは、好適に
は、熱硬化性接着剤２４で被覆されており、第２図に示
した構成が得られる。例示的な熱硬化性接着剤２４は、
アクリル接着剤であり、Ｒｏｄｇｅｒｓコーポレーショ
ンからＲｏｄｇＣｒｓ １０゜０００の名前で市販され
ているものがある。
、後述する態様で、臨界的セル領域１４にコンタク１−
する為に使用される。この他方の表面２０ｂは、好適に
は、熱硬化性接着剤２４で被覆されており、第２図に示
した構成が得られる。例示的な熱硬化性接着剤２４は、
アクリル接着剤であり、Ｒｏｄｇｅｒｓコーポレーショ
ンからＲｏｄｇＣｒｓ １０゜０００の名前で市販され
ているものがある。
次いで、第３図に示した如く、第１図に示した臨界的セ
ル領域１４のパターンに対応する適宜のパターンを耐ア
ルファわＺ子膜２０に与える。この結果、複数個の耐ア
ルファ粒子膜部分２０ｐが形成さ４し、その各々は夫々
第１図に示した臨ｙｙ的なセル領域１４に対応している
。
ル領域１４のパターンに対応する適宜のパターンを耐ア
ルファわＺ子膜２０に与える。この結果、複数個の耐ア
ルファ粒子膜部分２０ｐが形成さ４し、その各々は夫々
第１図に示した臨ｙｙ的なセル領域１４に対応している
。
次いで、第１１図に示した如く、パターン形成された耐
アルファ粒子膜２０ （ｎ・°；；部分２０ 、ｌ ）
を半導体ウェハ１０と整合さ杖、ウェハ１（］の臨界的
セル領域１４の各々を夫々耐アルファ粒子１１つ１部分
２０ ｐと整合させる。取り扱いの便宜−に、ウェハキ
ャリア１１を使用することが望ましく、それは例えは、
インターロック用のリンクをイｊしている。
アルファ粒子膜２０ （ｎ・°；；部分２０ 、ｌ ）
を半導体ウェハ１０と整合さ杖、ウェハ１（］の臨界的
セル領域１４の各々を夫々耐アルファ粒子１１つ１部分
２０ ｐと整合させる。取り扱いの便宜−に、ウェハキ
ャリア１１を使用することが望ましく、それは例えは、
インターロック用のリンクをイｊしている。
このｇ：３合（アライメン１−）は通常光学的アライメ
ン１へ装置７１°等の公知の技＜−ｆｉを使用して１−
１なうことがＩｉＪ能である。
ン１へ装置７１°等の公知の技＜−ｆｉを使用して１−
１なうことがＩｉＪ能である。
整合を完了すると、第４図に示した（１Ｘ＞成体を一体
化させ、熱及び圧力を開力１１シて耐アルファ粒子膜部
分２０ｐを臨界的セル領域］４へ固着させる。
化させ、熱及び圧力を開力１１シて耐アルファ粒子膜部
分２０ｐを臨界的セル領域］４へ固着させる。
例えは、約１００℃乃至約３００℃の範囲内の烈と約１
ｐｓｉ（０，０７ｋｇ／ａ□乃至約３０ｐｓｊ（２，１
ｋｇ／ｃ＋（）の範囲内の圧力を印加させることが可能
である。
ｐｓｉ（０，０７ｋｇ／ａ□乃至約３０ｐｓｊ（２，１
ｋｇ／ｃ＋（）の範囲内の圧力を印加させることが可能
である。
１模部分２０ｐを臨界的セル領域］−４にボンドさせた
後に、キャリアフィルム２２を除去し、例えは剥ｆｊｉ
ｌ Ｌ、その結果第５図、第５Ａ図に示した構成となる
。本方法のこの時点において、残存する膜部分２０ ｐ
を臨界的セル領域１４に対して完全に硬化させボンドさ
せることか望ましい。例えば、この様な硬化及びボンデ
ィングは、約２７５°Ｃ乃至４５０”Ｃの範囲内の熱を
イ・］す・することによって行なうことがｉｉＪ能であ
る。従って、第５Ａ図に示した如く、ニ（Ｓ積回路１２
′の所定のもの（臨界的なセル領域１４）は今やそれに
付、？’ｆされて耐アルファ粒子膜２０ｐを有している
。？５りいで、個々のダイ】−２′ をデストシ、識別
し、１土つ通常の方’０１、例えばＩＪＪＪ Ｉｖｉに
よって、分離させる。
後に、キャリアフィルム２２を除去し、例えは剥ｆｊｉ
ｌ Ｌ、その結果第５図、第５Ａ図に示した構成となる
。本方法のこの時点において、残存する膜部分２０ ｐ
を臨界的セル領域１４に対して完全に硬化させボンドさ
せることか望ましい。例えば、この様な硬化及びボンデ
ィングは、約２７５°Ｃ乃至４５０”Ｃの範囲内の熱を
イ・］す・することによって行なうことがｉｉＪ能であ
る。従って、第５Ａ図に示した如く、ニ（Ｓ積回路１２
′の所定のもの（臨界的なセル領域１４）は今やそれに
付、？’ｆされて耐アルファ粒子膜２０ｐを有している
。？５りいで、個々のダイ】−２′ をデストシ、識別
し、１土つ通常の方’０１、例えばＩＪＪＪ Ｉｖｉに
よって、分離させる。
本発明を、耐アルファ粒子膜２０としてボ゛リイミド物
ｔ？を使用する場合に付いて説明したが、その他の物質
を代用することも可能である。例えは、そのような物質
としてはポリエステルがある。
ｔ？を使用する場合に付いて説明したが、その他の物質
を代用することも可能である。例えは、そのような物質
としてはポリエステルがある。
更に、本発明を臨界的セル領域が単一の中央領域を有す
る場合のＭコ積回路装置に関して説明したが、成る適用
例においては、一層複４′ＩＬな臨界的セル領域形状及
び／又は個々の…Ｓ積セル装置に対して複数個の）１１
４箇のこの様な領域を有する場合もある。この点に関連
して、本発明はこの様な構成の１．４１合にも同！’、
Ｔ２に適用可能なものである。何故ならは、この様な１
１・λを゛１′：導体ウェハへ適用する前に、従来の技
術を使用して耐アルファｆｉ：＋７．子ｌＩ・′ｊ′！
内に所望のパターンを−Ｉ７えることが１ｉｆ能だから
である。
る場合のＭコ積回路装置に関して説明したが、成る適用
例においては、一層複４′ＩＬな臨界的セル領域形状及
び／又は個々の…Ｓ積セル装置に対して複数個の）１１
４箇のこの様な領域を有する場合もある。この点に関連
して、本発明はこの様な構成の１．４１合にも同！’、
Ｔ２に適用可能なものである。何故ならは、この様な１
１・λを゛１′：導体ウェハへ適用する前に、従来の技
術を使用して耐アルファｆｉ：＋７．子ｌＩ・′ｊ′！
内に所望のパターンを−Ｉ７えることが１ｉｆ能だから
である。
更に、本発明を而」ノｒルファ粒子ｒｊｔ；＜に苅する
ギＡ・リアフィルムとしてポリ謁レフインを、ｆＪする
キャリアフィル１１を包含するものとして説明したが、
ポリオレフィンの代りにその他の物質を代用させること
もＩＩＪ能である。例えば、その様な物質としＣはポリ
塩化ビニルがある。然し乍ら、キャリアフィルムと耐ア
ルファオ′ｑ子＋＋；ｒとの間には、耐アルファｔｉｔ
ｒ−ＩＩ臭がキャリアフィルムよりも−）Ｖ）強く臨
８ｊ□＋（的セル領域に付着するような相対的レリーズ
特性を持つ４Ｒかものであることが望ましい。
ギＡ・リアフィルムとしてポリ謁レフインを、ｆＪする
キャリアフィル１１を包含するものとして説明したが、
ポリオレフィンの代りにその他の物質を代用させること
もＩＩＪ能である。例えば、その様な物質としＣはポリ
塩化ビニルがある。然し乍ら、キャリアフィルムと耐ア
ルファオ′ｑ子＋＋；ｒとの間には、耐アルファｔｉｔ
ｒ−ＩＩ臭がキャリアフィルムよりも−）Ｖ）強く臨
８ｊ□＋（的セル領域に付着するような相対的レリーズ
特性を持つ４Ｒかものであることが望ましい。
明らかなことであるが１本発明の利点とするところは、
臨界的セル面積のみが被覆される様に各選択した４１コ
積回路装置に苅してカスタムのバターニングを与えるこ
とが可能であることである。従って、ボンドパッド、ス
クライブ線等はこのｎ、、ｌｊによって被１ｇ！、され
ることはない。本発明の別の利点とするところは、耐ア
ルファ粒子ｎｙ＜部分をイｑ−ｌｊシ旧つ硬化さぜた後
に、なおかつプローブてテス１へを行なうことが可能で
あるということである。このことは、従来技術では、ボ
ン１くパッドが絶れ２物７（１１：で被１に！さＡして
いるのと＋ＪＪ七される。
臨界的セル面積のみが被覆される様に各選択した４１コ
積回路装置に苅してカスタムのバターニングを与えるこ
とが可能であることである。従って、ボンドパッド、ス
クライブ線等はこのｎ、、ｌｊによって被１ｇ！、され
ることはない。本発明の別の利点とするところは、耐ア
ルファ粒子ｎｙ＜部分をイｑ−ｌｊシ旧つ硬化さぜた後
に、なおかつプローブてテス１へを行なうことが可能で
あるということである。このことは、従来技術では、ボ
ン１くパッドが絶れ２物７（１１：で被１に！さＡして
いるのと＋ＪＪ七される。
本発明の更に別の利点とするところは、アルファ粒子に
刻する保護を与えることに加えて、本方法は機械的に発
生された損傷から装置に保護を与えることである。この
ことは、特に、装置の活性（第１）表面にコンタク１−
する組み立てプロセスが使用さＪｂる場合に重要である
。
刻する保護を与えることに加えて、本方法は機械的に発
生された損傷から装置に保護を与えることである。この
ことは、特に、装置の活性（第１）表面にコンタク１−
する組み立てプロセスが使用さＪｂる場合に重要である
。
以上、本発明の具体的実施の態４’７ｆに付いて詳細に
説明したが、本発明はこれら、ｒ、体側にのみ限定され
るべきものでは鵡（＜、本発明の技ｔｌｊ的範Ｈを逸脱
すること無しに種々の変形が可能であることは勿論であ
る。
説明したが、本発明はこれら、ｒ、体側にのみ限定され
るべきものでは鵡（＜、本発明の技ｔｌｊ的範Ｈを逸脱
すること無しに種々の変形が可能であることは勿論であ
る。
第１図は複数個の集積回路を有する例示的な半導体ウェ
ハを示した斜視図、第１．Ａ図は第１図の八−Ａ線に治
って取った断面図、第２図は本発明方法において爾後に
使用する為に耐アルファ粒子膜をキャリアフィルＡ 」
二に伺７１させた本発明の１形態を示した斜視し１、第
７３図は本発明方法の１形態に従ってパターン形成した
後の耐アルファ粒子膜を示した第２図と同様な斜視図、
第４図はパターン形成した耐アルファ粒子膜を集積回路
の夫々の臨界的セル領ｊ或とｑ；省合さぜた本発明方法
の１形態を示した斜視図、第５１２１はパターン形成し
た耐アルファ粒子１模を集積回路の臨界的セル領域ヘイ
］与した後の本発明の半導体構成体の１形態を示した斜
視図、第５Ａ図は臨界的セル領域に付着させた耐アルフ
ァ粒子膜を有する本発明の半導体装置の１形態を示した
第５図のＡ−Ａ線に沿って取った断面図、である。 （符合の説明） １０：半導体ウェハ １２：集積回路装置 １４：臨界的セル領ｊ或 １６：ボンドバット １８ニスクライブ線 ２０：耐アルファ粒子膜 特許出願人 フェアチアイルド カメラアンド インス
（−ルメンｊ・ コーポレーション 代理人 ７４．４’Ａ ニア３で ′４ ２．・ 同 小 橋 正 明 ・ １ 第１頁の続き （ｆＪ発明者 ウィリアム ファイ
ハを示した斜視図、第１．Ａ図は第１図の八−Ａ線に治
って取った断面図、第２図は本発明方法において爾後に
使用する為に耐アルファ粒子膜をキャリアフィルＡ 」
二に伺７１させた本発明の１形態を示した斜視し１、第
７３図は本発明方法の１形態に従ってパターン形成した
後の耐アルファ粒子膜を示した第２図と同様な斜視図、
第４図はパターン形成した耐アルファ粒子膜を集積回路
の夫々の臨界的セル領ｊ或とｑ；省合さぜた本発明方法
の１形態を示した斜視図、第５１２１はパターン形成し
た耐アルファ粒子１模を集積回路の臨界的セル領域ヘイ
］与した後の本発明の半導体構成体の１形態を示した斜
視図、第５Ａ図は臨界的セル領域に付着させた耐アルフ
ァ粒子膜を有する本発明の半導体装置の１形態を示した
第５図のＡ−Ａ線に沿って取った断面図、である。 （符合の説明） １０：半導体ウェハ １２：集積回路装置 １４：臨界的セル領ｊ或 １６：ボンドバット １８ニスクライブ線 ２０：耐アルファ粒子膜 特許出願人 フェアチアイルド カメラアンド インス
（−ルメンｊ・ コーポレーション 代理人 ７４．４’Ａ ニア３で ′４ ２．・ 同 小 橋 正 明 ・ １ 第１頁の続き （ｆＪ発明者 ウィリアム ファイ
Claims (1)
- 【特許請求の範囲】 １、半導体構成体の製造方法において、複数個の集積回
路を包含する半導体ウェハを用意し、前記ウェハは一対
の対向主表面を持っておりその主表面の一方がアルファ
粒子により劣化される複数個のデバイス領域を包含して
おり、前記デバイス領域の所定のものヘブレフオームさ
れた耐アルファ粒子膜を付与することを特徴とする方法
。 ２、特許請求の範囲第１項において、前記耐アルファ粒
子膜が約ＯＭＥＶを越えた値から約１０ＭＥＶ迄の範囲
内の耐アルファ粒子特性を持った物質を有していること
を特徴とする方法。 ３、特許請求の範囲第１項又は第２項において、前記耐
アルファ粒子膜を付与する工程が、前記膜上に所定のパ
ターンを与える工程を有しており、前記パターンは前記
デバイス領域の所定のものの各々に対する膜部分を有し
ていることを特徴とする方法。 ４、特許請求の範囲第３項において、前記所定のパター
ンを与える工程が前記デバイス領域の所定のものへ耐ア
ルファ粒子膜を付与する工程の前に実施することを特徴
とする方法。 ５、特許請求の範囲第１項乃至第４項の内の何れか１項
において、前記耐アルファ粒子膜が一対の対向する主表
面を包含しており、且つ前記耐アルファ粒子膜の前記表
面の一方を取り外して受ける為の主表面を持ったキャリ
アフィルムを供給することを特徴とする方法。 ６、特許請求の範囲第５項において、前記デバイス領域
の所定のものへ耐アルファ粒子１模を付与する工程の前
に前記耐アルファ粒子膜の他方の主表面へ接着剤を供給
することを特徴とする方法。 ７、特許請求の範囲第６項において、前記耐アルファ粒
子膜は相対的なレリーズ特性を持っており、該膜は前記
キャリアフィルムよりも前記デバイス領域の所定のもの
へ一層強固に付若することを特徴とする方法。 ８．特許請求の範囲第１項乃至第７項の何れか１項にお
いて、前記耐アルファ粒子膜がポリイミドを有している
ことを特徴とする方法。 ９、特許請求の範囲第１項乃至第８項の何れか１項にお
いて、前記アルファ粒子膜は約５０ミクロンから約１．
Ｏ０ミクロンの間の厚さを持っていることを特徴とす
る方法。 １０、特許請求の範ｌ１１１第５項乃至第９項の何４し
か］項において、前記キャリアフィルムがポリオレフィ
ンを有していることを特徴とする方゛訊。 １１、特許請求の範囲第５項乃至第１０項の何れか１項
において、前記キャリアフィルムがポリ塩化ビニルを有
していることを特徴とする方法。 １２、特許請求の範囲第１項乃至第１１項の内の何れか
１項において、前記耐アルファ粒子膜を付与した後に前
記複数個の集積回路の少なくとも幾つかをプローブでテ
ストすることを特徴とする方法。 １３、特許請求の範囲第１２項において、前記プローブ
によるテス１へを行なった後に前記集積回路の個別的に
分離することを特徴とする方法。 １４、一対の対向する主表面を具備した半導体ウェハを
有しており、前記主表面の一方が複数個の集積回路デバ
イス領域を包含しており、前記デバイス領域の所定のも
のの上にプレフォームした耐アルファ粒子膜を配設させ
たことを特徴とする半導体構成体。 １５、特許請求の範囲第１４項おいて、前記膜が前記デ
バイス領域の所定のものへ接着されていることを特徴と
する半導体構成体。 １Ｇ、特許請求の範囲第１４項又は第１５項にｊＳいて
、前記膜がポリイミドを有しており且つ約５０ミクロン
乃至約１００ミクロンの範囲の厚さを持っていることを
特徴とする４ｚ、導体構成体。 １７、 一対の対向する表面を具備する半導体構成体を
有しており、前記表面の一方がアルファ粒子によって劣
化された少なくとも１つのデバイス領域を包含しており
、前記デバイス領域上にプレフォームした耐アルファ粒
子膜を配設したことを特徴とする集積回路構成体。 １８、特許請求の範囲第１７項において、前記膜が前記
デバイス領域へ接着されていることを特徴とする集積回
路構成体。 １９、特許請求の範囲第１７項又は第１８項において、
前記膜がポリイミドを有しており且つ約５０ミクロン乃
至約１００ミクロンの範囲の厚さを有することを特徴と
する集積回路構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57840884A | 1984-02-09 | 1984-02-09 | |
| US578408 | 1995-12-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183750A true JPS60183750A (ja) | 1985-09-19 |
Family
ID=24312754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022131A Pending JPS60183750A (ja) | 1984-02-09 | 1985-02-08 | 耐アルフア粒子膜を具備した半導体構成体及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0152334B1 (ja) |
| JP (1) | JPS60183750A (ja) |
| KR (1) | KR920001026B1 (ja) |
| CA (1) | CA1229932A (ja) |
| DE (1) | DE3572258D1 (ja) |
| MX (1) | MX167979B (ja) |
| PH (1) | PH22133A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2562163B2 (ja) * | 1986-09-26 | 1996-12-11 | ゼネラル・エレクトリック・カンパニイ | 少なくとも１つの半導体チップ装置の表面に重合体フィルムを結合する方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57120355A (en) * | 1981-01-20 | 1982-07-27 | Toshiba Corp | Manufacture of semiconductor element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0028490B1 (en) * | 1979-11-02 | 1983-12-21 | BURROUGHS CORPORATION (a Michigan corporation) | Integrated circuit with alpha radiation shielding means |
| JPS577144A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
| US4388132A (en) * | 1981-06-01 | 1983-06-14 | Burroughs Corporation | Method of attaching a protective film to an integrated circuit |
-
1984
- 1984-11-29 KR KR1019840007525A patent/KR920001026B1/ko not_active IP Right Cessation
- 1984-12-14 MX MX203741A patent/MX167979B/es unknown
-
1985
- 1985-02-01 EP EP85400164A patent/EP0152334B1/en not_active Expired
- 1985-02-01 DE DE8585400164T patent/DE3572258D1/de not_active Expired
- 1985-02-07 PH PH31824A patent/PH22133A/en unknown
- 1985-02-08 CA CA000473839A patent/CA1229932A/en not_active Expired
- 1985-02-08 JP JP60022131A patent/JPS60183750A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57120355A (en) * | 1981-01-20 | 1982-07-27 | Toshiba Corp | Manufacture of semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| MX167979B (es) | 1993-04-26 |
| PH22133A (en) | 1988-06-01 |
| EP0152334A3 (en) | 1986-02-05 |
| KR850006253A (ko) | 1985-10-02 |
| EP0152334A2 (en) | 1985-08-21 |
| CA1229932A (en) | 1987-12-01 |
| EP0152334B1 (en) | 1989-08-09 |
| KR920001026B1 (ko) | 1992-02-01 |
| DE3572258D1 (en) | 1989-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037761B2 (en) | Method of producing an electronic component | |
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| US5924622A (en) | Method and apparatus for soldering ball grid array modules to substrates | |
| US4959008A (en) | Pre-patterned circuit board device-attach adhesive transfer system | |
| JPH11251474A (ja) | 弾性重合体を含む半導体集積回路素子の製造方法 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JPS6317338B2 (ja) | ||
| US4653175A (en) | Semiconductor structure having alpha particle resistant film and method of making the same | |
| JPS60183750A (ja) | 耐アルフア粒子膜を具備した半導体構成体及びその製造方法 | |
| US4380566A (en) | Radiation protection for integrated circuits utilizing tape automated bonding | |
| JPS63114226A (ja) | 外側リ−ドテ−プ自動接着方式 | |
| US6025641A (en) | Tape automated bonding (tab) tapes having underlying camber suppressing films to inhibit warping | |
| KR20000070126A (ko) | 칩 카드 모듈 | |
| JP4276535B2 (ja) | 信号処理装置を製造する方法 | |
| KR100511926B1 (ko) | 반도체 칩 패키지 및 이의 제조 방법 | |
| US6495393B2 (en) | Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts | |
| JPS6364916B2 (ja) | ||
| JPS6235633A (ja) | 半導体部品に部品接合接着剤層を形成する方法 | |
| JPH0298154A (ja) | キヤリアテープ | |
| SU875453A1 (ru) | Способ изготовлени матрицы на ферритовых сердечниках | |
| JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS63114225A (ja) | 半導体装置の製造方法 | |
| JPH10321678A (ja) | 導電粒子配列方法及び導電粒子配列テープ | |
| JPH0638437B2 (ja) | 半導体ペレツトの接合方法 | |
| JPH0428244A (ja) | 半導体装置 |