JPS60182155A - 容量の形成方法 - Google Patents

容量の形成方法

Info

Publication number
JPS60182155A
JPS60182155A JP3651284A JP3651284A JPS60182155A JP S60182155 A JPS60182155 A JP S60182155A JP 3651284 A JP3651284 A JP 3651284A JP 3651284 A JP3651284 A JP 3651284A JP S60182155 A JPS60182155 A JP S60182155A
Authority
JP
Japan
Prior art keywords
film
insulating film
electrode
providing
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3651284A
Other languages
English (en)
Inventor
Yasuaki Hokari
穂苅 泰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP3651284A priority Critical patent/JPS60182155A/ja
Publication of JPS60182155A publication Critical patent/JPS60182155A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は容量の形成方法に関し、特にTa20B。
TiO,などの誘電体膜を用いた容量の形成方法、更に
詳くは膜中を流れるリーク電流が少く、まだ絶縁耐圧の
高い誘電体薄膜を有する容量の形成方法に関する。
(従来技術) 近年、λ408型半導体装置が広く用いられ、その集積
度は年々高密度化が計られている。従来、高密度化はパ
ターンを微細化フることにより行なわれてきた。しかし
、ダイナミック・ランダムアクセスメモ!J(DiiA
M)の如き半導体装置では、パターンの微細化は賠号に
内応した蓄′41(電荷几゛の低下を招き、α線などの
放射線によるメモリの誤動作(ノントエラー)が発生す
るという問題を生ずる。このため、パターン金微細化し
ても蓄積電荷量を低下させない手段を講する必要がめる
。従来、電荷を蓄積する容献部分の絶縁膜を薄くし、容
量値を低下させないことで対処していた。
しかし、膜が薄くなるとピンホールが増大するだめ充分
な耐圧が得られず歩留りが低下するなど、薄膜化にも限
界がめった。
通常、容量部分の訪霜゛1体材料として、比誘電率3.
9の113i02が用いられているが、比誘電率の高い
拐料を用いれば同じ電極面積でも容量を大きくすること
が可能となり、従って、いっそうの微細化が可能となる
。このため、すでに、’、[’a205 、 T i0
2などの高誘電材料が検討されてきた。これらの膜を形
成する手段は、例えばTa、Ti?どの金属材料を真空
中で蒸着した後、酸素雰囲気中で熱処理する、あるいは
、陽極酸化するなどの手段で酸化することにより、形成
されている。しかしながら、これらの手段を用いて形成
された膜は、低電圧の印加でリーク電流が多く流れるた
め、未だ実用に耐える段階に至っていない。
この原因としては、蒸着された金属膜が結晶粒構造をも
っており、酸化により形成された誘電体膜も多結晶構造
になっていると考えられ、結晶粒界を通じてリーク電流
が流れるものと考えられる。
従って、膜構造を多結晶構造にしない手段を講ずればリ
ーク■、流を低減できるのではないかと本発明者は考え
た。
(発明の目的) 本発明の目的は、従来の方法によって形成さ才した膜の
絶縁耐圧が低くリーク電流が大きいという欠点を排除し
、高品質の容量が得られる容量の形成方法を提供するこ
とにある。
(発明の構成) 本発明の第1の発明の容量の形成方法は、半導体基板表
面に第1の絶縁膜を設ける工程と、該第1の絶縁膜表面
に第1の電極膜パターンを設ける工程と、該第1の電極
)臭パターンの表面にもしくは該第1の電極膜パターン
の表面を含む前記第1の絶縁膜表面に第2の絶縁膜を設
ける工程と、該第2の絶縁膜表面を含む前記第1絶縁膜
表面もしくは前記第2の絶縁膜表面に金属膜を設ける工
程と、該金属膜表面に加速したイオンを照射することに
よシ該金属膜を非晶質の金属膜に変える行程と、該非晶
萌の金属膜を酸化し第3の絶縁膜にする工程と、前記第
1の電極膜の一部を覆う領域の前記第3の絶縁膜表面に
第2の電極膜を設ける工程を含み、前記第1の電極膜と
前記第2の電極膜との間に容量を構成することにより構
成される。
まだ、本発明の第2の発明の容量の形成方法は、半導体
基板表面に第1の絶縁膜を設ける工程と、該第1の絶縁
膜表面に第1の電極膜パターンを設ける工程と、該第1
の電極パターン表面を含む前記第1の絶縁膜表面に金属
膜を設ける工程と、該金属膜表面に加速したイオン金照
射すること罠よシ該金属膜を非晶質の金属膜に変える工
程と、該非晶質の金属膜を酸化し第2の絶縁膜にする工
程と、前記第1の絶縁膜の一部を覆う領域の前記第λ 2の絶縁膜表面に第2の電極換金設ける工程を含み、前
記第1の電極膜と前記第2の電極膜との間に容量を構成
することによシ構成される。 ・(実施例) 以下、本発明の実施例について、図面を参照して説明す
る。
第1図(a)〜(d)は本発明の一実施例を説明するた
めに工程順に示した断面図である。本実施例においては
半導体基板1としてシリコンを、電極3として多結晶シ
リコンを、金属膜5としてタンタルを用いて容量を形成
する工程につき順を追って説明する。
まず、第1図(a)に示すように、−導電型を有するシ
リコン基板1の表面に5iOzなどの絶縁膜2を設け、
続いて該絶線膜2の一部を選択除去し窓12を形成する
次に、第1図(賜に示すように、絶縁膜2をマスクとし
て窓12からシリコン基板10表1iに不純物を導入し
、シリコン基板1と逆の導電型を有する不純物領域4を
形成し、続いて多結晶シリコン膜3を気相成長法などの
手段によシ形成する。前記不純物の導入は、熱拡敵法ケ
用いても、あるいはイオン打込法を用いても良くその選
択は自由である。fだ不純物領域4は電極として用いる
ため、高濃度に形成する必要がある。また、多結晶シリ
コン膜3も電極として用いるだめ不純物を高濃度に含ま
せる必要がある。かかる多結晶シリコン膜への不純物の
導入は熱拡散法を用いても、あるいはイオン打込法を用
いても良く、さらに多結晶シリコン膜形成時に雰囲気中
に含ませても良く、その選択は自由である。なお窓12
が形成された後に不純物領域4を形成せずに多結晶シリ
コン膜3を形成し、続いて多結晶シリコン膜3中に半導
体一基板1と逆導電型の不純物金高濃度に導入し熱処理
することにより不純物領域4tl−形成しても良く、そ
の選択は自由である。なお第1図(b)の構造を形成し
た後に、多結晶シリコン膜3全選択的に除去シ、多結晶
シリコンパターンとしても良い。
次に、第1図(C)に示すように、多結晶シリコンB’
A3の表面に8102などの絶縁膜13を形成し、続い
て絶縁膜130表面の一部に、もしくは絶線膜13の表
面を含む絶縁膜2の表面に、タンタル膜5を真空蒸着法
などの手段?用いて形成し、続いてAr、02.Taな
との物質もしくはAs、P、Bなどの不純物として働く
物質6をタンタル膜5にイオン打込をする。しかるとき
はタンタル膜5が非晶質な構造をもつ非晶質タンタル膜
に変えられる0 絶縁膜13は、多結晶シリコン模3とタンタル膜5との
反応を防止するために設けられるものであり、大きな容
量を得る上では絶縁膜13は薄く形成される必要がめり
、好ましい膜厚は50〜XOO!である。また、タンタ
ル膜5は次の工程でTa2O。
とされるものでアシ、所望の厚さの’I’a10B膜と
なるようタンタル膜5の厚さを予め選ぶ必要かめる。
このタンタル膜5の好ましい膜厚は100〜500Aで
ある。またイオン打込みの好ましい条件は、電圧10〜
50KeV、拐込み量1O14〜1016(:IIL−
2でめる。なお、タンタル膜5の表面から奥まで全域全
充分に非晶質化するために、加速電圧を種々変化させて
イオン打込み紮行っても良い。さらにイオン打込みは、
タンタル膜5を選択的に除去しパターンとした後に行っ
ても良い。
次に、第1図(d)に示すように、酸化雰囲気中400
〜500°Cの温度で酸化することによシ、もしくはシ
ュウ酸溶液中で陽極酸化することによシ非晶質化された
タンタル膜5がTa205膜15に変え、続いて第2の
電極パターン7を’l”a20I!膜15の上に形成す
る。しかるときは多結晶シリコン膜3゜絶縁膜13 、
Ta205膜15.電極7によシ本実施例の容量が形成
される。
なお、本実施例では、多結晶シリコン)臭3と高濃度不
純物領域4とはオーム接触であるため、高濃度不純物領
域4と電極7との間に電圧を印加することで容量として
機能させることかで自る。
また、本実施例では、タンタル膜を用いてTa2O。
膜を形成することとして説明したが、これは他の金属、
例えばAl、Mg、Ti、Nbなど?用いても本発明全
適用することが工きる。
また、電極3としては多結晶シリコン膜を用いたが、多
結晶シリコン膜に代えてMo、Ti、Pt。
Wなどの金属全角いても、あるいはシリコンとの合金(
シリサイド)金柑いてもよい。
また、絶縁膜13としてはSiO2’ff:用いて説明
したが、これは8i3N4などの他の絶縁膜を用いても
良く、さらに絶縁膜13は電極膜3と金属膜5との反応
を防止するために設けるものであることから、この反応
が生じりい物質の組合せである場合、例えば電極膜3と
してモリブデン7リサイドを、金属膜5としてタンタル
を用いた場合には絶縁膜13は設ける必要がなく第2の
発明の構成によシその目的を達成することができる。
(発明の効果) 以上説明したとおり、本発明によれば、絶縁耐圧が高く
、リーク電流が小さい高品質の容量が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するために工程順に示
した断面図である。 1・・・・・・半導体基板、2・・・・・・絶縁膜、3
・・・・・・多結晶シリコン膜、4・・・・・・不純物
領域、5・・・・・・金属膜(タンタル+mL 6・・
・・・・イオン飛来方向、7・・・・・・電極、12・
・・・・・窓、13・・・・・・絶縁膜、15・・・・
・・絶縁膜(T a z Os幌)。 躬l閉

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面に第1の絶縁膜を設ける工程と、
    該第1の絶縁膜表面に第1の電極膜パターンを設ける工
    程と、該第1の電極膜パターンの表面にもしくは該第1
    の電極膜パターンの表面を含む前記第1の絶縁膜表面に
    第2の絶縁膜を設ける工程と、該第2の絶縁膜表面を含
    む前記第1絶縁膜表面にもしくは前記第2の絶縁膜表面
    に金属膜を設ける工程と、該金属膜表面に加速したイオ
    ンを照射することによシ該金属膜を非晶質の金属膜に変
    える行程と、該非晶質の金属INを酸化し第3の絶縁膜
    罠する工程と、前記第1の電極膜の一部を覆う領域の前
    記第3の絶縁膜表面に第2の電極膜を設ける工程を含み
    、前記第1の電極1換と前記第2の電極膜との間に容量
    を構成することを特徴とする容量の形成方法。
  2. (2)半導体基板表面に第1の絶縁[−設ける工程と、
    該第1の絶縁膜表面に第1の電極膜パターン全般ける工
    程と、該第1の電極パターン表面を含む前記第1の絶縁
    膜表面に金属膜を設ける工程と、該金属膜表面に加速し
    たイオン金照射することにより該金M+*を非晶質の金
    属膜に変える工程と、該非晶質の金属膜E酸化し第2の
    絶縁膜にする工程と、前記第1の絶縁膜の一部を覆う領
    域の前記第2の絶縁膜表面に第2の電極膜を設ける工程
    を含む、前記第1の電極膜と前記第2の電極膜との間に
    容量を構成することを特徴とする容量の形成方法。
JP3651284A 1984-02-28 1984-02-28 容量の形成方法 Pending JPS60182155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3651284A JPS60182155A (ja) 1984-02-28 1984-02-28 容量の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3651284A JPS60182155A (ja) 1984-02-28 1984-02-28 容量の形成方法

Publications (1)

Publication Number Publication Date
JPS60182155A true JPS60182155A (ja) 1985-09-17

Family

ID=12471880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3651284A Pending JPS60182155A (ja) 1984-02-28 1984-02-28 容量の形成方法

Country Status (1)

Country Link
JP (1) JPS60182155A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120066A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体装置
JPH0897532A (ja) * 1995-09-11 1996-04-12 Hitachi Ltd 薄膜コンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120066A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体装置
JPH0897532A (ja) * 1995-09-11 1996-04-12 Hitachi Ltd 薄膜コンデンサ

Similar Documents

Publication Publication Date Title
US4959745A (en) Capacitor and method for producing the same
US6118146A (en) Microelectronic capacitors having tantalum pentoxide dielectrics
US6075691A (en) Thin film capacitors and process for making them
EP0096773A2 (en) Method of making high dielectric constant insulators and capacitors using same
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
US4589056A (en) Tantalum silicide capacitor
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPS60182155A (ja) 容量の形成方法
JPH0367346B2 (ja)
JPS60107838A (ja) 半導体装置の製造方法
JPS605531A (ja) 絶縁膜の形成方法
JPH01154547A (ja) 容量の製造方法
JPS5863165A (ja) 多層電極構造を有した半導体装置
JPS5810852A (ja) 半導体装置
JPS60193333A (ja) 半導体装置の製造方法
JPS60173867A (ja) 半導体表面に絶縁層を形成する方法
JP2000252432A (ja) 半導体装置および半導体装置の製造方法
JP2000307069A (ja) 半導体装置の製造方法
JPH0652774B2 (ja) 薄膜キャパシタ
JPH01225148A (ja) 誘電体薄膜及びその製造方法
JPS6024062A (ja) 半導体装置の製造方法
JPH0689984A (ja) 半導体装置の製造方法
JPS5917279A (ja) 半導体装置
JPS5999726A (ja) 半導体装置の製造方法
JPS59111367A (ja) 半導体装置の製造方法