JPS60178658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60178658A JPS60178658A JP3500384A JP3500384A JPS60178658A JP S60178658 A JPS60178658 A JP S60178658A JP 3500384 A JP3500384 A JP 3500384A JP 3500384 A JP3500384 A JP 3500384A JP S60178658 A JPS60178658 A JP S60178658A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- bulk
- symmetry
- axis
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 208000024891 symptom Diseases 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000003287 optical effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（イ）産業上の利用分野
この発明は回路抵抗とし′（バルク抵抗を利用した゛１
′、導体装：６″に関する。 （ＩＩ）従来技術 バルク抵抗は、拡１１に抵抗などと１口・ｔし−ｒ、゛
１′導体幸ｒ表面の古イ目ｆ日積が小さく、また２、！
’ｌｉ ４ＪＫ抗を形成できるとい・）利点をイｌする
が、エビタキン千ル１γ１のシート抵抗、厚みおよびア
イソレーションの構法がりなどの影響により、その抵抗
値はバラツキやすい。そこで、バルク抵抗は、抵抗値そ
のものに設計値との誤差が生じ′（も回路動作上支障の
ない箇所に用いられる。 第１図はバルク抵抗を使用した従来の半導体装置を例え
ば、フリップフロップについて略示した説明図である。 同図（ａｌはソリツブフロップの回路図、同図ｆｂｌは
同図（ａｌに示したフリップフロップをバルク抵抗を用
いて形成した拒導体装置の構成を略示した平面図である
。 同図においζ、ｌはトランジスタＴＲ１、抵抗Ｉｌｌ。 Ｒ３、Ｒ５を含むゾ１，１ツクと、トランジスタＴＲ２
と抵抗＋１２、＋７４．１？（ｉを含むブロックとを分
離する分離拡散層である。 ２および３はコンタクトであり、図示しないアルミニウ
ム配線で接続され、電源電圧が与えられる。コンタクト
２．３にはバルク抵抗ＲＩＳＲ２の一端が接続する。バ
ルク抵抗Ｒ１，Ｒ２の他端はトランジスタＴＲＩ ＳＴ
ｌ＋２のコレクタに相当する埋め込み１広１１に１響４
．５に接続する。 ６．７はトランジスタＴＩン１ 、 ＴｌＩ２のベース
層、８．９はベースコンタクトである。１ランジスタＴ
ｌ１ｌのベースコンタクト８は図示しないアルミニウム
配線でコンタク１１０に接続し、さらに、バルク抵抗Ｒ
４を介してｌ・ランジスタＴｌＩ２の埋め込の拡散層５
に接続する。一方、トランジスタＴｌ＋２のベース−コ
ンタクト−９は図示しないアルミニウム配線でコンタク
ト１１に接続し、さらにバルク抵抗１１３を介しＣＬラ
ンジスタＴｌ？Ｉの埋め込／ｆ拡１ｉｋＷ４４に接続す
る。 さらに、トランジスタ７Ｒ１、ＴｌＩ２の埋め込み拡１
１ｋｌｆｉ ４．５はバルク抵抗１？５、Ｉ６を介して
コンタクト１２．１３に接続し、図示しないアルミニウ
ム配線によっ°ζ次段の回路に接続される。 １４．１５はトランジスタＴ１ン１、ＴＩン２のエミッ
タであっ゛（、ごれらはし１ボしないアルミニウム、配
線によっ°ζ接地される。 しかし゛Ｃ１同図（ｉりのような回路では、一点鎖線Ｐ
を対称軸とし゛（左右対称であるからＩｌｌとＲ２、日
と１？４．１？５とＩ６のごれらバルク抵抗値がそ才１
ぞれ等しいことが必要である・ ところで、一般にバイポーラ半導体素子は、シリコン基
板のミラー指数にいう（Ｉｌｌ）面上に形成される。 そして、第２図（ａ）に示すようにフリツプフロツプの
パターンの対称軸Ｐは、シリコン基板２０の表面上でフ
ァセット面２５に対し垂直な方向、即ち、ファセット面
が（ＩＴＯ）面であるシリコン基板ではその
′、導体装：６″に関する。 （ＩＩ）従来技術 バルク抵抗は、拡１１に抵抗などと１口・ｔし−ｒ、゛
１′導体幸ｒ表面の古イ目ｆ日積が小さく、また２、！
’ｌｉ ４ＪＫ抗を形成できるとい・）利点をイｌする
が、エビタキン千ル１γ１のシート抵抗、厚みおよびア
イソレーションの構法がりなどの影響により、その抵抗
値はバラツキやすい。そこで、バルク抵抗は、抵抗値そ
のものに設計値との誤差が生じ′（も回路動作上支障の
ない箇所に用いられる。 第１図はバルク抵抗を使用した従来の半導体装置を例え
ば、フリップフロップについて略示した説明図である。 同図（ａｌはソリツブフロップの回路図、同図ｆｂｌは
同図（ａｌに示したフリップフロップをバルク抵抗を用
いて形成した拒導体装置の構成を略示した平面図である
。 同図においζ、ｌはトランジスタＴＲ１、抵抗Ｉｌｌ。 Ｒ３、Ｒ５を含むゾ１，１ツクと、トランジスタＴＲ２
と抵抗＋１２、＋７４．１？（ｉを含むブロックとを分
離する分離拡散層である。 ２および３はコンタクトであり、図示しないアルミニウ
ム配線で接続され、電源電圧が与えられる。コンタクト
２．３にはバルク抵抗ＲＩＳＲ２の一端が接続する。バ
ルク抵抗Ｒ１，Ｒ２の他端はトランジスタＴＲＩ ＳＴ
ｌ＋２のコレクタに相当する埋め込み１広１１に１響４
．５に接続する。 ６．７はトランジスタＴＩン１ 、 ＴｌＩ２のベース
層、８．９はベースコンタクトである。１ランジスタＴ
ｌ１ｌのベースコンタクト８は図示しないアルミニウム
配線でコンタク１１０に接続し、さらに、バルク抵抗Ｒ
４を介してｌ・ランジスタＴｌＩ２の埋め込の拡散層５
に接続する。一方、トランジスタＴｌ＋２のベース−コ
ンタクト−９は図示しないアルミニウム配線でコンタク
ト１１に接続し、さらにバルク抵抗１１３を介しＣＬラ
ンジスタＴｌ？Ｉの埋め込／ｆ拡１ｉｋＷ４４に接続す
る。 さらに、トランジスタ７Ｒ１、ＴｌＩ２の埋め込み拡１
１ｋｌｆｉ ４．５はバルク抵抗１？５、Ｉ６を介して
コンタクト１２．１３に接続し、図示しないアルミニウ
ム配線によっ°ζ次段の回路に接続される。 １４．１５はトランジスタＴ１ン１、ＴＩン２のエミッ
タであっ゛（、ごれらはし１ボしないアルミニウム、配
線によっ°ζ接地される。 しかし゛Ｃ１同図（ｉりのような回路では、一点鎖線Ｐ
を対称軸とし゛（左右対称であるからＩｌｌとＲ２、日
と１？４．１？５とＩ６のごれらバルク抵抗値がそ才１
ぞれ等しいことが必要である・ ところで、一般にバイポーラ半導体素子は、シリコン基
板のミラー指数にいう（Ｉｌｌ）面上に形成される。 そして、第２図（ａ）に示すようにフリツプフロツプの
パターンの対称軸Ｐは、シリコン基板２０の表面上でフ
ァセット面２５に対し垂直な方向、即ち、ファセット面
が（ＩＴＯ）面であるシリコン基板ではその
【１丁０〕
方位に設定するのが通例である。 ところが、同図１ｂｌに示すように、シリコン基板２０
の（１１１）面に埋め込み拡散層４．５を形成した後、
その十に四塩化ケイ素（ＳｉＣＩ４） 、）ジクロルシ
ラン（ＳｉｌｌＣ］ ａ ）或いはまたジクロルシラン
（Ｓｉｌｌ ｔ Ｃ１２）によるエピタキシャル１１２
１を形成するとき、＋ｉｉｊ記埋め込み拡散層４．５は
エピタキシャル２１の結晶配列のためにシリコン基板２
０の鉛直方向上面より光学的にみると＜１１２＞方位に
Ｌｌだ４Ｊずれて現れる。そこで、この光学的ずれＬｌ
をみこし“ζ、エピタキシャル層２１の上に例えばアイ
ソレーション、ベースｌｊ［等を形成−４る際にはエピ
タキシャル層２１の設３１）Ｉさｄｉから算出したー・
定」法部らＬｌだＩｉＪずらしてマスク合わ−Ｖが行わ
れる。 しかしながら、エピタキシャル層２１の厚さには」−程
条件によりバラツキが４１しる場合がある。このためＩ
１１述したマスク合わせの際の補正寸法を一定（Ｌｌ）
とすると１反に実ＦＹＡのエビクキソヤル１−２Ｉの）
ＶさがＩ２であると、結局、エピタキシャル１ｉ２１の
上に形成されるベース層などのパターンに、下部の埋め
込１７７層４．５に対しＣＩＬｌ−Ｌ２＋だけずれが４
１．しることとなる。第１図（ｈｌにおいて、破線でし
めした埋め込み拡散層４．５が、ベース）−６，７に対
して＜１１２＞方位にずれているのは、」、。 述した原因による。因に、＜１１０＞方向につい”Ｃは
、結晶方向に起因した光学的ずれは生じない。 このように、＜１１２＞力位のずれが生じても、第】洸
ｊｉｂ）より明らかなように、バルク抵抗１１、＋１２
およびＩ５、Ｉ６の抵抗値は変化しない。しかし、バル
クＩＩＥ抗Ｒ３、Ｒ４について見ると、埋め込み拡１１
ｋ １８４とコンタクト１１との距離は長くなるため、
バルク抵抗Ｒ３の１）（抗値は大きくなり、逆に、埋め
込み拡散層５とコンタク目０との距離は短くなるため、
バルク抵抗Ｒ４の抵抗値は小さくなる。この結果、バル
ク抵抗＋１３と１７４の抵抗値に３０〜５０％もの開き
が生じ、該半導体装置に形成された回路が正常に動作し
なくなるという問題を生じる。 （ハ）目的 この発明は結晶方位に基づくパターンずれに起因するバ
ルク抵抗値の設ａ１値との誤差が回路動作に影響を及し
、〔さない半導体装置を提供することを目的とし“（い
る。 （ニ）構成 この発明に係る半導体装置は、埋め込み拡散層吃有し、
且つ、左右対称にパターンレイアウトされた部分を含む
回路をシリコン基板の（１１１）面に形成したものであ
って、前記左右対称にパターンレイアウトされた部分の
対称軸を＜１１２＞方位に設定したことを特徴とし°ζ
いる。 （ポ）実施例 第３図はこの発明に係る半導体装置の一実施例の構成を
示す説明図である。 同図において、第１図および第２図と同一部分は同一符
号で示しζいる。 ごの実施例は、同図ｔａ＋に示すように、左右対４；１
、にパターンレイアウトされたフリップフロップの、パ
ターンの対称軸の方向が、ミラー指数の（１，１１）面
にお６ノる＜１１２＞力位と一致するように形成してい
る。 従って、同図（ｂ）に示すように、０１１述した結晶力
位に起因したパターンずれは、第１１２１ ＋Ｉ１１に
示した場合と９０度向回転た方向に住じる。 即も、前記パターンずれにより、バルク抵抗Ｒ１、＋１
２のＪｌ（抗埴はともに減少し、逆に、バルク抵抗Ｒ５
、Ｉ６の抵抗値はともに増加するから、左イ１の対称性
はｎｌなわれない。 ＝−力、バルク抵抗１？３．１？４にあっζは、ソリノ
プソ１」ツブのパターンの対称軸を＜１１２＞方向とし
たから、これと直交する方向である＜１１０＞には結晶
方位に起因した光学的′」゛れは生じない。 したがっ°ζ、バルク抵抗Ｒ３、Ｒ４の抵抗値は変化し
ない。 なお、上述の実施例では、バルク抵抗を含むフリップフ
ロップ回路を備えた半導体装置について説明したが、こ
の発明はこれに限られず、バルク抵抗を回路抵抗として
利用する他の回路を含むものであっ”Ｃもよいことは勿
論である。また、ファセット面が（１１０）面のシリコ
ン基板に限定されるものではない。さらに、（１１１）
面上にエピタキシャル層を形成する場合、結晶配列によ
るずれが生しる方向は＜１１２＞方位と総称され、（１
１１）面上で＜１１２＞方位と直交する方位は＜１１０
＞方位と総称されることを確認しておく。 （へ） ｌＪＪ果 この発明は、シリコン基板の（ｌ Ｉ ｌ）面に左右ス
１称にパターンレイ−ｒウドされた部分を含む回路を備
えた半導体装置において、ｎ１ｊ記回路のパターンレイ
アウトの対称軸を＜１１２＞方位に設定したから、結晶
方位に起因する光学的なパターンずれによっ“Ｃ、バル
ク抵抗値に設８目＋？ｉとの誤差が生じ′（も左右対称
にハターンレイ゛１ウドされた部分の対称性がｔｉなわ
れることはなく、よっ°（回路動作に影響は及ばない。
方位に設定するのが通例である。 ところが、同図１ｂｌに示すように、シリコン基板２０
の（１１１）面に埋め込み拡散層４．５を形成した後、
その十に四塩化ケイ素（ＳｉＣＩ４） 、）ジクロルシ
ラン（ＳｉｌｌＣ］ ａ ）或いはまたジクロルシラン
（Ｓｉｌｌ ｔ Ｃ１２）によるエピタキシャル１１２
１を形成するとき、＋ｉｉｊ記埋め込み拡散層４．５は
エピタキシャル２１の結晶配列のためにシリコン基板２
０の鉛直方向上面より光学的にみると＜１１２＞方位に
Ｌｌだ４Ｊずれて現れる。そこで、この光学的ずれＬｌ
をみこし“ζ、エピタキシャル層２１の上に例えばアイ
ソレーション、ベースｌｊ［等を形成−４る際にはエピ
タキシャル層２１の設３１）Ｉさｄｉから算出したー・
定」法部らＬｌだＩｉＪずらしてマスク合わ−Ｖが行わ
れる。 しかしながら、エピタキシャル層２１の厚さには」−程
条件によりバラツキが４１しる場合がある。このためＩ
１１述したマスク合わせの際の補正寸法を一定（Ｌｌ）
とすると１反に実ＦＹＡのエビクキソヤル１−２Ｉの）
ＶさがＩ２であると、結局、エピタキシャル１ｉ２１の
上に形成されるベース層などのパターンに、下部の埋め
込１７７層４．５に対しＣＩＬｌ−Ｌ２＋だけずれが４
１．しることとなる。第１図（ｈｌにおいて、破線でし
めした埋め込み拡散層４．５が、ベース）−６，７に対
して＜１１２＞方位にずれているのは、」、。 述した原因による。因に、＜１１０＞方向につい”Ｃは
、結晶方向に起因した光学的ずれは生じない。 このように、＜１１２＞力位のずれが生じても、第】洸
ｊｉｂ）より明らかなように、バルク抵抗１１、＋１２
およびＩ５、Ｉ６の抵抗値は変化しない。しかし、バル
クＩＩＥ抗Ｒ３、Ｒ４について見ると、埋め込み拡１１
ｋ １８４とコンタクト１１との距離は長くなるため、
バルク抵抗Ｒ３の１）（抗値は大きくなり、逆に、埋め
込み拡散層５とコンタク目０との距離は短くなるため、
バルク抵抗Ｒ４の抵抗値は小さくなる。この結果、バル
ク抵抗＋１３と１７４の抵抗値に３０〜５０％もの開き
が生じ、該半導体装置に形成された回路が正常に動作し
なくなるという問題を生じる。 （ハ）目的 この発明は結晶方位に基づくパターンずれに起因するバ
ルク抵抗値の設ａ１値との誤差が回路動作に影響を及し
、〔さない半導体装置を提供することを目的とし“（い
る。 （ニ）構成 この発明に係る半導体装置は、埋め込み拡散層吃有し、
且つ、左右対称にパターンレイアウトされた部分を含む
回路をシリコン基板の（１１１）面に形成したものであ
って、前記左右対称にパターンレイアウトされた部分の
対称軸を＜１１２＞方位に設定したことを特徴とし°ζ
いる。 （ポ）実施例 第３図はこの発明に係る半導体装置の一実施例の構成を
示す説明図である。 同図において、第１図および第２図と同一部分は同一符
号で示しζいる。 ごの実施例は、同図ｔａ＋に示すように、左右対４；１
、にパターンレイアウトされたフリップフロップの、パ
ターンの対称軸の方向が、ミラー指数の（１，１１）面
にお６ノる＜１１２＞力位と一致するように形成してい
る。 従って、同図（ｂ）に示すように、０１１述した結晶力
位に起因したパターンずれは、第１１２１ ＋Ｉ１１に
示した場合と９０度向回転た方向に住じる。 即も、前記パターンずれにより、バルク抵抗Ｒ１、＋１
２のＪｌ（抗埴はともに減少し、逆に、バルク抵抗Ｒ５
、Ｉ６の抵抗値はともに増加するから、左イ１の対称性
はｎｌなわれない。 ＝−力、バルク抵抗１？３．１？４にあっζは、ソリノ
プソ１」ツブのパターンの対称軸を＜１１２＞方向とし
たから、これと直交する方向である＜１１０＞には結晶
方位に起因した光学的′」゛れは生じない。 したがっ°ζ、バルク抵抗Ｒ３、Ｒ４の抵抗値は変化し
ない。 なお、上述の実施例では、バルク抵抗を含むフリップフ
ロップ回路を備えた半導体装置について説明したが、こ
の発明はこれに限られず、バルク抵抗を回路抵抗として
利用する他の回路を含むものであっ”Ｃもよいことは勿
論である。また、ファセット面が（１１０）面のシリコ
ン基板に限定されるものではない。さらに、（１１１）
面上にエピタキシャル層を形成する場合、結晶配列によ
るずれが生しる方向は＜１１２＞方位と総称され、（１
１１）面上で＜１１２＞方位と直交する方位は＜１１０
＞方位と総称されることを確認しておく。 （へ） ｌＪＪ果 この発明は、シリコン基板の（ｌ Ｉ ｌ）面に左右ス
１称にパターンレイ−ｒウドされた部分を含む回路を備
えた半導体装置において、ｎ１ｊ記回路のパターンレイ
アウトの対称軸を＜１１２＞方位に設定したから、結晶
方位に起因する光学的なパターンずれによっ“Ｃ、バル
ク抵抗値に設８目＋？ｉとの誤差が生じ′（も左右対称
にハターンレイ゛１ウドされた部分の対称性がｔｉなわ
れることはなく、よっ°（回路動作に影響は及ばない。
第１ν１および第２図はバルク抵１ｉＣを使用した従来
の半導体装置を例えば、フリップフロップについ°（略
示した説明１ス１、第３図はこの発明に係る半導体装置
の一実ｈ１例の構成を示Ｊ説明図である。 ’Ｉ’ｌ？ｌ 、Ｔｌ１２ ・・・トランジスタ、旧〜
１１６・・・バルク１１（抗、ｌ・・・分離拡散！１１
．２．３．１０．１１、Ｉ２．１３・・・コンタクト、
４．５・・・埋め込め拡ｉ’＋ｋ Ｉｆり、６．７・・
・−１−ス層、２０・・・シリーＪンノ、（根。
の半導体装置を例えば、フリップフロップについ°（略
示した説明１ス１、第３図はこの発明に係る半導体装置
の一実ｈ１例の構成を示Ｊ説明図である。 ’Ｉ’ｌ？ｌ 、Ｔｌ１２ ・・・トランジスタ、旧〜
１１６・・・バルク１１（抗、ｌ・・・分離拡散！１１
．２．３．１０．１１、Ｉ２．１３・・・コンタクト、
４．５・・・埋め込め拡ｉ’＋ｋ Ｉｆり、６．７・・
・−１−ス層、２０・・・シリーＪンノ、（根。
Claims (1)
- （１）埋め込み拡＋１＆層をｆ４’ Ｌ、且つ左右列４
ｊ１、にパターンレイアウトされた部分を含む回路をシ
リ′：１ン基扱の（ｌ ｌ ｌ）面に形成する半導体装
置においζ、１ｉｉｉ記左右対称にパターンレイアウト
された部分の対称軸を＜１１２＞力位に設定したごとを
９４徴とｊる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3500384A JPS60178658A (ja) | 1984-02-25 | 1984-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3500384A JPS60178658A (ja) | 1984-02-25 | 1984-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178658A true JPS60178658A (ja) | 1985-09-12 |
| JPH0211019B2 JPH0211019B2 (ja) | 1990-03-12 |
Family
ID=12429925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3500384A Granted JPS60178658A (ja) | 1984-02-25 | 1984-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713680A (en) * | 1986-06-30 | 1987-12-15 | Motorola, Inc. | Series resistive network |
-
1984
- 1984-02-25 JP JP3500384A patent/JPS60178658A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713680A (en) * | 1986-06-30 | 1987-12-15 | Motorola, Inc. | Series resistive network |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211019B2 (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049969A (en) | Customizable semiconductor devices | |
| US4215333A (en) | Resistor termination | |
| JPS60178658A (ja) | 半導体装置 | |
| KR930010077B1 (ko) | 반도체장치 | |
| JPH03259561A (ja) | 半導体装置 | |
| JPH0226789B2 (ja) | ||
| JPH0945974A (ja) | ホールｉｃ | |
| JP3022081B2 (ja) | 端子接続構造 | |
| JP3109860B2 (ja) | 多層配線 | |
| JPH0697368A (ja) | 半導体装置 | |
| US20220221891A1 (en) | Semiconductor devices and in-vehicle electronic control devices | |
| JPS58100449A (ja) | 半導体装置 | |
| JPS63141362A (ja) | 半導体装置 | |
| JPH02312260A (ja) | ゲートアレイ集積回路 | |
| JP3234072B2 (ja) | キャパシタンス形成ｌｓｉ | |
| JP2780553B2 (ja) | 半導体集積回路装置 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPH01120830A (ja) | 半導体装置の製造方法 | |
| JPS62176144A (ja) | 半導体集積回路 | |
| JP2000294732A (ja) | 半導体装置 | |
| JPS5821365A (ja) | 半導体集積回路装置 | |
| KR101722637B1 (ko) | 리비젼이 용이한 반도체 장치 | |
| JPS62173752A (ja) | 半導体装置 | |
| JPH03198336A (ja) | 異形状の素子分離領域の接合構造を有する半導体装置 | |
| JPS59188648A (ja) | マスク合せキ− |